TW462051B - Memory-cells arrangement and its production method - Google Patents

Memory-cells arrangement and its production method Download PDF

Info

Publication number
TW462051B
TW462051B TW089103057A TW89103057A TW462051B TW 462051 B TW462051 B TW 462051B TW 089103057 A TW089103057 A TW 089103057A TW 89103057 A TW89103057 A TW 89103057A TW 462051 B TW462051 B TW 462051B
Authority
TW
Taiwan
Prior art keywords
layer
line
magnetic
contact
wire
Prior art date
Application number
TW089103057A
Other languages
English (en)
Inventor
Siegfried Schwarzl
Ulrich Scheler
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW462051B publication Critical patent/TW462051B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

6205 1 ΚΙ __Β7_ 五、發明說明(^ 本發明傜關於一種記憶胞配置(其具有磁阻式記憶元 件)及其製造方法。 在學術界中已知有一種結構可作為磁阻式元件,此種 結構具有至少二値鐵磁層及一個介於其間之非磁性層。 依據此種層結構之構造,則可在S Μ β元件,Τ Μ K元件和C Μ 元件之間作區別(請參閲S . M e 11 g e 1 , T e c h η ο 1 o g i e a n a 1 y s e Hagnetismus, Band 2, XMK-Technologien, Herausgeber V D 1 T e c h η o 1 o g i e z e n t r u i)i Physikalische Technologien, August. 1 9 9 7 } 〇 G Μ K元件之概念可用於一些層結構中,這些層結構具 有至少二橱鐵磁層及一値介於其間之非磁性之導電層且 顯示一種所謂 G M R (巨大磁胆,g i a n t ni a g n e t ο ϊ* e s i s t a n c e ) 效應。在G M R效應下,須了解的是:G H R元件之電阻是與 此二値鐵磁層中之磁化是平行或反向平行對準有關。此 種 GMR 效應相較於所謂 AMR (anisotropic magneto resistance) 效應 而言是 較大的 。對 AMR 效應 而言須 了解的 是:已磁化之導體中之電阻在平行於磁化方向中者是與 垂直於磁化方向中者不同的。AMR效應是與一種體積效 應有關,其産生於鐵磁性之各單層中。 TMR元件之概念在學術界中可用於穿透式(Tunne i ing) 磁阻層結構中,此種層結構具有二個鐵磁層以及一個配 置於其間之隔離用之非磁性層。此種隔離層因此須很薄 ,使其可在此二個鐵磁層之間造成一種隧道電流。此種 層結構同樣顯示一種磁阻效應,其是由流經此種介於二 -3 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------竣 經濟部智慧財產局員工消費合作社印製 4
經濟部智慧財彦局員工消費合作社印K 6205 1 A7 _B7_五、發明說明(2 ) 値鐵磁層之間的非磁性隔離層中之自旋極化式隧道電流 所産生。在此種情況下該T M R.元件之電阻亦與此二個鐵 磁層中之磁化是平行或反向平行對準有關。柑對之電阻 變化因此大約是6至4 0 %。 其它之磁阻效應,其由於其大小(相對之電阻變化在 室溫時是1 0 Ε1至4 0 Q % )而稱為C 〇 i ◦ s s a 1.磁阻效應(C MR效應) ,由於其較高之矯磁力(c 〇 e r c i v e f 〇 1‘ c e )而需要一種較 高之磁塲以便在磁化狀態之間進行切換。 已建議在一種記憶胞配置中使用G M R,元件作為記憶元 件,例如請參閲 β D . T a n g e t a 1 , I E D Μ 9 5,p a g e 9 9 7 至 993, J.H. Daughton, Thin Solid Films, B d. 2 1 6 (19 9 2) , page 162 to 168, Z. Vang et a 1 , Journal of Magnetism and Magnetic Materials, B d . 155 (U 9 S ),p a g e 1 6 1 t o i 6 3 。這些記億元件經由讀出線 而串聯,字元線刖垂直於讀出線而延伸,字元線相對於 讀出線和記憶元件而言都是隔離的。施加於宇元線上之 信號會藉由流經宇元線中之流而産生種磁場,此種磁場 在足夠大時可影響其下方之記億元件。須使用x/y-導 線以便寫入資訊,這些X / .y ~導線相交於此種待寫入之 記憶胞處。這些獲線被施加信號,信號可在相交點處造 成一種足夠大之磁場以便進行磁化變換。於是可使此二 傾鐵磁層中之一之磁化方向被變換。反之,此二個鐵磁 層中之另一層之磁化方向則保持不變。上述第二個鐵磁 層中之磁化方向保持不變是藉由相鄰之反(a nt i.)鐵磁層 -----------I 裝--------訂-------!綠 {請先閒讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公f )
4 62 Ο B Α7 Β7 五、發明說明( 向 方 化 磁 持 保 可 其 鐵 4··!λ Η=ρ : 其 成或 逹料 來材 式它 方其 逑由 下藉 由 } I d Ϊ _—一 ,J ο 或 h s 3 G 戈 r 0 ( 而值 ^界 臨 換 B 之 層 者 層 磁 鐵 之 及 提 所 前 先 較 成 變 )rfn 度 厚 層 如 例 /1> 小 0 大大 它還 在 和 記 之 形 璟 -—一 種 1 議 fr£ 建 中 堆於導 種置條 1 配二 含個在 包 一 接 件及連 元以是 億件叠 記元堆 該層此 。磁且 關鐵 , 有之件 應形元 效環層 R 値式 G 二電 與少導 是至性 其有磁 , 具 非 件其之 元 ,間 億叠其 些為 這 。 〇 性 成磁 組 軟 料是 材則 其件 是元 處一 同另 不 , 之性 件磁 元硬 層S 磁 一 鐵之 些中 這件 0 元 間層 之磁 線鐵 換 變 須 向 方。 化變 磁不 之持 中 保 件則 元向 層方 性化 ΪΑ 4vft- 軟之 則中 ,件 訊元 資層 入性 寫磁 了 硬 即術否目提法 ,技是答是方 言有置解的造 而具配及目製 題否胞題之其 問是億問明及 此置記種發置 。 就配種此本配成 胞此。 胞製 億:成 憶中 記是製。記域 之的中中之領 件要域件件之 元重領文元術 憶很之關億技 記亦術相記程 式外技在式製 胆另 磁則 有 , 具義 -------------裝,— (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財彦局員工消費合作杜印製 申 項 由 7 0 第 是圍 的 範 目 利 述專 上請 申
造 製 及 它 置其 配之 胞明 憶發 BP本 之 。 項 成 達 來 ‘Γ/·1^ m 一 一 第 第在 之置 中配 歹 S 陣分 。胞且 中晶著 項在置 各置配 餘配式 其些形 圍 •一 目 範含網 利包以 專置其 請配 : 申胞件 在憶元 逑記憶 敫種記 式此式 形 阻 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f )
訂---------線 I 經濟部智慧財產局員工消費合作社印製 4 6205 1 A7 _B7__五、發明說明(4 ) 導線和第二導線之間。設置許多第一導線和第二導線。 在周邊中設置至少一個第一金屬化平面及一個第二金屬 化平面,其經由接觸區而在電性上互相連接。這些金覇 化平面之間的接觸區在學術界中通常_為V U s或 V i a -連接區。這些接觸區是配置在第一金藺化平面和第二金 屬化平面之間。第一導線和第一金屬化平面配置在同一 平面中。第二導線和接觸區同樣配置在同一平面中。第 一導線和第一金屬化平面以及第二導線和接觸區是分別 由導電層藉由適當之結構化而製成。 由於第一導線是和第一金屬化平面配置茌同一平面中 且第二導線是和接觸區配置在同一平面中,則第一導線 和第二導線之間的垂直距離可以與第一金屬化平面和第 二金屬化平面之間的垂直距離無關之方式來調整。這樣 所具有之優點是:此種介於第一導線和第二導線之間的 距離可依據情況而在晶胞陣列中調整而不會對周邊中之 狀況有所影響。 就像先前技藝中所描述者一樣,資訊寫入至磁阻式記 億元件中之一是藉由施加一種磁場而逹成。此種磁場是 由電流感應而産生,電流則流經所屬之第一和第二導線 。由於磁場之大小是與所流過之電流之電流強度以及至 電流所流經之導線之距離有關,其中此種磁場是隨增高 之電流強度而增大,但隨著距離之增大而變小,則有利 的是使第一導線和第二導線配置在磁阻式記憶元件之鄰 近區域中。此外,有利的是使磁阻式記億元件連接在二 ------------ 策.---------訂·--------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNSM4規格(210 X 297公S ) 462051 A7 B7 五、發明說明( 經濟部智慧財產局員工消費合作社印製 磁估中大 之中直型 且列和不磁間需的與之步 。上 種評列最 面邊垂典 面陣是者由小所間可線化 度本 此行陣到 平周的離 平胞離間 _ 較術之線導構 厚基 對進胞達 化則間距 一.晶距之言之技面導二結 之且 外In}晶離 屬,之直 同在之面而需和平二第及 同繞 另«I在距 金因面垂 在則得平度所容化第和術 相圍 可之圔的 二原平種 置,而化強時電屬和線影 有所 而存力間 第之化此 設中整屬流訊性金線導微 具質 線儲而之 和上屬中 面面調金電資生於導一 ,。是電 導mf度線 面術金術 平平可二之入寄介一第驟作佳介 些KP厚導 平技二技 化一間第小寫關之第就步製較屬 這SSS之二 化程第 m 屬同之和較而有}時。積之面金 由對件第 屬製和# 金在線面就變中er同中沈置平間 經其元和 金於面351 置導平中改邊rd。邊之配化中 為 ¢11線 一由平= 第設二化列之周(0着周它胞属由 因阻記導 第及化在 與區第屬陣態在綴持在其憶金是 是電式一 低以屬,。是觸第金胞狀而量保作需記一區 這之阻第 降容金多nm線接和一晶化,數可製不化第觸 ,件磁之 。了電 一很00導與線第在磁的値仍同此簡和接 間元種#onl!l為性第大S5一是導於此之整一則共因可線和 之憶此重 4 ,生於須 Q 第線一介因件調大離構言樣導線 線記據相0^之寄介必35於導第中。元可約距結而這一導 導式依互20反的種離是由二在逢的式是大直些造。第二 條阻。使值 間此距上 第中周同阻距之垂 一製驟 第 ------------ 褒.1 I------訂.-------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) 4 經濟部智慧財產局員工消費合作社印製 6205 1 ΚΙ __Β7五、發明說明(^ ) 是輿中間金屬介電質處於相同之高度。本發明之構造具 有平坦之表面,其就下一製程而言是有利的且隨箸結構 大小之變小而更重要。 依據本發明之其它形式而在晶胞陣列中設置第三導線 ,其配置於第二導線上方。在第二導線和第三導線之間 配置第二磁阻式記憶元件,其中又分別配置此第二磁阻 式記億元件之第二導線和第三導線。第三導線在周邊中 是與第二金屬化平面配置在同一平面中。在本發明之此 種構造中在晶胞陣列中可使記憶元件逹成一種較高之封 裝密度,這是因為這些記憶元件互相重疊地配置在二個 平面中。每個記億元件之面積需求因此下降大約2倍。 就晶胞陣列之簡化之控制而言有利的是使第一磁阻式記 憶元件和第二磁阻式記億元件由相同之材料所構成而具 有相同之待性。但若應用領域不同時,則第一磁阻式記 憶元件和第二磁阻式記憶元件之恃性亦可不同。 此外,此種記億胞配置亦可具有其它平面,這些平面 具有磁阻式元件和配置於其上之導線,因此可使磁阻式 記億元件達成一種三維空間之配置而具有較高之封裝密 度。奇數號碼之平面在構造上類似於第一導線,第一磁 阻式元件和第二導線;偶數號碼之平面在構造上類似於 第二導線,第二磁阻式元件和第三導線。 就此種配置之平坦性而言,有利之方式是使第三導線 和第二金靥化平面具有相同之厚度。 為了製成此種記億胞配置,則第三導線和第二金屬化 -8 - ---1丨丨1|丨1丨丨^·-------訂--------- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CN;S)A.彳規格(2】0 X 297公f ) 462051 A7 B7 五、發明說明( 經濟部智慧財J局員工消費合作社印製 利些,此形。構料化 第鐵效,外有電應Νίϋη幾 。有這面。將料結材由 和二HR件此較之效_ ,Π2其 成則由平面即填之緣藉 層第 h 元。屬需EFeraint? 形,,化平後行層絶, 性和1Ξ億化是所CM素2η/ 而置層屬化稍進電以如 磁層 ί 記變言時有 元於¾. 化配電金屬些渠導後例 非磁^式阻而換具 些介度 構胞導一金一 溝由隨 < .鐵GH阻電耗轉種 這度強 結憶成第二生此藉構化 層一有磁之消場一 有厚性 和記製和第産對法結坦 磁第具之大率磁是 含且磁 積之來線和中及方性平 鐵在可應更功高以 是種就 沈性法導線其以刻電和 一置件效有之較可 佳一層 之坦方一導ί }蝕導積。第配元 R 者小受亦 較少磁 層平化第三層渠和些沈化有層億Tl·應較承件 層至鐵 電高構成第離溝術這由構具性記有效就能元 磁中二 導較結形或隔之影,藉結件磁式具β阻置億 鐵以第a 同有之來,些式微構料被元非阻種GM電配記 二·.和的 共具用化 Ε 一形用結材而憶該磁此有大種式 第Gd層同 由種化構觸積構使性線}記中種用具較此咀 和,.磁不 籍此坦結接沈結可電絶法式其此使較之若磁 層Mri鐵是 是成平由和合性是導此光阻,。是其件,種 磁,一 言 佳製由藉線適電式成,拋磁層間佳為元又此。鐵cr第而 較了藉層導別導方形繞械種磁之較因 R 。則件 一 ,。小 面為是電二待之 一 而圍機此鐵層。是以的 > 元第CO間大 平 的導第時成 DR 化來學 二磁應這,利流之 ,之何 ------------i· I — I I I I I t --------- ί請先闉讀背面之注意事瓚再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) 4 62 05 1 經濟部智慧財彦局員工消費合作社印製 A7 _B7_五、發明說明(8 ) 在T M R元件中該非磁性層含有這些材料A I 2 0 3 , N i 〇 ,H f 0 2 , T j G ' 2 , N b 0, S i 0 2中至少一種且厚度介於]η ηι 和4 η ni之間。在G M R元件中此種非磁性層含有這些元素C u ,A u , A g及/或A 1中之至少一種且厚度是介於2. n w和5 n m 之間。 磁阻式記億元件在與導線平面平行方向中具有任意之 橫切面。此種橫切面待別可以是矩形,圏形,卵肜,多 角形或環形的。 為了在製造及/或操作記憶胞配置時防止此種介於磁 阻式記億元件和相鄰導線之間的擴散作闬,則有利之方 式是在磁阻式記憶元件和相鄰導線之問設置一種擴散位 障。若在晶胞陣列中之導線含有C ϋ,A g或A u,則此種效 應特別重要。 這些導線亦可另外含有鶬或金屬矽化物。 本發明之顯示在圖示中之實旅例以下將作詳述。圖式 簡單說明如下: 第1圖偽在晶胞陣列和周邊之間的介面上之記憶胞配 置之俯視圖。 第2圖傜在第1圖中此記億胞配置之經由Π - ΠΙ所表 示之切面圔。 第3圖傺在晶胞陣列和周邊之介面上之記億胞配置之 ©面圖,其在二個上下重疊配置之平面中具有磁阻式記 億元件。 第4至1 0圖偽記憶胞配置之製造步驟。 n n I 1 1— -"--OJ* I n I (請先閱讀背面之注意事項再填寫本頁) 中國國家標準(CNS)A4規格(210、297公釐) 462051 A7 經濟部智慧財彦局員工消費合作社印製 _B7_五、發明說明(9) 第1 1圖偽記億胞配置之透視圖〇 記億胞配置具有晶胞陣列2 1和周邊Γ ](第1圖和第2 _ ) 。晶胞陣列η和周邊p 1之區域在第2圔中是由垂直之直 線所隔開。在晶胞陣列Ζ 1中配置第一導線1 1和第二導線 1 2。第一導線1 1配置在半導體基板1 D表面上,半導體基 板1 (]具有單晶矽且在周邊Ρ 1之區域中及/或在晶胞陣列 下方含有一些紐件,這些紐件就晶胞陣列之控制而言是 需要的。 第一導線1 1和第二導線1 2互相交叉。在第一導線】1 (為清楚之故,在第1画和第2圖中只顯示第一導線Η ) 之一與第二導線1 2之一之相交區域中分別配置一種磁阻 式元件1 3。 在周邊Ρ 1中配置第一金屬化平面1 4和第二金屬化平面 1 5。第二金屬化平面1 5配置於第一金屬化平面1彳上方且 經由接觸區1 6而與第一金屬化平面1 4電性相連接(為了 清楚之故 > 在第2圔中只顯不一値接觸區1 6 )。在周邊 Ρ 1中S外配置一些連接線1 7,其在晶胞陣列ζ 1中是與第 二導線1 2相連接。 第一金屬化平面ί 4是與第一導線1 1配置在同一平面中 β第一金屬化平面14因此亦配置在半導體基板10之表面 上。第一導線1丨_和第一金屬化平面1 4埋入於第一隔離結 構18中.它們與第一隔離結搆18形成-_·種;坦之表面。 第二導線12,接觸區16和連接線17配置在第-··導線]1, 第一金屬化平面1 4和第一隔離結構1 8上方之平面中。磁 -1 1 - --------1---^ ---.1----訂--------1^. (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公f ) 462051 Δ7 經濟部智慧財彦局員工消費合作社印製 B7_五、發明說明(I 阻式記憶元件1 3,第二導線1 2 ,接觸區1 6和連接線1 7是 由第二隔離結構1S所圍繞,第二導線]_ 2,接觸區16和連 接線1 7是與第二隔離結構1 9形成一種平坦之表面。 在上述這些區域上方配置第二金屬化平面15,其是由 第三隔離結構1 1 G所圍繞,它們形成一個平坦之表面。 第一導線1 1及第二導線1 2都可經由第二金屬化平面1 5 而被接觸。一方面是第一導線1 1與第一金屬化平面].4 (其經由接觸區1 6而與第二金屬化平面1 5相連接)相連接 ,另一方面是第二導線1 2經由建接線1 7而與第二金屬化 平面相連接。第二金屬化平面1 5之接觸作用是藉由鈍化 層1 1 2 (由S i 0 2或S i Q 2 , S i 3 β 4所構成)中之接觸孔 】1 1來達成。第一隔離結構1 8 ,第二隔離結構1 9和第三 隔離結構1 1 〇是由一種適合作為中間金屬介電質之材料 ,待別是S i (] 2 ,S i 3 Ν 4 ,有機介電質或透氣之無機介 電質,所構成。第一導線1 1和第二導線1 2之間的垂直距 離等於磁阻式記憶元件1 3之厚度且其大小是2 G至3 D n is之 間。第一金屬化平面1 4和第二金屬化平面1 5之間的距離 即為接觸區1 ii之高度且其大小是3 5 ϋ至4 D G a si。 在半導體基板2 Q (其含有單晶矽)之表面上在晶胞陣列 2 2中配置第一導線2 1且在周邊P 2中配置第一金屬化平面 2 2 (請參閲第3圖,其中晶胞陣列Z 2和周邊Γ 2是藉由垂 直之直線而互相隔開)。第一導線?1是與第一金屬化平 面2 2相連接。第一導線2 1和第一金屬化平面2 2是由第一 隔離結構2 3所圍嬈,它們具有一値平坦之表面。 -1 2 - ------------^i-^------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(2〗0 X 297公f ) 4 62 05 1 A7 經濟部智慧財彦局員工消費合作社印製 B7_ 11 五、發明說明() 在第一導線2 1之表面上配置第一磁阻式記憶元件2 4 , 其上方配置第二導線2 5。第二導線2 5是與第一導線2 1相 交&在周邊P 2中茌輿第二導線2 5相同之平面中在晶胞陣 列Z 2中配置第一接觸區;i 6和連接線2 7。連接線2 7在晶胞 陣列Z 2中是與第二導線2 5相連接(在第3圖中所示之顯 示平面外部)。第二導線2 5,第一接觸區2 6和連接線2 7 是由導電層(由A 1, C u , W ,矽化鎢所構成)之結構化所 形成且由第二隔離結構2 8所圍縛,它們都在同一高度中3 在晶胞陣列Z 2中,在第二導線2 5之表面上配置第二磁 陆式記億元件2 :?,其就幾何形式和材料成份而言是與第 一磁阻式記憶元件2 4相同。在第二磁阻式記億元件2 9上 方在晶胞陣列Z 2中配置第三導線2 1 0 ,其是與第二磁阻 式記億元件2 9相連接&在周邊P 2中在第三導線2 1 G之平 面中配置第二金屬化平面2 U。第二金屬化平面2 ] 1是與 第一接觸區2 S和連接線2 7都相連接。第三導線2 1 Q和第 二金屬化平而2. 1 1是藉由導電層(由A 1 5 C u,W或矽化物 所構成)之結構化而在一種共同之製造步驟中形成。 第三導線2丨_ fl ,第二磁阻式記億元件2 9和第二金屬化 平面2 1 1是由第三隔離結構2 1 2所圍繞,第三導線2 ] ϋ和 第二金屬化乎面2 1 1是與2 1 2形成一種平坦之表面。 在第二金颶化平面2丨1上方配置第二接觸區213,其是 與第二金屬化平面2 1 1相連接。苐二接觸區2 ] 3是由第四 隔離結構2 1 4所圍繞,它們形成一種平坦之表面。其上 配置第三金屬化平面2U,其是由第五隔離結構216所圍 -1 3 - ------------ 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A〗規格mo X 297公i ) 62 05 1 A7 _B7_ 12 五、發明說明() 繞,它們形成一種平坦之表面。在鈍化層217(其配置在 第五隔離結構216和第三金屬化平面215上方)中設置一 些接觸孔218 ,經由接觸孔218可接觸第三金臑化平面 2 1 5 〇 在第4至10圖中(依據這些圖以下將在三層式之製程 中詳逑記億胞配置之製程)晶胞陣列Z和周邊P是以虛 線之垂直線來標示。 在由矽所構成之半導體基板40之表面上施加厚度50至 lOOnm 之第一 Si02 層 41,厚度 30 至 50nm 之第一Si3fU 層42以及厚度400至8t)0nm之第三Si02層43(第4圖)。 藉助於光阻遮罩(未顯示)和非等向性之鈾刻而使第二 Si02層43結構化,使第一 Si3 N4層42之表面之一部 份裸露出來。 因此在第二Si02 層43之側面産生第一溝渠44。第一 溝渠44在與基板4D之表面相平行之方向中所具有之横切 面決定了随後即將製成之第一導線和第一金屬化平面之 形式β 藉由沈積厚度大約是50niB之第一 Tali/Ta-層45以及某 種厚度之第一銅層46,使填入第一溝渠44中且隨後進行 化學機械式抛光直至第二Si02 層4 3之表面為止,則可 形成第一金颶化平面及形成此種埋入於溝渠44中之第一 導線(第5画)β 然後在整面上施加一種由Ta, Ti,W ,Κο或Nb所構成 之厚度是10至30 nm之第一位障層47,一種層序列48以及 一種厚度1Q至3 0nra之由Ta,Ti, ,Mo或Nb所構成之第 二位障層49。層序列48含有:第一鐵磁層(其含有Co或 "1 4 ~ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閱讀背面之注意事項再填寫本頁) - I I I----訂·!----竣 經濟部智慧財產局員工消費合作社印製 A7 462051 __________B7 ___ 五、發明說明(13)
Fe, Hi, 〇r, Mn, Gd, Dy>; —種由 Al2 〇3 , NiO, Hf〇2 ,Ti02,NbO,Si〇2,Cu,Au,AS 或 Al 所構成之非磁 性層;第二鐵磁層(其含有f«iFe, Co或Fe,等等)。層堆 疊48之厚度大約是1〇至2Qnm且適合用來製造磁阻式記憶 元件。 在使用一種微影術結構化光組遮罩(未顯示)作為触刻 遮罩之情況下,苐一位障層47,層序列4 8和第二位障層 49藉由非等向性之蝕刻選擇性地對銅和3102利用—種 含有C1及/或F之蝕刻氣體而被結構化。於是可由層序 列48而産生磁阻式記億元件,其配置成網目形式(第6 圖)。 然後藉由CVD方法而沈積第三si〇 2層41 1且藉由化學 機械式整平方法壤擇性地對第二位障雇49而被整平。第 三Si〇2層411在細面上完全圍繞磁阻式記億元件。 施加一種靥厚度30至50η*之第二Si3 N4層412且藉助 於光阻遮罩(未顯示)和非等向性之蝕刻利用含有F之独 刻氣體混合物(例如,CF4/〇2SFe/He而被結構化’使 第三Si〇2層411之表面裸露在周邊p之區域中。第一 Sis tU層412因此只保留在晶胞陣列2之匾域中旦覆蓋 第二位障層49和第三Si02層411(第7圈)。 層411上沈稱一種厚度400至SOOniB之第四Si〇2層413 。在第四Si02層413之表面上藉助於微影術之步駿而産 生一些光阻遮罩414 ,其在晶胞陣列z之區域中界定了 一些第二導線旦在第二周邊P之區域中是與此配置相接 觸。於是第四Si〇2層413之表面裸露在隨後第二導線或 -1 5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公麓) (請先閱讀背面之注意事項再填寫本頁) i^----I---訂---------線 經濟部智慧財產局員工消費合作社印製 462051 經濟部智慧財彦局員工消費合作社印製 A7 B7_ 14 五、發明說明() 接觸區將被形成之一些區域中。藉由非等向性之蝕刻選 擇性地對s i 3 N 4以含有[:或F之蝕刻氣體(例如,C H F s / C F 4或C 4 F 8 / C 0 }在使用光阻遮罩4 i 4作為蝕刻遮罩 之情況下對周邊P中之第四S i (] 2層4 1 3和第三S i 0 2層 進行結構化。於是形成第二溝渠415。第二溝渠415隨後 藉由沈積一種厚度大約5 0 η ϋΐ之第二T a / T a -層4 1 6以及 厚度大約3 G D至1 0㈣ms之第二銅層4 1 7而被请滿(第8圖) 。所沈積之第二銅層之最小厚度是依據C u沈積過程之共 形性(c ο n f 〇 r m )和待填入之溝渠之線寬來決定。 藉由化學機械式抛光法而對第二銅層4 1 7和第二T a N / T a …層4 1 6進行結構化。於是可在晶胞陣列中形成第二導 線4 1 8以及在周邊P中形成一些接觸區4 i 9和連接線4 2 0 (其是與第二導線4】S相連接)(請参閲第9圖)。 在整面上沈積一種厚度3 [(至5 Q it m之第三S i 3 N 4層4 2 1 ,其上施加一種厚度4G0至80Gnm之第五SiQ2層422。在 使用微影術所産生之光阻遮罩作為蝕刻遮罩(未顯示)之 情況下藉由非等向性之蝕刻以含有C或F之氣體來産生 第三溝渠4 2 3,其中以第三T a fl / T a -層4 2 4和第三銅層4 2 5 .憤入。第三T a N / T a -層4 2 4所沈槙之厚度是5 0 η «I而第三 銅靥425之厚度是3 00至IflOOnm。 藉由化學機械式抛光法而使第三銅層4 2 5和第三’f a N / T a -層4 2 4被結構化。因此第五S i 0 2層4 2 2之表面裸露 於第三溝渠4 2 3外部。在第三溝渠4 2 3中形成第三金厲化 平面4 2 6 (第〗G圖)。在第五S i ϋ 2層.1 Z 2和第三金屬化平 -16- (請先閱讀背面之注意事項再填寫本頁) 裝--------訂---------線 本紙張尺度適用中國國家標準(CNS)A4規格(2】0 X 297公f ) 462051 A7 B7 五、發明說明( 15 面 之 ΛΪ.fcs a 程 製 厚 種 tt 是 積,度 層 沈厚 雙Γ 上之且 面 3生 用 表:産 雙 t 及以 度 iIs} 層 η 之 由 是 層 及漿電 以電以 7 以其 2 /\ 4 其 3 丨 ''—' 2 層 4 8 4 2 層 是 度 厚 且 生 産 程 製 在 而 罩 遮 之 生 産 而 CV術 擬影 至 成 構 所 層 微 Λ:·'' ΠΗ S ί. kj. 8 助 2 rti0 孔 觸 接 些1 啓 開 中 7 2 4 層 金 三 第 達 到 可 其 記 造 製 式 方 體 積 以 之 成 逹 來 程 製 化 屬 金 式 6 層 2 . 4 三 面以 平種 化此 屬 之 化 構 結 7 4 層 障 位1 第 : 和 下48 p nu 女 歹 改序 修層 地 , 利 4 有層 可障 亦位 置二 配第 胞在 億 如 例 ί 2 序10 程 1:3 Ε 三 RI第 之對 性來 向 } 等體 非氣 由刻 藉蝕 後之 層 F 記 或各 C 使 有 , 含刻 f kK 種fet 1 回 用行 使進 (請先閱讀背面之注音?事項再填寫本頁) 裝
, 層 由 4 藉 Ν 中 3 * 1 向 S 橫二 在第 件後 元然 IIJ P 共 s I. /V. 層能 隔可 間儘 離式 隔方 相 m 互or 而nf· 積後 沈然 而 。 化平 構整 結被 行而 進驟 2 , 1 步 4 層ΜΡ C 4 Ν 之 3 暫 i 5 短 二由 第II 對且 必13 不4 層 ο 2 成 ο 而 S 積四 沈第 層 層 此 4 N 對 3 地 :丄 a 性 二擇 第選 對¾ 地以 性化 擇構 選結 樣 行 ! 進 程13 H 製 逑 2 上 ο 像sl 就四 層
-^1 I- ^pp n 一51、t I n >^i I 第 對 來 之 經濟部智慧財彦局員工消費合作杜印製 層 化 隔構 間結 第 IJ I 來 3 4 層 層 同 4 相 N 程 3 1 製 S 二之 述 上 與 是 驟 步 2 ο 各 S1它 1 一 其 第有 對 所 f Λ1 進 微 P 略邊 省周 可及 ,以 先中 首 Z HW : 歹. hn 1Bi 黑 陣 優胞 下 晶 以 , 有二 具第 程 〇 製面 之平 改之 倐用 已化 之構 述結 上術 影 層 銅 4 N 使 3 可 S1時 由較 可相 ^—- ro 2 4 線層 導 - - a j mi 第Ν/ 之Ta 中 一 2 2 第 面和 平此 化因 0 , 金蓋 .1 覆 第全 之办兀 本紙張尺度遶用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財J局員工消費合作社印製 462051 A7 _B7_
五、發明說明(I 及其它可移動之元素(例如,A g )由第一導線2 1至相郯 S i 0 2層(4 3 , 4 1 2 )之擴散作用減小,這些層之退化 (d e g r a d a t i ο !·ι)因此可減低。第三,在第二溝渠4 1 5之結 構化期間能可靠地防止記憶元件邊綠裸露出來,因此能 可靠地防止記憶元件在電性上之並聯。 在記憶胞配置之晶胞陣列中配置互相平行延伸之條形 之第一導線5 1和第二導線5 2。第二導線5 2同樣是條形的 且互相平行而延伸。第二導線5 2是與第一導線5 1相交^ 在第一導線5 1之一與第二導線5 2之一之間的相交區域中 配置磁阻式記憶元件5 3,其具有第一鐵磁層5 3 1 ,非磁 性層5 3 2以及第二鐵磁層5 3 3。磁胆式記億元件5 3之橫切 面是長方形的,縱向延伸之六角形或橢圓形。橫向尺寸 栩當於第一導線5 1和第二導線5 2之寬度。第一鐵磁層 5 3 1和第二鐡磁層5 3 3所具有之厚度分別是3至1 0 n m。非 磁性層532之厚度是1至3 nnu第一鐵磁層531含有銘 (C 〇 )。非磁性層5 3 2含有A 1 2 〇 3。第二鐵磁層5 3 3含有 Ni. F e。第一導線5 1和第二導線5 2分別含有C u (第1 ί圖)。 磁阻式記憶元件5 3之電阻是與第一鐵磁層5 3 i和第二 鐵磁層5 3 3之磁化方向有闢。當此二層磁化成互相平行 時,Μ電阻小於反向平行磁化時。 参考符號説明 1 〇.....半導體基板 2 1 , Z 2 . Ζ.....晶胞陣列 Ρ 1,Ρ 2,Ρ.....周邊 -1 8 - 本紙張尺度適用中國國家標準(CNSM4規格(210 X 297公f ) ------------ 畔衣---------訂-------- -線 (請先閱讀背面之注意事項再填寫本頁) 4 62 05 1 A7 B7 五、發明說明( 17 件 元 憶 線線記 導導式 1 二阻 第第磁 面面 平平 化化 屬屬 金金區 一 二觸 第第接 構構 結結 $ 0 線隔隔 接一二 連第第 構 結 " 隔孔層 三 觸化 第接鈍 (請先閱讀背面之注音3事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 半第第第第第第連第第 件 元 面 億 平構記 板 化結式 基線靥離胆 體導金隔磁 導一 1 一一 件 元 億 構記 區 結式 線觸 離阻 導接線嗝磁 二 一接二 二 面 平 化 線匦 導金 三 二 第第 本紙張尺度適用中國國家標準(CNS)A4規格(2j〇x297公复) --------訂·--------線 經濟部智慧財產局員工消費合作社印製 62 05 1 A7 _B7 五、發明說明(1S) ^丄6 r m 2 13. ....弟一接^區 2 14. ....第四隔離結 構 2 15. ....苐=金屬化 平面 2 16, ....第五隔離結 構 2 17. ....鈍化層 2 18. ——接觸孔 4 0.. ...半導體基板 4 1.. ..·第一 s i0 2 層 4 2.. ….第一S X a N 4 層 4 3… ...第一 S i 0 2 層 4 4.. ...第一溝渠 4 5.. …第一 TaN/Ta- 層 4 6.. ...第一銅層 4 7.. ...第一位障層 4 8.. ...層序列 4 9.. ...第一位障層 4 10. ....磁阻式記億 元件 4 11. ..,第=S i 0 2 層 4 12. …·第二 i; i N 4 層 4 13. ,...第四S i 0 2層 4 1 4 . ....光阴遮罩 4 15. ——第二溝渠 4 16. .…第一 TaN/Ta -層 -20- ----------- ^ -------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 297公S ) 462051 五、發明說明(
經濟部智慧財產局員工消費合作社印製 4 17.....第二網層 4 18. …第 二導線 4 19. …接 觸區 4 2 0 . .…連 接線 4 2 1, …‘第 三s i 3 N 4層 4 2 2. •…第 五S i 0 2靥 4 2 3 * ...-M 三溝渠 4 2 4. ^rhr· 三 TaN/Ta-層 4 2 5. •…第 三銅層 4 2 6 . ..‘ 第 三金屬化平面 4 2 7. •…層 4 2 8 . .... Si 〇 2層 4 2 9. •…S i 3 N 4層 4 3 0. 觸孔 5 1.. …第- -導線 5 2.. ...第一導線 5 3.. ...磁阻式記憶元件 53 1. M-A- ..…—張 一鐵磁層 5 3 2. ….非 磁性層 5 3 3,, ——m 二鐵磁層 -21- 本紙張尺度適用中國國家標準(CNS)A·!規格(2]0 X 297公t ) ------------^ * I ^------訂--------* <請先閒讀f面之注意事項再填寫本頁)

Claims (1)

  1. 462051 A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 億第 平平 度是 配 與 , ta 在 化化 , , 厚且 別 。 且 置 些置 屬屬接中 之繞 分 中 ,繞 。配 這配 金金連面 同圍 其 面 度圍 度胞 ,別 二一性平 中相所 中 ,,平中厚所 厚億 件分 第第電一 。其有質。其 件間一其之質 之記 元旦 ,在性同中,具電中, 元之同,同電-同之 億中 面可部在面置上介度置 億 一在置相介中相項 記面 平而局置平配本屬高配 記之置配有屬度有一 式平 化區成配一胞基金一胞,式線配胞具金高具任 •阻一 屬觸形面同億面間同憶線阻導面億面間一面中 為磁第,金接間平在記平中在記導磁三平記平中同平項 徵一在間 T些之化置之化由成之三二第化之化由在化4 待第置之第這面屬配項靨是形項第第和屬項屬是成 Μ 至 其置配線置由平金區 1 金區質1 置置一金 3 金區形金 1 ,設式導設藉化一觸第一觸電第設配之二第一觸質二第 置中形二少,靥第接圍第接介圍中中線第圍第接電第圍 配列目第至區金和和範和和屬範列面導和範和和介和範 胞陣網和中觸二線線利線線金利陣平二線利線線屬線利 憶胞以線邊接第導導專導導間專胞二第導專導導金導專 記晶件導周和和一二請一二中請晶第在三請一二間三請 種在元一在面面第第申第第與申在在置第申第第中第申 一 - 一 I I 如- ! 如- I I 如 | , 一如 . . - . , (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 4 6205 1 A8 B8 C8 D8 六、申請專利範圍 其中 -磁阻式記憶元件分別具有第一鐵磁層,非磁性層和 第二鐵磁層, -第一鐵磁層和第二鐵磁層含有F e, N i,C 〇,C r,Μ η ,G d及/或D y且其厚度分別在2 η ηι和2 fl η ηι之問, -非磁性層含有 A 1 2 〇 3 , N i 0,H f 0 2 , T i 0 2 , N b 0, Si〇2 , Cu, Au, Ag 或A1且其厚度是介於1 n m 和5 nm之間, 如申請專利範圍第1 項中任一項之記憶胞配置, 其中 ^ -晶胞陣列中之各導含有iU, C u, W或矽化物, -在第一導線和第一磁胆式記億元件之間,第一磁阻 式記億元件 式記億元件 導線之間分 種記憶胞配 在半導體基 構化而在晶 和第二導線之間,第二導線和第二磁阻 之間及/或第二磁阻式記億元件和第三 別設置一種擴散位障。 {請先閱讀背面之注音?事項再填寫本頁) 經濟部智慧財產局員工湞費合作社印製 置之製造方法,其中 板之主面上藉由第一導電層之沈積和結 胞陣列中産生第一導線且在周邊中産生 第一金屬化平面, -在晶胞陣列中産生各第一磁阻式記憶元件,其分別 與第一導線中之一相連接, 藉由第二導 成第二導線 在周邊中形 電層之沈積和結構化而在晶胞陣列中形 (其是與第一磁阻式記億元件相連接)且 成·—些接觸區(其是與第一金屬化平面 -2 .3 - 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇x 297公釐) 裝—---訂---------線 462051 AS B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 第 於渠,層線 入隔 形第離 憶 成 溝化 離導 槙二 何 人隔 記 形 對 一坦 隔二 須第 幾 填三 式 中 式 第平 二第 中使 其 須第 阻 邊 ,形,則被 第於 渠, , 中使 磁 周。 層何式,須 生應 溝化 渠,渠 > 二 在接 離幾形面層 産對 二坦 溝式溝化 第 而連中隔其何平電 須式 第平 三形三坦 中成 化相其 一 ,幾化導 ,後形 則被 第何第平 其形, 構區,第渠之屬一來之何 ,須 成幾則被 ,後接 結觸法生溝面金第出件幾 區層 形之 ,須 法之連 和接方産一平一此露元其 觸電 中面面層 方區相 積與之上.第化第,裸億,,接導,其平平電 之觸線 沈是項面生屬和層面記渠式和二來,化化導。項接導 之其 7 主産金線電表式溝形線第出層屬屬三來 7 和二 層,第之中 一導導之阻二何導此露離金金第出第線第 電面圍板層第 一 一層磁第幾二 ,裸隔二 二此露圍導輿 導平範基離和第第離一成之第層面三第第,裸範二是 ),三化利體隔線成入隔第形區成電表第於成層面利第其 接第屬專導一導形镇一生中觸形導之生應形電表專成, 連由金請半第 一了須第産其接了二層産對 了 導之謓形件 相籍二申在在第為中使在,和為第離須式為三層申在元 -如 ~ _ t - - 如, ------I I-- ill--—1 訂---------竣 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用尹國國家標準(CNS)A4規格(210 X 297公釐) 462051 A8 BS CS D8 申請專利範圍 經濟部智慧財產局員工消費合作社印製 導成屬 渠使 中觭 入隔 層線 渠, 二 形金 溝. 其接 填二 離導 溝化 第中一 一平 -和 須第 隔三 三坦 成其第 第整 層線 中使 三第 第平 形 ,和 則被 離導 渠, 第於 則被 中層線 ,須 隔二 溝化 生應 ,須 列。中離導 面層 二第 二坦 産對 面層 陣接夂、隔 一 平電 第於 第平 須式 平電 胞連 /一第 化導 生應 則被 後形,化導 。 晶相¾第於 屬一 *産對 ,須 之何式屬三來 在件τϊί'生應 金第來須式 區層 件幾形金第出 須元産對 一此出後形 觸電 元其何二此露 時式項上式 第,露之何 接導’億,幾第,裸 化阻 Θ 面形,和層裸件幾 和二來記渠之及層面 構磁 U 主何式線電面元其 線第出式溝面線電表 結二 ^ 之幾形導導表阻 >,導此露阻三平導導之 層第範板其何一 一之磁渠式二 ,裸磁第化三三層 電與fyl基,幾第第層一溝形第層面二成屬第第離 導是 W 體渠之成入離第二何成電表第形金成入隔 三其|«導溝面形填隔成第幾形導之成中二形镇三 第,ΦΙ半一平了 須一形生之了 二層彤其第 了須第 在線 U 在第化為中第在産區為第離在,及為中使 -------lull. ----i — 訂--------•竣 (諳先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(2〗〇χ 297公釐)
TW089103057A 1999-02-26 2000-02-22 Memory-cells arrangement and its production method TW462051B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19908518 1999-02-26

Publications (1)

Publication Number Publication Date
TW462051B true TW462051B (en) 2001-11-01

Family

ID=7899068

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103057A TW462051B (en) 1999-02-26 2000-02-22 Memory-cells arrangement and its production method

Country Status (8)

Country Link
US (1) US6630703B2 (zh)
EP (1) EP1157388B1 (zh)
JP (1) JP4138254B2 (zh)
KR (1) KR100450468B1 (zh)
CN (1) CN1183545C (zh)
DE (1) DE50000341D1 (zh)
TW (1) TW462051B (zh)
WO (1) WO2000052701A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1157388B1 (de) 1999-02-26 2002-07-31 Infineon Technologies AG Speicherzellenanordnung und verfahren zu deren herstellung
US6392922B1 (en) * 2000-08-14 2002-05-21 Micron Technology, Inc. Passivated magneto-resistive bit structure and passivation method therefor
DE10043159A1 (de) 2000-09-01 2002-03-21 Infineon Technologies Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
DE10050076C2 (de) * 2000-10-10 2003-09-18 Infineon Technologies Ag Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
US6440753B1 (en) * 2001-01-24 2002-08-27 Infineon Technologies North America Corp. Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
DE10103868A1 (de) * 2001-01-30 2002-08-22 Bosch Gmbh Robert GMR-Struktur und Verfahren zu deren Herstellung
US6358756B1 (en) * 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
JP3892736B2 (ja) * 2001-03-29 2007-03-14 株式会社東芝 半導体記憶装置
JP2002299575A (ja) 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
DE10124366A1 (de) * 2001-05-18 2002-11-28 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
DE10125594A1 (de) 2001-05-25 2002-12-05 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6485989B1 (en) 2001-08-30 2002-11-26 Micron Technology, Inc. MRAM sense layer isolation
US6751149B2 (en) * 2002-03-22 2004-06-15 Micron Technology, Inc. Magnetic tunneling junction antifuse device
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US6784091B1 (en) * 2003-06-05 2004-08-31 International Business Machines Corporation Maskless array protection process flow for forming interconnect vias in magnetic random access memory devices
US6885577B2 (en) * 2003-06-18 2005-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM cell device and array architecture
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
JP2005260082A (ja) * 2004-03-12 2005-09-22 Toshiba Corp 磁気ランダムアクセスメモリ
JP4131869B2 (ja) * 2005-01-31 2008-08-13 Tdk株式会社 電流センサ
US8698490B2 (en) * 2010-12-15 2014-04-15 Infineon Technologies Ag Magnetoresistive angle sensors having conductors arranged in multiple planes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
KR100262282B1 (ko) * 1996-04-30 2000-10-02 니시무로 타이죠 자기 저항 효과 소자
US5920500A (en) * 1996-08-23 1999-07-06 Motorola, Inc. Magnetic random access memory having stacked memory cells and fabrication method therefor
US5861328A (en) * 1996-10-07 1999-01-19 Motorola, Inc. Method of fabricating GMR devices
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
EP1157388B1 (de) 1999-02-26 2002-07-31 Infineon Technologies AG Speicherzellenanordnung und verfahren zu deren herstellung

Also Published As

Publication number Publication date
EP1157388A1 (de) 2001-11-28
EP1157388B1 (de) 2002-07-31
JP2002538614A (ja) 2002-11-12
KR100450468B1 (ko) 2004-09-30
DE50000341D1 (de) 2002-09-05
US20020041514A1 (en) 2002-04-11
WO2000052701A1 (de) 2000-09-08
US6630703B2 (en) 2003-10-07
JP4138254B2 (ja) 2008-08-27
KR20010103779A (ko) 2001-11-23
CN1183545C (zh) 2005-01-05
CN1349650A (zh) 2002-05-15

Similar Documents

Publication Publication Date Title
TW462051B (en) Memory-cells arrangement and its production method
TW432671B (en) Memory-cells arrangement and its production method
TW287272B (zh)
TWI243430B (en) MRAM and the method for fabricating the same
TWI309415B (en) System and method for storing data in an unpatterned, continuous magnetic layer
TWI291696B (en) Magnetic random access memory array with coupled soft-adjacent magnetic layer
TW519680B (en) Self-aligned magnetic clad write line and its method of formation
CN102017208B (zh) 自旋力矩转移磁性隧道结架构和集成
JP5179711B2 (ja) 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法
TW538429B (en) Semiconductor memory device utilizing tunneling magneto resistive effect and method for manufacturing the same
TW569442B (en) Magnetic memory device having magnetic shield layer, and manufacturing method thereof
KR100954507B1 (ko) 자기저항 효과 소자 및 자기 메모리 장치
JP4027041B2 (ja) メモリセル装置及びその製造方法
US20120292724A1 (en) Magnetic device
US7589994B2 (en) Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers
US11069390B2 (en) Spin-orbit torque magnetoresistive random access memory with magnetic field-free current-induced perpendicular magnetization reversal
CN108701758A (zh) 磁阻元件和电子设备
TW200903715A (en) Magnetic shielding in magnetic multilayer structures
TW200300290A (en) Cladding of a conductive interconnect for programming a mram device using multiple magnetic layers
CN101751991A (zh) 电阻变化型存储装置
Liu et al. Magnetic–electrical interface for nanomagnet logic
TW200305977A (en) Magneto resistive storage device having a magnetic field sink layer
JP2002538614A5 (zh)
TW200308108A (en) Production method of magnetic memory device
JP6226779B2 (ja) 磁気メモリ、磁気メモリ装置、及び磁気メモリの動作方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees