TW457552B - Method for producing high quality heteroepitaxial growth using stress engineering and substrates - Google Patents

Method for producing high quality heteroepitaxial growth using stress engineering and substrates Download PDF

Info

Publication number
TW457552B
TW457552B TW088121135A TW88121135A TW457552B TW 457552 B TW457552 B TW 457552B TW 088121135 A TW088121135 A TW 088121135A TW 88121135 A TW88121135 A TW 88121135A TW 457552 B TW457552 B TW 457552B
Authority
TW
Taiwan
Prior art keywords
layer
stress
lattice constant
heteroepitaxial
substrate
Prior art date
Application number
TW088121135A
Other languages
English (en)
Inventor
Yu-Hwa Lo
Felix Ejeckam
Original Assignee
Nova Crystals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nova Crystals Inc filed Critical Nova Crystals Inc
Priority to US09/887,666 priority Critical patent/US20020061648A1/en
Application granted granted Critical
Publication of TW457552B publication Critical patent/TW457552B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12674—Ge- or Si-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12681—Ga-, In-, Tl- or Group VA metal-base component

Description

經濟部中央橾準局貝工消費合作社印製 467552 at B7 五、發明説明（I ) 發明範園 本發明範疇有關不同晶格常數之基底上的單晶薄層異 質外延生長，尤其有關應力工程基底之形成，以作爲高品 質異質外延層生長之承台β 發明背景 異質外延係指不同晶格常數（或原子間距）之基底上的 單晶薄層生長》若是可能達成，.高品質半導體異質外延靥 在電子學及光電子學上，將有許多重要的應用。其效益包 括增強無線通信中無線電射頻（RF)放大器的速度與功率， 以及增強光電裝置（諸如雷射、LED及檢波器）的量子效率 與操作波長範圍。然而，實際上，除了極少情況外，並無 法實現異質外延薄膜的重大潛在效益，因爲今日可達成的 異質外延層包含大量瑕疵，尤其是貫穿位錯（threading dislocations)。異質外延層中的位錯使裝置性能與可靠性大 幅降低，以致任何商業應用中罕有使用異質外延。因此， 若要實現異質外延層的重大潛力，務須找出方法來顯著減 少異質外延層中的貫穿位錯。 美國專利>1〇.5,294,808(授予[〇)需要超薄基底或一犧 牲基底以求吸收位錯。美國專利No. 5,091，Π3(授予Fan 等人）經由干渉生長而使用從加溫退火/循環產生的熱應 力。美國專利No. 5,091，133的方法所產生的應力只於加溫 退火期間才存在。美國專利1^〇.5,659,187(授予！《%〇»^3 等人）揭示一種方法，其中之位錯彎曲力只作用在應變平穩 變化的各緩衝層·>此外，當新的位錯使現有位錯彎曲時’ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 ▲ :! 經濟部中央棣準局貝工消费合作社印装 457552 at B7 五、發明説明（2) 它們可能會形成應變平穩變化的各緩衝層中的晶核。 請看圖1，當一基底8上生長一異質外延薄膜5時’ 異質外延薄膜5之晶格會於開始時彈性變形以配合基底的 晶格。因此，當薄膜5生長較厚時，異質外延材料中的應 力也隨之增強。到達某一膜厚時，亦即臨界厚度’應變能 高到彈性變形無法調節，因此薄膜形成位錯而變成塑性變 形。根據長久以來建立的理論，位錯最有可能在異質外延 層的表面7形成晶核，然後朝薄膜與基底之界f 6蔓延’ 變成失配位錯（misfit dislocations)以達應變分離（釋放V應 變分離失配位錯可在一有限距離內延展，直到它們到達晶 圓邊緣，或最有可能向上貫穿到異質外延層的表面7爲止。 上述“位錯半環"(dislocation half loop)之構成，如標號 30所示，包括一段失配位錯10與二處貫穿位錯20, 21。 位錯半環30的失配位錯部10緩和應變且對異質外延層內 嵌的裝置無害，因爲它被侷限在界面上。然而，位錯半環 30的貫穿位錯部20、21延伸穿過整個薄膜厚嚷，因而對 裝置有害。因此，改進異質外延薄膜品質的關鍵在於最小 化貫穿位錯的密度，同時保持失配位錯以達應變分離。 發明槪要 簡言之，製造應力工程（stress-engineered)基底的方法 包括選擇第一及第二材料用以形成基底。然後選擇一種磊 晶材料（或稱外附延伸材料）用以形成一異質外延層。若異 質外延層的晶格常數（aepi)大於磊晶層直接附著之基底層 的晶格常數（asub)，那麼磊晶層在所有重要溫度下都保持在 本紙張尺度適用中國國家揉準（CNS ) A4规格（210X297公釐） --J--L^----气，--------訂------線 一 1 (請先聞讀背面之注意事項再填寫本頁) 457552 五、發明説明（3 ) “壓縮應力”（負應力）下。相反地，若異質外延層的晶格常 數（aepi)小於磊晶層直接附著之基底層的晶格常數（asub)，那 麼磊晶層則保持在“拉應力”(正應力）下。重要溫度之範圍 從退火溫度到位錯仍可移動的最低溫度。 根據本發明一實施例，製造應力工程基底之方法，包 括以下步驟： a) 選擇第一及第二材料用以形成基底，該第一材料具 有第一晶格常數； b) 選擇一種磊晶材料用以形成一異質外延層，該磊晶 材料具有第二晶格常數； c) 比較第二晶格常數與第一晶格常數，以决定哪一晶 格常數較大； d) 當第二晶格常數大於第一晶格常數時，使異質外延 層在一溫度範圍內都保持在壓縮應力下，該溫度範 圍係從基底之退火溫度至異質外延層中位錯仍可移 動之最低溫度：以及 經濟部中央棣準局員工消費合作社印製 (請先閲讀背面之注$項再填寫本頁) e) 當第二晶格常數小於第一晶格常數時，使異質外延 層在一溫度範圍內都保持在拉應力下，該溫度範圍 係從基底之退火溫度至異質外延層中位渚仍可移動 之最低溫度》 根據本發明一實施例，用以承置異質外延層之應力工 程基底包括一具有第一晶格常數之第一應力控制層；一第 二應力控制層；一介於第一應力控制層與第二應力控制層 之間的接合層；一位於第一控制層上且具有第二晶格常數 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
經濟部中央揉牟局負工消費合作社印装 五、發明説明（） 之異質外延層；及用以選擇第一及第二晶格常數之裝置| 以於第二晶格常數大於第一晶格常數時，該異質外延層在 一溫度範圍內時係在壓縮應力下，而該溫度範圍係從基底 之退火溫度至異質外延層中位錯仍可移動之最低溫度，而 當第二晶格常數小於第一晶格常數時，該異質外延層在相 同溫度範圍內時係在拉應力下。 根據本發明一實施例，用以承置異質外延層之應力工 程基底包括一第一應力控制層；一第二應力控制層：一介 於第一應力控制層與第二應力控制層之間的接合層：一位 於第一應力控制層上且具有第一晶格常數的模板層；一位 於該模板層上且具有第二晶格常數的異質外延層：及用以 選擇第一及第二晶格常數之裝置，以於第二晶格常數大於 第一晶格常數時，該異質外延層在一溫度範圍內時*係在 壓縮應力下，而該溫度範圍係從基底之退火溫度至異質外 延層中位錯仍可移動之最低溫度*而當第二晶格常數小於 第一晶格常數時，該異質外延層在相同溫度範圍內時，係 在拉應力下。 圖式簡要說明 圖1顯示先前技術中發生的位錯半環； 圖2顯示經由多數貫穿位錯與應力場之間的相互作 用而嵌入的封閉位錯環； 圖3顯示基底平台上生長的多數異質外延生長層： 圖4之圓表顯示在不同重要溫度時，異質外延層與應 力工程基底間的熱膨脹係數差異：Tg··晶晶生長溫度 Ta:退火溫度 Ti :位錯可移動之最低溫度Aa=<xepi - asub 假設aepi>asub a是晶格常數α是熱膨脹係數 ^紙張尺度遑用中固國家標i ( CNS ) Α4说格（210X29?公釐) "~~ (請先聞讀背面之注^|^項再填寫本頁) 裝. 訂 線 經濟部令央棣準局負Η消費合作衽印裝 4575〇2 at B7 五、發明説明（5 ) 圖5顯示根據本發明方法製造的一般性應力工程基 底： 圖6顯示適於Si上GaAs及Si上InP異質外延生長之 應力工程基底： 圖7顯示適於GaP上AlInGaP異質外延生長之應力工 程基底； 圖8顯示圖6之應力工程基底於Si層上具有一層GaAs 或InP表層； 圖9顯示圖7之應力工程基底於GaP層上具有一層 AlInGaP層；以及 圖10顯示除去Si及Ge基底後，GaP上AlInGaP異質 外延生長之結果。 較佳啻施例L說明 以上有關異質外延瑕疵的理論，未考慮到位錯倍增、 刺穿及相互作用等效應，或許過於簡化。然而，一般普遍 承認位錯半環之模型是這些機制之根底。位錯半環模型背 後的另一含蓄假設是，異質外延生長在一開始時，是二維 度（平面）而非三維度（立體）島狀生長。二維度（2D)生長係指 異質外延層爲一層接一層附著。對於大部份含有小量（例如 小於2%)晶格失配的異質外延生長，這通常是一良好假 設。晶格失配係指晶格常數上的差異。若失配程度高’通 常發生三維度（3D)島狀生長以使應變能最小化，直到多個 3D島狀體合倂爲止。不像位錯半環，3D島狀生長的貫穿 位錯位置與間隔，是由島狀體的合倂所控制。然而，藉由 6 本紙張尺度逋用中國圉家櫺準（CNS ) Α4規格（210X297公釐） ---L---*---^-----------訂------線 J — (請先閲讀背面之注意事項再填寫本頁) 457552 A7 經濟部中央標準局負工消费合作社印製 _B7____五、發明説明（G ) 生長多層晶格常數連續或逐步緩變的緩衝層，可以經常維 持2D生長模式此乃因爲任何兩層接續的材料層之間， 其晶格常數僅有些微差異。 例如，若要在一GaAs基底上生長一層IiiAs磊晶層， 並具7%晶格失配，經常可以生長一系列In(銦）成份漸增之 InGaAs緩衝層。若任何一對InGaAs層之間的In成份差異 僅20%，此二層間的晶格失配可控制到1.5%以內，這是對 2D生長有利的條件。因此，發展一種方法來降低2D生長 的異質外延層中的貫穿位錯密度，允許我們將類似技術應 用到晶格失配程度大的異質外延層上。在某些特殊情況 中，諸如在GaAs上生長ZnSe層，由於兩種材科間的表面 能差異大，儘管晶格失配不大，生長從一開始就偏向三維 度。即使在不適用位錯半環模型的情況中，本發明方法仍 可發生作用。此乃因爲本方法經由位錯與基底施於各磊晶 層的應力場之間的相互作用來侷限位錯。因此，只要所有 位錯包含有利此種相互作用的一般柏格斯矢量（Burgers vector)分力，位錯侷限機制即可發生作用。幸運的是，所 有異質外延材料系統都符合以上條件，所以我們的應力工 程基底法應該確實是一般性的a我們使用位錯半環模型僅 供舉例之用，但此模型可應用在絕大多數重要的異質外延 材料系統。 在本發明中，使用一種新的基底結構用於磊晶生長， 使異質外延層中的位錯經驗方向及大小都受控制的應力 場。透過位錯與特定應力場間的相互作用，可延展位錯半 (請先閲讀背面之注意事項再填寫本頁) 訂 II I - --- 本紙張尺度逋用中國國家榡準（CNS ) A4规格U10X297公潑） 457552 經濟部中央標準局員工消费合作社印策 五、發明説明（1 ) 環。結果，可能發生以下三種貫穿位錯減少侷限機制》 首先，位錯半環延展係指貫穿位錯間的平均距離增加 或者貫穿位錯密度對等減少。第二，當位錯半環延展彼此 接近並相互作用時，貫穿位錯可能形成一封閉位錯環12 而終止其本身，如圖2所示。位錯環12間仍保習失配位錯 14。在適當應力場下比無應力場時更有可能發生此種過 程，因爲位錯的相互作用在適當應力場存在時，可減少更 多系統能量。 請參閱圖3,應力場可能使貫穿位錯朝晶圓側面彎曲 而減少系統能量，防止貫穿位錯朝上蔓延。在預先定義的 基底平台16上生長異質外延層18,使這機制格外有效， 但異質外延層18須在預先定義的基底平台上生長。彎曲的 位錯22朝異質外延層18兩側蔓延而非朝上方1延。 請參閱圖4,本發明之關鍵槪念是設計一種新的基 底，此種基底於重要溫度範圍內，尤其是從退火溫度到位 錯仍可移動的最低溫度範圍內，在異質外延層中產生所要 的應力場。有一種極簡單的法則可査明應力場的確實“跡 象”。若異質外延層的晶格常數（aepi)大於磊晶層直接附著 之基底層的晶格常數（asub)，那麼我們希望使磊晶層在所有 溫度下都保持在“壓縮應力”(負應力）下。相反地，若異質 外延層的晶格常數（aepi)小於磊晶層直接附著之基底層的 晶格常數（asub)，那麼我們希望使磊晶層保持在“拉應 力”(正應力）下。 一個可能的應力場來源是因磊晶材料與基底材料之熱 (锖先閲請背面之注意事項再填寫本瓦)
In 1^1 1^1 1 . 訂 -線* Ψ m I- - I. - I - I- 本紙張尺度適用中國圃家標準（CNS )戍4規/格（210x297公釐） 五 --- . I 經濟部中央標準局貝工消費合作社印裝 457552 、發明説明（s) 膨脹係數（α)不同而產生的熱應力。在磊晶生長溫度時，幕 晶層經驗不到任何熱應力。當材料溫度與原始生長溫度不 同時，即發展出熱應力。熱應力與ΔΤ及Δα成比例，其中， ΔΤ是目前生長溫度與原始生長溫度間的溫差，而Δα是幕 晶層與基底間的熱膨脹係數差。當基底以一種以上的材料 製成時，基底的熱膨脹係數以每種基底材料之厚度及機械 性質[例如楊氏模數（Young’s modulus)與泊松丨t (Poission ratio)]加權計算時，接近所有基底材料之熱膨脹係數平均 數。 若用熱應力約束貫穿位錯，於表層的晶格常數“大於” 基底的晶格常數時，理想的應變工程基底應具有下列性 質。在高退火溫度時，表層應比基底具有更大的膨脹係數， 以使磊晶層可在壓縮應力下。當樣本終於冷卻到低於生長 溫度時，表層之膨脹係數應等於基底之膨脹係數（無應力） 或小於基底之膨脹係數（壓縮應力）。我們要在位錯移動性 最高時的高溫退火期間，使用應力場彎曲或侷限貫穿位 錯；同時，我們要讓這些彎曲的位錯在冷卻期間保持穩定。 使用任何傳統的基底是無法達成此種理想的說法。 讓我們使用Si基底上生長GaAs層作爲例子。在高溫 退火期間（例如900°C )，GaAs層受到壓縮，使貫穿位錯可 適當侷限在GaAs/Si介面附近》然而，當樣本從生長溫度 (例如600至700°C )冷卻到低於500°C時，GaAs層受到拉 應力，因爲它的熱膨脹係數大於Si的熱膨脹係數。拉應力 不僅解放受侷限的貫穿位錯，若拉應力大於GaAs的降伏 本紙張尺度適用中國國家揉準i CMS ) A4规格（210X29?公後)
457552 五、發明説明（q) 應力時，它也產生新的貫穿位錯。結果，GaAs層的品質再 度變差。當異質外延層的晶格常數小於基底的晶格常數 時，亦適用此項論證。在此情況時，磊晶層在整個溫度範 圍內，不論高於或低於生長溫度，應該都在張力（正應力） 下；而應力工程基底應依此設計以符合此項要求。 由於材料的熱膨脹係數隨溫度而異，我們提出的應變 工程基底應具有如圖4所示之相對熱膨脹係數，以便可經 常在表層內產生適當的應力場。然而，縱非不可能’也很 難找出單一基底材料來達到所要的熱膨脹係數，所以應力 工程基底通常必須由多層材料製成。 請參閱圖5,其中顯示——般性的應力工程基底30。 绫濟部中央揉準局員工消費合作衽印装 (請先閲讀背面之注意事項再填寫本頁) 頂層是一薄模板32,它建立基底30的晶格常數。模板32 與一第一應力控制層34接合或黏合》主要由第一應力控制 層34決定異質外延層內在生長溫度以上時的應力場。一薄 接合層36接合第一應力控制層34與一第二應力控制層 38。薄接合層36在不同溫度時可能會劇烈改J其機械性 質在高溫時，接合層36的材料相當軟化，所以第二應力 控制層38對表層內的應力場不會有多大的影響。然而，在 磊晶生長溫度以下時，薄接合層36硬化，所以表層內的應 力場將由第一與第二應力控制層34、38二者的熱膨脹係數 決定。 値得注意的是，模板32與第~應力控制層34不一定 要不同材料。它們可爲相同材料但具有不同晶軸向，或者 可爲完全相同的材料。只有模板32需要是單晶，而其餘各 10 本紙張尺度適用中國國家揉毕（CNS > Α4規格（210χ297公釐） 經濟部中央標準局員工消費合作社印裝 457552 a? B7 五、發明説明（丨0) 基底層可爲多晶或非晶形。接合材料可爲熔化溫度適當的 金屬或金屬合金，或可爲黏度與溫度相依之玻璃。接合材 料若也恰好具有適當的熱膨脹係數與機械性質，它甚至可 與第二應力控制層38相同。 以下討論一些用於某些普遍用途的應力工程基底。使 用類似方法可設計與製造許多其他應力工程基底。 (1) Si上GaAs及Si上InP異質外延生長： 請看圖6及圖8，在Si上附著以GaAs爲主或以InP 爲主的化合物半導體，以用於太空用途及微電子電路間光 學互接的高效率太陽電池而吸引人。此種材料結構亦可應 用在紅外線傳感器與無線通信等領域中，而將異質結 (heteroj unction)雙極電晶體功率放大器電路製造在低成本 的基底上。然而，直接在Si上生長GaAs或InP會產生不 良結果，因爲它們的晶格常數分別大於Si的晶格常數4% 與7.7%，。一基底40包括一 Si上基底42與一 Ge下基底 46,二者之間有一低熔點的薄接合層44(例如A1) »當‘Si 基底42上生長一 GaAs或InP表層48(圖8)並在高於生長 溫度之溫度下退火時，薄接合層44軟化到足以使Ge下基 底46分離Si上基底42。因爲Si的熱膨脹係數小於GaAs 與InP的熱膨脹係數，所以GaAs或InP表層48在退火期 間承受壓縮，使表層48內的貫穿位錯受到侷限。當溫度降 到生長溫度以下時，接合層44硬化，所以基底40的熱膨 脹係數是Si與Ge的加權平均數。如爲Si上InP生長，InP 的熱膨脹係數是在Si與Ge的係數値之間，所以很容易選 11 本紙張尺度逋用中菌圓家橾準（CNS ) A4規格（210X297公釐） ____I *——t— LI - - -- -I - -I - I^1 I i--- . I n 訂 n I .1 I n (請先閲讀背面之注意事項再填寫本頁) ___ 457552 五、發明説明（1丨） 擇Si與Ge材料的厚度以於冷卻期間達到與InP的熱相 配。如爲Si上GaAs生長，GaAs的熱膨脹係數幾乎與Ge 的熱膨脹係數相同，但顯著大於Si的熱膨脹係數，所以不 可能在冷卻期間達到完美的熱相配。然而，使用高Ge/Si 厚度比，可顯著降低冷卻期間的熱失配至GaAs的降伏應 力以下。因此，亦可達到高品質的GaAs異質外延層。 (2) GaP上AlInGaP異質外延生長： 經濟部中夹標準局貝工消费合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 請看圖7及圖9。高亮度紅、橙及黃色發光二極體（LEDs) 已被發現是具有許多重要用途的裝置》AlInGaP磊晶層是 這些LEDs的發光層。迄今，AlInGaP磊晶層只能以晶格 與傳統GaAs基底相配的方式生長。不幸的是，GaAs基底 是不透可見光的，所以所發的光一大部份都被GaAs基底 吸收，如此顯著降低了裝置效率。相反地，若AlInGaP層 可在透明的GaP基底上生長，則可達到四倍更高效率的可 見LEDs。實際上，AlInGaP的晶格常數比GaP大4%，使 AlInGaP異質外延層太弱而不能產生作用。爲了使用本發 明的應力工程基底技術解決此問題，我們形成了一種基底 50,它包括一 GaP上基底52供表層生長，一第一薄接合 層54, 一黏合的Si層56,一第二薄接合層58,及一Ge 下基底59。第一接合層54(例如Si02)在整個溫度範圔內都 是硬的，而第二接合層5 8(例如A1或鋁合金）在退火溫度時 會軟化。GaP層52上生長一層AlInGaP層61 (圖9)。於退 火期間，AlInGaP的熱膨脹係數大於GaP與Si的平均膨脹 係數，因此產生一壓縮場，侷限AlInGaP層61內的位錯。 12 本紙張又度適用中國國家搮準（CNS)A4规格< 210X297公浼） 4 5 7 5 5 2 a7 _ B7_ 五、發明説明u>) 於冷卻期間時，基底50的膨脹係數變成GaP，Si與Ge的 平均數。此値幾乎可作到等於AlInGaP的膨脹係數，而達 到無應力冷卻。完成所有熱處理後，我們當然可以利用去 膠或硏光的方式除去Si與Ge基底’讓AlInGaP層61只 留在透明的GaP基底上，如圖10所示。 因此，要了解的是，此處說明的本發明各賓施例僅爲 本發明原理應用之舉例。此處提及的例舉實施例細節’並 非用於限制申請專利項目之範圍。申請專利項目本身才詳 述本發明視爲重要的特徵。 (請先閲讀背面之注意事項再填寫本頁) 訂 經溱部中央標準局貝工消費合作社印裝 張 一紙 |本 準 標 家 國 I國 I中 4¥ 14 公 97 3 11

Claims (1)

  1. A8 B8 C8 D8 457552 七、申請專利範圍 1·—種製造應力工程基底之方法，包括以下步驟： a) 選擇第一及第二材料用以形成該基底，該第—材料 具有一第一晶格常數； b) 選擇一種磊晶材料用以形成一異質外延層’該磊晶 材料具有一第二晶格常數； c) 比較該第二晶格常數與該第一晶格常數，以決定哪 —晶格常數較大i d) 當第二晶格常數大於第一晶格常數時，使該異質外 延靥在一溫度範圍內時係保持在壓縮應力下，該溫 度範圍係從該基底之退火溫度至該異質外延層內位 錯仍可移動之最低溫度；以及 e) 當第二晶格常數小於第一晶格常數時，使該異質外 延層在一溫度範圔內時係保持在拉應力卞，該溫度 範圍係從該基底之退火溫度至該異質外延層內位錯 仍可移動之最低溫度。 2. 如申請專利範圍第1項之方法，進而包括·· f) 在該基底上生長該異質外延層。 3. 如申請專利範圍第1項之方法，進而包括： 0經由一第一接合層結合該第一及第二材料。 4. 如申請專利範圍第3項之方法，其中該第〜材料包括一 模板層。 5. 如申請專利範圍第4項之方法，進而包栝： g)在該模板層上生長該異質外延層。 1 本紙乐尺度適用中國西家棵準（CNS ) A4g ( 2〗ΟΧ297公釐） (請先閲讀背面之注意事項再填寫本頁) 、1T 線 經濟部t央標準局員工消費合作社印製 457652 ?! D8 、申請專利範園 6. 如申請專利範圍第1項之方法’其中該第一材料爲 GaAs，該第二材料爲Si。 7. 如申請專利範圍第1項之方法’其中該磊晶材料爲 InGaAs。 8. —種應力工程基底，包括： —第一應力控制層，其具有第一晶格常數； ~第二應力控制層： —接合層，介於該第一應力控制層與該第二應力控制層 之間； —異質外延層，其具有第二晶格常數’並位於該第一應 力控制層上；以及 選擇裝置，用以選擇該第一及第二晶格常數，以於該第 二晶格常數大於該第一晶格常數時’該異質外延層 在一溫度範圍內時係在壓縮應力下’而該溫度範圍 係從該基底之退火溫度至該異質外延層內的位錯 仍有移動時的最低溫度，並於該第二晶格常數小於 該第一晶格常數時，該異質外延層在該一溫度範圍 內時係在拉應力下。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 線 9. 如申請專利範圍第8項之應力工程基底，其中： 該第一應力控制層爲Si ; 該第二應力控制層爲Ge:以及 該異質外延層爲GaAs與InP之一《 10. —種應力工程基底，包括： 一第一應力控制層； 2 本紙張尺度速用中國國家標準（CNS ) A4洗格（210X297公釐） 7 翅濟部中夬榡準局員工消費合作社印製 5 d 52 AS B8 C8 D8 申請專利範圍 〜第二應力控制層； —接合層，介於該第一應力控制層與該第二應力控制層 之間： 〜模板層，位於該第一應力控制層上，該模板層具有一 第一晶格常數； 〜異質外延層，其具有第二晶格常數，並位於該模板層 上；以及 _擇裝置，用以選擇該第一及第二晶格常數 > 以於該第 二晶格常數大於該第一晶格常數時，該異質外延層 於一溫度範圍內時係在壓縮應力下，而該溫度範圍 係從該基底之退火溫度至該異質外延fi內的位錯 仍有移動時的最低溫度；並於該第二晶格常數小於 該第一晶格常數時，該異質外延層於該一溫度範圍 內時係在拉應力下。 -如申請專利範圍第10項之應力工程基底，其中： 該第一應力控制層爲Si ; 該第二應力控制層爲Ge : 該模板層爲GaP ;以及 該異質外延層爲AlInGaP。 I-----1---L------訂--------線 Γ (請先閱讀背面之注意事項再填寫本頁) 本紙语尺度適用中躅國家標率（CNS } A4规格（210X297公釐）
TW088121135A 1998-12-11 2000-02-11 Method for producing high quality heteroepitaxial growth using stress engineering and substrates TW457552B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US09/887,666 US20020061648A1 (en) 1998-12-11 2001-06-06 Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/210,166 US6329063B2 (en) 1998-12-11 1998-12-11 Method for producing high quality heteroepitaxial growth using stress engineering and innovative substrates

Publications (1)

Publication Number Publication Date
TW457552B true TW457552B (en) 2001-10-01

Family

ID=22781833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088121135A TW457552B (en) 1998-12-11 2000-02-11 Method for producing high quality heteroepitaxial growth using stress engineering and substrates

Country Status (5)

Country Link
US (2) US6329063B2 (zh)
EP (1) EP1145294A1 (zh)
JP (1) JP2002532873A (zh)
TW (1) TW457552B (zh)
WO (1) WO2000034989A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468142A (zh) * 2010-11-18 2012-05-23 比亚迪股份有限公司 一种外延片的形成方法及外延片

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602613B1 (en) 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
US6750130B1 (en) * 2000-01-20 2004-06-15 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
DE10051465A1 (de) * 2000-10-17 2002-05-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements auf GaN-Basis
JP5095064B2 (ja) 2000-08-04 2012-12-12 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア シリコン基板上に堆積された窒化物層を有する半導体フィルムおよびその製造方法
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
DE10042947A1 (de) * 2000-08-31 2002-03-21 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
US20020100942A1 (en) * 2000-12-04 2002-08-01 Fitzgerald Eugene A. CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6649480B2 (en) 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6649287B2 (en) 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6830976B2 (en) 2001-03-02 2004-12-14 Amberwave Systems Corproation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6723661B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6724008B2 (en) 2001-03-02 2004-04-20 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6703688B1 (en) 2001-03-02 2004-03-09 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
EP1428262A2 (en) 2001-09-21 2004-06-16 Amberwave Systems Corporation Semiconductor structures employing strained material layers with defined impurity gradients and methods for fabricating same
WO2003028106A2 (en) 2001-09-24 2003-04-03 Amberwave Systems Corporation Rf circuits including transistors having strained material layers
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
US6982474B2 (en) 2002-06-25 2006-01-03 Amberwave Systems Corporation Reacted conductive gate electrodes
EP1530800B1 (en) * 2002-08-23 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
KR100605504B1 (ko) * 2003-07-30 2006-07-28 삼성전자주식회사 저전위밀도를 갖는 에피텍셜층을 포함하는 반도체 소자 및 상기 반도체 소자의 제조방법
US7135720B2 (en) * 2003-08-05 2006-11-14 Nitronex Corporation Gallium nitride material transistors and methods associated with the same
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US20050145851A1 (en) * 2003-12-17 2005-07-07 Nitronex Corporation Gallium nitride material structures including isolation regions and methods
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US7005724B2 (en) * 2004-02-13 2006-02-28 Agere Systems Inc. Semiconductor device and a method of manufacture therefor
JP3884439B2 (ja) * 2004-03-02 2007-02-21 株式会社東芝 半導体装置
US7339205B2 (en) 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7361946B2 (en) * 2004-06-28 2008-04-22 Nitronex Corporation Semiconductor device-based sensors
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
JP2008519441A (ja) * 2004-10-28 2008-06-05 ニトロネックス コーポレイション 窒化ガリウム材料を用いるモノリシックマイクロ波集積回路
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7247889B2 (en) 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7365374B2 (en) 2005-05-03 2008-04-29 Nitronex Corporation Gallium nitride material structures including substrates and methods associated with the same
US7902046B2 (en) * 2005-09-19 2011-03-08 The Board Of Trustees Of The Leland Stanford Junior University Thin buffer layers for SiGe growth on mismatched substrates
KR20080072833A (ko) * 2005-10-04 2008-08-07 니트로넥스 코오포레이션 광대역 애플리케이션을 위한 갈륨 나이트라이드 물질트랜지스터 및 방법
US7566913B2 (en) 2005-12-02 2009-07-28 Nitronex Corporation Gallium nitride material devices including conductive regions and methods associated with the same
US9608102B2 (en) * 2005-12-02 2017-03-28 Infineon Technologies Americas Corp. Gallium nitride material devices and associated methods
US20080035143A1 (en) * 2006-08-14 2008-02-14 Sievers Robert E Human-powered dry powder inhaler and dry powder inhaler compositions
US7541105B2 (en) * 2006-09-25 2009-06-02 Seagate Technology Llc Epitaxial ferroelectric and magnetic recording structures including graded lattice matching layers
US7745848B1 (en) 2007-08-15 2010-06-29 Nitronex Corporation Gallium nitride material devices and thermal designs thereof
WO2009084242A1 (ja) * 2007-12-28 2009-07-09 Sumitomo Chemical Company, Limited 半導体基板および半導体基板の製造方法
US8026581B2 (en) * 2008-02-05 2011-09-27 International Rectifier Corporation Gallium nitride material devices including diamond regions and methods associated with the same
US8343824B2 (en) * 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
DE102010039734A1 (de) * 2010-08-25 2012-03-01 Bayer Materialscience Aktiengesellschaft Katalysator und Verfahren zur Herstellung von Chlor durch Gasphasenoxidation
DE102010052727B4 (de) * 2010-11-26 2019-01-31 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterchips und derartiger Halbleiterchip
WO2012165852A1 (en) * 2011-06-02 2012-12-06 Seoul Opto Device Co., Ltd. Light emitting diode having strain-enhanced well layer
EP2693462B1 (en) 2012-07-31 2016-06-01 Imec Method for manufacturing semiconductor devices
US10256368B2 (en) * 2012-12-18 2019-04-09 Sk Siltron Co., Ltd. Semiconductor substrate for controlling a strain
GB2531453A (en) 2013-07-02 2016-04-20 Ultratech Inc Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations
US9685456B2 (en) * 2015-09-04 2017-06-20 Stmicroelectronics, Inc. Method for manufacturing a transistor having a sharp junction by forming raised source-drain regions before forming gate regions and corresponding transistor produced by said method
US9627473B2 (en) 2015-09-08 2017-04-18 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation in III-nitride material semiconductor structures
US10211294B2 (en) 2015-09-08 2019-02-19 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising low atomic mass species
US9799520B2 (en) 2015-09-08 2017-10-24 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via back side implantation
US9773898B2 (en) 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
US9704705B2 (en) 2015-09-08 2017-07-11 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation via reaction with active species
US9673281B2 (en) 2015-09-08 2017-06-06 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using rare-earth oxide and/or rare-earth nitride diffusion barrier regions
US9806182B2 (en) 2015-09-08 2017-10-31 Macom Technology Solutions Holdings, Inc. Parasitic channel mitigation using elemental diboride diffusion barrier regions
US20170069721A1 (en) 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Parasitic channel mitigation using silicon carbide diffusion barrier regions
US11038023B2 (en) 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
US10510871B1 (en) 2018-08-16 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US11881498B2 (en) * 2021-06-23 2024-01-23 Aeluma, Inc. Photodetector circuit comprising a compound semiconductor device on silicon

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551394A (en) * 1984-11-26 1985-11-05 Honeywell Inc. Integrated three-dimensional localized epitaxial growth of Si with localized overgrowth of GaAs
US5011550A (en) 1987-05-13 1991-04-30 Sharp Kabushiki Kaisha Laminated structure of compound semiconductors
US4830984A (en) 1987-08-19 1989-05-16 Texas Instruments Incorporated Method for heteroepitaxial growth using tensioning layer on rear substrate surface
US5130269A (en) * 1988-04-27 1992-07-14 Fujitsu Limited Hetero-epitaxially grown compound semiconductor substrate and a method of growing the same
US4963949A (en) 1988-09-30 1990-10-16 The United States Of America As Represented Of The United States Department Of Energy Substrate structures for InP-based devices
DE68909382T2 (de) 1988-12-21 1994-04-14 Nippon Oil Co Ltd Kontinuierliches Verfahren zum Herstellen hochfester und hochelastischer Polyolefinwerkstoffe.
JP2542447B2 (ja) 1990-04-13 1996-10-09 三菱電機株式会社 太陽電池およびその製造方法
FR2661040A1 (fr) 1990-04-13 1991-10-18 Thomson Csf Procede d'adaptation entre deux materiaux semiconducteurs cristallises, et dispositif semiconducteur.
JPH0543399A (ja) * 1991-03-08 1993-02-23 Ricoh Co Ltd 薄膜機能部材
CA2062134C (en) 1991-05-31 1997-03-25 Ibm Heteroepitaxial layers with low defect density and arbitrary network parameter
US5294808A (en) 1992-10-23 1994-03-15 Cornell Research Foundation, Inc. Pseudomorphic and dislocation free heteroepitaxial structures
US5444016A (en) * 1993-06-25 1995-08-22 Abrokwah; Jonathan K. Method of making ohmic contacts to a complementary III-V semiconductor device
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5993981A (en) * 1997-04-18 1999-11-30 Raytheon Company Broadband protective optical window coating

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468142A (zh) * 2010-11-18 2012-05-23 比亚迪股份有限公司 一种外延片的形成方法及外延片
CN102468142B (zh) * 2010-11-18 2015-06-24 比亚迪股份有限公司 一种外延片的形成方法及外延片

Also Published As

Publication number Publication date
JP2002532873A (ja) 2002-10-02
US6329063B2 (en) 2001-12-11
EP1145294A1 (en) 2001-10-17
US20020061648A1 (en) 2002-05-23
WO2000034989A1 (en) 2000-06-15
US20010026873A1 (en) 2001-10-04
WO2000034989A9 (en) 2000-12-07

Similar Documents

Publication Publication Date Title
TW457552B (en) Method for producing high quality heteroepitaxial growth using stress engineering and substrates
TW494475B (en) Method for design of epitaxial layer and substrate structures for high-quality epitaxial growth on lattice-mismatched substrates
TW466638B (en) Method of making a single crystal gallium nitride article
JP2669368B2 (ja) Ｓｉ基板上化合物半導体積層構造の製造方法
US7655090B2 (en) Method of controlling stress in gallium nitride films deposited on substrates
JP2003119100A (ja) エピタキシャル処理用基板、エピタキシャルウェハ、半導体装置およびエピタキシャル成長方法
FR2835096B1 (fr) Procede de fabrication d'un substrat auto-porte en materiau semi-conducteur monocristallin
TW200402108A (en) Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
US20150295127A1 (en) Composite Substrate
EP2324493B1 (en) Relaxation of strained layers
JP2003218031A (ja) 半導体ウェーハの製造方法
US6594293B1 (en) Relaxed InxGa1-xAs layers integrated with Si
Sarzyński et al. Elimination of AlGaN epilayer cracking by spatially patterned AlN mask
JP3350855B2 (ja) Ｉｉｉ族窒化物半導体基板の製造方法
JP3765457B2 (ja) 半導体素子
JPH05275332A (ja) ヘテロエピタキシャル膜の製膜方法
JPS63236308A (ja) 化合物半導体の成長方法
JPH0722312A (ja) 歪半導体膜の製造方法
JPS62196813A (ja) 化合物半導体の成長方法
JPH04186824A (ja) 半導体基板およびその製造方法
JPH0469921A (ja) 半導体装置
JP2791900B2 (ja) 半導体基板およびその製造方法
JPH0799733B2 (ja) 半導体基板
JP2719868B2 (ja) 半導体基体及びその製造方法
JPH01189909A (ja) 複合半導体基板