TW456028B - Semiconductor device and process for manufacturing semiconductor device - Google Patents

Description

456028 A7 B7 五、發明說明（ 經濟部智慧財產局員工消費合作社印製 發明背景 1·發明領域 本發明是關於用以製造半導體无株 ^, 干爷體兀件的製程，以及利用該 製程形成的半導體元件。詳言之，本 .^ ， —赞明是關於用以製造 匕含—δ己憶體單元部份及一週造雷政如八 U遺电路郅份的半導體元件之 製程’以及由此製程形成之半導體元件，其中記憶體單元 部份中的電晶體閘極上形成_單層侧 ^ 早增側壁間隔而且週邊電路 中的電晶體閘極上形成一雙層側壁間隔。 2.相關技藝陳述 近幾年來’半導體元件的高度整合，如積體電路(ics) 及大型積體電路(LSIs)相當顯著，而且需要更進步的縮 技術。 舉例來説，在已經被用在各種不同應用，如半導體記 體的金氧半導體元件中，數個閘電極會被安排在同一個斤 區，以使半導體元件尺寸料時，閘電極間的賴也縮減 地越來越小。 在這樣一個半導體元件中，熱載子經由高電場產生， 穿透進入半導體元件的閘極氧化膜，這會破壞電晶體 性。爲避免熱載子造成破壞，已提出—如下方法：在閑 氧化膜上的多晶矽閘極侧邊上提供側壁，並在此等側壁 之汲極附近形成一個輕微摻雜汲極（LDD)結構以降低 區域之電場。 在半導體記憶體中’非.揮發快閃式記憶體可以随時寫 及讀取。 小 憶井 並特極 下 此 入 (請先閱讀背面之生意事項再填窝本頁) --裝 I 1 n ϋ - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） 456028 A7 B7 五、發明說明（ 2 經濟部智慧財產局異工消費合作社印製 快閃式記憶體由如圖3⑷中所示在卜型基 體單元部餘及圖3⑻中所示的週邊電路部份的記憶=憶 邰份及週邊電路邵份上形成的電晶體結構組成— 由在其上形成的接觸拴塞連接到線路層。 ％邮a ..座 在這種快閃式記憶體中，執行數據^是^> 謙的汲極區域加上一高電場並且將電荷經由—個穿： 氧化層5注入一浮動閘6。數據的消除是對y層1 i及一^ 12的源極區域加正電場，並對控制閘7加_ ^ _ _ ^ 只七場’以係 喊何流向源極區域a 在非揮發半導體記憶體元件令，如炔閃式記憶體，記 體單元部份必須高度整合及縮小，同時週邊電路部份的 晶體必須滿足介電強度的嚴格需求。 一般而言，上述半導體元件中，為求簡化製程流程， 週邊電路部份及記憶體單元部份的電晶體會同時形成。 此，電晶體閘極的侧壁，也在一次作業中完成。週邊電 部份的電晶體侧壁要長得厚以符合嚴格介電強度之需求 因此’記憶體單元部份的電晶體侧壁也會變厚。 然而，元件要更高度整合時’閘間距離會變更窄，記 te單元部份中的電晶體閘極上厚的侧壁會使其接觸检塞 以連接到源/沒極區域，如圖3(a)中所示。因此已有要 不要半導體元件的縮小和高度整合，也要接觸检塞和 /汲極間的安全連接。 發明簡述 本發明已可解決上述缺點，並意圖提供一用以製造半 -5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 憶 電 在 因 憶 難 求 源 導 (請先閱讀背面之注意事項再填寫本頁) I IV* n* Rn ri^— t. 訂---------^ 4 5 6 0 2 8 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（3 ) 體元件之製程，與需要有嚴格絕緣電阻的週邊電路上電晶 體之侧壁比較’允許在記憶體單元部份之電晶體有較薄的 侧壁，以及由此製程所形成之半導體元件。 根據本發明，所提供的是—個用以製造半導體元件之製 程’此元件包含在同一個半導體基材上所形成的每個記憶 體單元郅份及週邊電路部份的數個電晶體，此製程之步驟 包含了 ：（ a)在週邊電路中形成電晶體閘極；（b )在閘極 側邊上形成第一侧壁間隔；（e )在記憶體單元部份中形成 電晶體閘極；（d)在週邊電路部份及記憶體單元部份中的 閘極侧邊上形成第二侧壁間隔t以使在記憶體單元部份中 的電晶體上形成單層侧壁間隔，以及在週邊電路部份的電 晶體上形成雙層侧壁間隔；以及（e)在週邊電路部份及記 憶體早元部份形成源/汲極區域以得到數個電晶體。 由後文的詳細陳述，本發明之上述及其他目的將變得更 加顯而易見。然而該了解的是，這些詳細陳述與特定之範 例，雖然將指出本發明的較佳具體實例，但僅供描述之 用。因為本發明精神和範園中不同的變化及修正對熟知此 技藝之人士將變得顯而易見。 圖式簡述 圖1(a)到l(i)及圖1〇，）至1(]11)為根據本發明的用以製造半 導體元件製程之一例的主體載面示意圖； 圖2(a)和2(b)為根據本發明用以製造半導體元件之製程 形成的半導體元件的主體部份之載面圖；及 圖3(a)和3(b)是傳統用以製造半導體元件之製程之一例 -6 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） ------：-----;}-裝---- (請先閱讀背面之注意事項再填寫本頁)

訂---------f'TV 5 4 60 2 8

五、發明說明（4 之主體部份的截面圖。 較佳具體實例說明 :::發：用以製造半導體元件的製程中，首先，_個 材：體：：一個週邊電路部份界定在同-半導體基 氧心::：:質區(井)，-個元件隔離膜，-層 矽基材用以作爲半導體基材。雜質區可能由如離子佈 熱擴散或諸如此㈣爲人熟知之方法在半導體基材中 形成，並得到所需要的ρ•型或η_型的雜質濃度。元件隔 離膜可返當選擇如已知之L0C0S方法，使用渠溝的元件 隔離方法，或類似方法形成。氧化膜最好長得薄，且經由 如熱氧化法，CVD方法或類似之爲人熟知之方法形成， 以得到一相當小厚度，也就是氧化膜最好長成一薄膜，其 可用來當做記憶體單元中電晶體的閘極化膜或穿隧氧化 膜。 在步驟（a)中’得到如前述在半導體基材上的週邊電路 部份中形成電晶體之閘極。閘極並沒有特別的限制，只要 是如一般用在半導體元件的閘電極的這樣的材料，這樣的 厚度即可。舉例來説，閘極可能由單一層多晶梦和如鈥或 轉的南溶點金屬，或數層·如妙化物或多重化合物形成。其 厚度大約在1500到3 500 A。一般而言，閘極的形成是經由 利用濺鍍，C VD方法，氣相沈積或其他類似方法在整個 半導體基材上鍍一層如上述材料的膜，然後再利用微影和 蝕刻技術使之成爲所須的理想圖形。 -7- 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公Μ ) 〈請先閱讀背面之注意事項再填窝本頁) I · I — I I I I I 訂·！ I I ! *^| jr 經濟部智慧財產局員工消費合作社印製 156028 A7 B7 五、發明說明（5 ) 在週邊電路部份的閘極形成過程中，閘極材料薄膜也在 記憶體單元部份上形成。此閘極材料薄膜可利用在其上覆 羞週邊電路的閘極材料要形成圖案之光罩以保留在整個記 憶體單元部份上》保留下的閘極材料膜可以在稍後步驟^中 用來當做記憶體單元部份的電晶體閘極材料。 在步驟（b)中，在週邊電路部份中的閘極電晶體侧邊上 形成第一側壁間隔。側壁間隔可經由在閘極已經形成，並 在回姑形成之後的半導體基材的整個表面上沈積一層絕緣 膜形成。構成侧壁間隔的絕緣膜，舉例來説有矽氮化膜、 矽氧化膜，及其中的薄膜。絕緣膜需要形成之厚度須使得 在後文步驟（d)中所形成的第一側壁間隔及第二侧壁間 隔’具有一可確保週邊電路郅份的介電強度可以與操作電 壓抗衡的總寬度。例如，雖然絕緣膜會隨著在步骤（d)中 用以形成第二侧壁間隔的絕緣膜厚度改變，其可以在半導 體基材上形成約1500到2000A厚。如此一來，約1〇〇〇到 15〇〇Α寬的側壁間隔會在半導體基材上形成。 用以形成第一側壁間隔的絕緣膜也在記憶體單元上形 成。在記憶體單元部份，閘極材料薄膜已在整個表面上形 成，而i此部份的整個表面是平坦的。因此可以利用蚀刻 從記憶體單元部份上整個移除絕緣膜以形成侧壁間隔，因 此能夠只在週邊電路中的閘極上形成。 在步驟（c)中，閘極在記憶體單元部份上形成，閘極可 經由如上述同樣的方法來形成，利用將步骤（a)中已形成 並保留在記憶體單元部份上的閘極材料膜予以圖樣化成所 -8 - 本紙張尺度適用中國國家標準<CNS)A4規格<210 X 297公釐） f請先閱讀背面之沒意事項再填窝本頁) 裝 ----I--訂-----1_—ΛΤ^-. 經濟部智慧財產局員工消費合作社印製 4 5 6 0 2 8 A7 B7 五、發明說明（6 ) 七要的圖形。在記憶體單开却 平 p饧中，只有閛材料膜可能圖 ,,^ 在v驟（a)之前，把做爲浮動閘 (請先閱讀背面之注意事項再填寫本頁) 的#料膜形成所須外觀，# Α ^ ^ ^ ^並在材科膜上長一層絕緣膜，之 後閘材料膜形成步骤（c„η ^ ^ ()中的快閃式記憶體單元結構的閘 事先形成的用做浮動閑的材料膜可從步碟U)所提 到的閘材料膜予以適當撰蔣n m 了遇田選擇°用以做爲浮動閘的材料膜的 厚度大約在1000到1500 Α όίι趑涵 ,,, 0 的範圍。材料膜上的絕緣膜最好 疋矽氧化膜’矽氮化膜或其中的薄膜並長成約_至2⑻人 厚。用做浮動閘的材料膜最好在半導體基材的整個表面上 形成：並使用所須的光罩，將之從週邊電路部份上移除， 並在"己It體單7G部份上將之形成所需的特性圖形。因此， 在步驟（C)中，可以形成快閃式記憶體單元結構的閘極， 其中控制閘安排在浮動閘上並有絕緣膜的插入。 經濟部智慧財產局員工消費合作社印製 步驟（d )中，第一側壁間隔在週邊電路部份及記憶體單 元部份的閘極兩侧形成。在週邊電路部份中，第一側壁間 隔已經在雜兩侧形成。因Λ，在此步驟中，第二側壁間 在第侧壁間隔上形成，以提供一雙層侧壁間隔結構。 在C憶體單元部份中，在浮動閘和控制閘侧邊上只有第二 側壁間隔形成，一用以形成雙層侧壁間.隔的絕緣膜可以是 矽氧化膜、矽氮化膜或其中的薄膜，但矽氮化膜是最適當 的。絕緣膜厚度可從記憶體單元的整合程度的觀點來適當 選擇。也就是由閘間距離及接觸面積，或導線層和半導體 基材間的接觸電阻來考量。舉例來説，其可能大約是5〇〇 至1000A。第二側壁間隔可以用步驟（b)中的方法形成。 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公g ) 560 28 A7 ________B7__________ 五、發明說明（7 ) 步驟（e)中，形成記憶體單元部份及週邊電路部份的源/ ΐ及極區域。源/没極區域可經由適當選擇爲人熟知的方 法，如用以製造半導體元件的離子佈植來形成。記憶體單 元部份和週邊電路部份的源/汲極區域可以形成如Ldd， DDD，非對稱LDD或DDD的結構。順帶一提，源/汲極 區域可以在上述步驟（a )到（d)之前，之後以及/或之間形 成，端視需要而定。 在根據本發明的用以製造半導體元件的製程中，在記憶 體單元部份和週邊電路部份中’一個中介絕緣層、接觸 孔、接觸栓塞、導線層等等會和上述步驟之前、之後或之 間的所選擇步驟一起形成，端視需要β因此，數個電晶體 會在同一個半導體基材上的記憶體單元部份和週邊電路部 份形成。 下文中’一個用以製造半導體元件的製程及由此製程形 成的半導體元件的例子，將配合圖i (a)到i (i) ’ 1 (a_)到丨(至,) 而詳加陳述。圖1(a)到1 (i)介紹一個記憶體單元部份Μ， 而圖1 (a’）到1 (i')介紹週邊電路部份a。 首先，如圖1(a)及l(a，）中所示，p_型摻雜和卜型摻雜 分別注入到p -型矽基材1，其中元件隔離區4在週邊電路 部份A中形成，而一個厚度約i 00 A的穿隧氧化膜5利用預 定光罩圖型在記憶體單元部份Μ中及週邊電路部份A中形 成，藉此在矽基材1中形成一ρ·井2與n_井3。然後，在矽 基材1之整個表面上形成約1200至1500 A厚的多晶矽膜， 並利用一預定之光單圖型，將此多晶矽膜圖案化以於記憶 -10 - 本紙張尺度適用尹國國家標準（CNS>A4規格<210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁) 、-裝 經濟部智慧財產局員工消費合作社印製 456028 A7 經濟部智慧財產局員工消費合作杜印製 B7 五、發明說明（8 ) 體單元部份Μ之穿隧氧化膜5上形成浮動閘6a。 接下來’如圖1(b)和l(b’）中所示，一個具有厚度約 40A/70A/70A的ΟΝΟ膜8在記憶體單元部份μ中的浮動閘 6a上形成，而且在週邊電路部份a上有閘氧化膜9形成。 然後，厚約2000到3000A的多晶矽膜7a在ΟΝΟ膜8和閘氧 化膜9的整個表面上形成。 之後，如圖1(c)和l(c’）所示，只在週邊電路部份a中的 多晶梦膜7 a以圖樣化以形成閘極電極7 b。 接下來，如圖1(d)和l(d，）中所示，一個厚約1500至 2000 A的HTO膜在矽基材1的整個表面上形成，並不等向 地蚀刻以在週邊電路部份A的閘電極7b的兩侧形成側壁間 隔1 0。侧壁間隔1 〇與矽基板1相接觸達約1〇〇〇至15〇〇 A 厚。 然後，如圖1(e)和l(e')所示，只有在記憶體單元部份Μ 中’穿隧氧化膜5 ’浮動閘6a，ΟΝΟ膜8和多晶矽膜7a會 連續構圖以形成一個浮動閘6和一控制閘7。 接下來如圖1 (f)和l(f’）所示，使用光阻（未顯示）做爲光 罩覆蓋在周邊電路部份A及記憶體單元部份M的汲極區 上，在記憶體單元部份Μ的源極區形成一個n-層1 2。然後 週邊電路部份A以光阻做爲光罩，並形成n+層n。如此一 來’在源極區中形成η·層1 2和n+層11的雙擴散層，及在没 極區中形成n+層1 1。 接下來，如1(g)和l(g，）所示，使用光阻（未顯示）做爲光 罩覆蓋在記憶體單元部份Μ及周邊電路部份人的！!井3上， 本紙張尺度週用中國國家標準（CNS)A4規格（210 X 297公爱） I---------- '裝·-------訂·--------^3"^· (諳先閲讀背面之注意事項再填寫本頁) A7 A7 LO . 經濟部智慧財產局員工消費合作社印製 4

五、發明說明（9 ) 在週邊電路部份八的^井2中形成—n-層14，然後記憶體單 元部份Μ和週邊電路部份八中的p•井2以光阻做為光罩，在 井3中形成p-層1 3 ^ 然谈，如圆川1)和Uh') _所示，一厚約1〇〇〇到15〇〇人的 矽氮化膜在矽基材丨的整個表面上形成，而且非等向蝕刻 乂在〃己隐.體單元部份Μ中的浮動閘6和控制閘7的側邊形 成側壁間隔1 5，並且在週邊電路部份Α中的閘電極几的 侧邊形成由HT0膜構成的侧壁間隔及由矽氮化膜構成 的侧壁間隔1 5兩者所組成的雙層侧壁。矽氮化膜構成的 侧壁間隔與梦基材1相接觸達厚約500到1 〇〇〇 A。 然後，如圖l(i)和Ki，）所示，使用光阻（未顯示）做為光 罩覆蓋在記憶體單元部份“及週邊電路部份A&n-井3上， 在週邊电路部份A的p-井2中形成一 n +層17 ,同時在罩幕 記憶體單元部份Μ和週邊電路部份A中的p-井2時，在!τ井 3中形成p層16。如此一來形成了 LDD結構的源/汲極區 域。 之後’同時在記憶體單元部份Μ和週邊電路部份a中形 成控制閘7和閘電極7 b，並在源/汲極區域上形成一鈦梦 化合物1 8 °然後，中介絕緣膜1 9，接觸孔，接觸栓塞2 0 和一導線層2 1形成β重複上述步驟，一個如圖2(a)和2，(b) 所示的非揮發半導體記憶體便完成。 根據上述製程，記憶體單元部份Μ中的側壁間隔厚度可 遠比週邊電路部份Α中中厚度薄。因此，記憶體單元部份 Μ中電晶體和導線層2 1間的距離可以縮減，因此可允許 -12 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------,嚴----------ΙΤ---------後 广讀先關讀背面之涑意事瑣谇填寫未貢) A7 B7 456028 五、發明說明（10) 更小的單元面積。 更進一步説明，在此例中，並沒有特別需要罩幕週逄電 路部份A，因爲只有增加了用以形成做爲第一侧壁間隔的 HTO膜和回蝕的製程。因此，和傳統製程比較起來，使 用的光罩數目並沒有增加。 根據本發明的用以製造半導體元件之製程，週邊電路部 份和記憶體單元部份中的電晶體不需要特別增加光罩即可 同時形成。更進一步地’週邊電路部份中電晶體的侧壁要 長得厚以確保精確的絕緣電阻，同時可實現記憶體單元部 份的高整合和縮小。 更進一步説明，當一矽氮化膜用來當做第二側壁間隔 時，在中介絕緣膜1 9形成後，當一個接觸孔開在記憶體 單元部份中，閘的侧壁可以確定有保護；然而’由氧化膜 構成侧壁間隔有可能使閘極的側邊暴露。 ------------,裝--------訂---------Φ f請先閱靖背面之ii意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 60 28 頜 C8 ____ D8 ^ 一________________ 六、申請專利範圍 1. 一種用以製造一半導體元件之製程，該半導體元件包含 在同一半導體基材上形成的每個記憶體單元部份和週邊 電路部份中的數個電晶體該製程包含如下步驟： (a) 在週邊電路中形成電晶體閘極； (b) 在閘極側邊上形成第—侧壁間隔； (c) 在記憶體單元中形成電晶體閘極； (d) 在週邊電路部份及記憶體單元部份中在閘椏的兩 側上形成第二侧壁間隔，以使在記憶體單无部份中的電 晶體上形成單層側壁間隔，以及在遇邊電路部份的電晶 體上形成雙層側壁間隔；以及 ^ (e) 在週邊電路部份及記憶體單元部份形成源/汲極 區域以得到數個電晶體。 2. 如申請專利範圍第1項之製程，其中第二側壁間隔由矽 氮化膜組成。 3. 如申請專利範圍第2項之製程，其中第二側壁間隔之形 成寬度約5〇〇到1〇〇〇 A。 4. 如申請專利範圍第1項之製程，其中用做浮動閘材料的 膜和一絕緣膜在步驟（a)之前形成，而記憶體單元部份 中的電晶體閘極在步驟（c )中形成快閃式記憶體結構。 5. 如申請專利範園第1項之製程，其中第—侧壁間隔由碎 氧化膜、矽氮化膜或其中的薄膜組成。 6. 如申請專利範圍第5項之製程，其中第一侧壁間隔之寬 度約 1000 到 1500 A « 7. —種半導體元件’包含在同一半導體基材上形成的每個 -14- 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） (誇先閱靖背面之生音？事項再填寫本頁} ,-----^----訂---1---!续) 經濟部智慧財產局員工消費合作社印製 456028 AS B8 C8 D8 六、申請專利範圍 1己憶體單元部份和週邊電路 办繪结-' L 1 1刀十的數個電晶體，其中 6己憶體單儿部份中的電晶體關技 θ體閘極具有矽氮化膜組成的第 侧土間隔’週邊電路郅份中的電晶體閘極具有雙層侧 壁結構，其中矽氮化膜组成的第—側壁間隔在外形成。 8—如申請專利範園第7項之元件，其中記憶體單元部份和 週邊電路郅份具有LDD、DDD非對稱LDD或:DDD 的源/没極區域。 結構 (請先閲讀背面之注意事項寿滇寫本f > 裝 訂·--------鲈一 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公浚）