TW452922B - Methods of fabricating an integrated circuit device with composite oxide dielectric - Google Patents
Methods of fabricating an integrated circuit device with composite oxide dielectric Download PDFInfo
- Publication number
- TW452922B TW452922B TW089112406A TW89112406A TW452922B TW 452922 B TW452922 B TW 452922B TW 089112406 A TW089112406 A TW 089112406A TW 89112406 A TW89112406 A TW 89112406A TW 452922 B TW452922 B TW 452922B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- oxide layer
- metal
- forming
- scope
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000002131 composite material Substances 0.000 title 1
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 77
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 150000004767 nitrides Chemical class 0.000 claims abstract description 26
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 229910001936 tantalum oxide Inorganic materials 0.000 claims abstract description 11
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims abstract description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims abstract description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910000476 molybdenum oxide Inorganic materials 0.000 claims 2
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 claims 2
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 claims 1
- 238000002309 gasification Methods 0.000 claims 1
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 1
- 150000004820 halides Chemical class 0.000 claims 1
- 229910052722 tritium Inorganic materials 0.000 claims 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 abstract description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910001507 metal halide Inorganic materials 0.000 description 3
- 150000005309 metal halides Chemical class 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- -1 Ti02 Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Description
45 29 2 2 五、發明說明¢1) 相關專利申諳案 本申請案是基於之前在1 9 9 9年1月1 3日所提出的專利/申 請案,申請案號為6 0 / 1 1 5,7 6 9。 發明領域 本發明是有關於一種積體電路,尤其是具有介電層的積 體電路裝置。 發明背景 通常,在金氧半(MOS)電晶體中,閘極區内會長出薄的 二氧化矽層。該氧化層當作介電層用,其厚度特別設計成 能誘發氧化層底下通道區内的電荷。該閘極控制流過該裝 置的電流流向。在次0. 5微米技術中*超大型積體化 (U L S I ,每個膺片上有超過1千萬個電晶體)使用超薄閘極 氧化層 而且,高積集化記憶體裝置,比如動態隨機存取記憶體 (DRAM)需要很薄的介電層,給儲存資料用的電容用。為了 滿足該需求,電容的介電層厚度要低於2. 5nm的等效Si 02 厚。使用具有較高相對介電常數的薄層材料,比如Ta203, 來取代傳統的S i 02層或S i3 N4層,對於達成所需的功能是很 有幫助。 化學氣相沉積(C V D )的T a2 05層可以當作這種的介電層, 因為Ta2 05的介電常數約為傳統Si3N4電容介電常數的三倍。 然而,Ta205介電層的缺點是有不需要的漏電流的特性。因 此,雖然Ta2 05材料本質的介電特性很高,但是常會由於漏 電流而產生很差的結果。例如,Park等人的美國專利
O:\64\64673.ptd 第5頁 ,452922 五、發明說明(2) 5,7 8 0· Π 5揭示出使用T a2 Os當作介電層給積體電路電容用, 該電容具有電極層,是用氮化欽(TU)所形成。然而,在 大於6 0 0 t的溫度下,該層狀結構會有穩定性的問題,因 為TiN層中的鈦很容易降低介電層中的Ta205到元素態的钽 内。 發明摘要 從前述的技術背景來看,本發明的目的在於提供一種能 產生低漏電,高品質閘極或電容介電層的方法。 依據本發明製造積體電路裝置的方法,能提供這個與其 它目的,特點以及優點,該方法包括以下步驟:靠近半導 體基底,形成氧化鈕層;在與該半導體基底相反侧的氧化 组層上’形成金屬氧化層;以及在與該氧化鈕層相反側的 金屬氧化層上’形成金屬氮化層。該金屬氮化層包括能降 低氧化组層的金屬,而且該金屬氧化層能利用金屬氮化層 中的金屬,來阻止氧化钽層的降低。 該氧化叙層可以用五氧化钽構成,而該金屬氧化層最好 疋包括一氧化鈦層。另一方式是’該金屬氧化層包括二氡 化結層或二氧化釕層’而最好是介電常數大於約25。該金 屬氣化層可以用氮化鈦構成。 該方法可以包括在矽基底内形成通道區的步驟,以及在 基底與氧化组層之間形成氧化矽層。此外,該方法可以包 括在基底與氧化矽層之間形成無應力界面的步驟。者種步 驟最好是包括將氧化矽層以及基底’在氧化氣體中做退火 處理。
/ - 29 2 2 五、發明說明(3) 此外,比如金屬層的導電層在基底與氧化钽層之間形 成,以定義出具有金屬氮化層的電容。這種電容最好羌利 用導電層與氧化鈕層之間的氧化矽層,以及基底與導電層 之間的隔絕層來構成。 圖式的簡單說明 圖1是依據本發明積體電路裝置的剖示圖; 圖2是依據本發明電晶體的剖示圖; 圖3是依據本發明電容的剖示圖;以及 圖4 - 8是依據本發明製造方法之步驟的剖示圖。 較佳實例的詳細說明 本發明將完全以參閱相關圖式的方式,來說明本發明的 較佳實施例。然而,本發明是可以利用不同的方式來實 現,並且不限定於所提出的實施例。而是提出這些實施 例,讓本暗的說明能更為完整,並對熟知該技術領域的人 士,揭示出本發明的範圍。相類似的參考數號代表相類似 的構造單元。 將參閱圖1來說明依據本發明積體電路裝置9的基本薄層 功能。該裝置9包括用矽構成的基底1 0。二氡化矽的隔絕 層13被安置在基底10上。接著,該裝置9包括第一金屬氧 化層15以及在隔絕層13上的第二金屬氧化層17。第一金屬 氧化層1 5可以用五氧化鉅(Ta2 05 )構成,而第二金屬氧化層 17包括高介電常數的金屬氧化層,比如介電常數大於25。 這種高介電質的金属氧化物最好是包括五氧化la(Tio2), 而且還包括二氧化锆(Zr02)以及(Ru02)。第一與第二金屬
O:\64\64673.ptd 第7頁 452922 五、發明說明(4) ^- 氧化層形成高介電質堆疊層18。 裝置9包括在第二金屬氧化層17上的金屬氮化層ι9。金 屬氮化層19可以包括氮化鈦(tj),其令的鈦能讓第-金 屬氧化層1 5中的金屬氡化層發生崩潰,比如五氧化组,’或 減少金屬氧化層轉變成元素组,如上所述。然而,高介電 質的第一金屬氧化層17會利用金屬氮化層ig中的金屬,來 阻斷或降低讓第—金屬氧化層中的金屬氧化層發生崩潰。 因此’該裝置在超過6 〇〇c的溫度下仍很穩定,且使用高介 電質堆疊層1 8能縮小次〇 ‘ 25微米裝置,而不會發生穿随或 崩潰。 此外,裝置9可以包括第二二氧化石夕層η,定義出平面 且沒有應力的界面,介於基底10與隔絕層13之間。該界面 會補捉缺陷,因而降低隔絕層13與基底丨〇的缺陷密度。 ,晶體21結合本發明的高介電質堆疊層,而該高介電質 堆,層是當作閘極介電層用,以下將參閱圖2來做說明。 電晶體21包括含有源極33 ,汲極35與通道區37的基备, 如同熟知該技術領域的人士所知悉的。隔絕層23是在通道 區37上。該電晶體包括由第一與第二金屬氧化層25與27所 構成的南介電質堆疊層31 ^再一次,第一金屬氧化層25可 以由Ta2〇5構成,而第二金屬氧化層27包括高介電常數的金 屬氧化物 > 比如T i 〇2,Zr02以及Ru02。 電晶體21包括在第二金屬氧化層27上的金屬氮化層29 = 金屬II化層29可以包括TiN,其中的鈦能讓第一金屬氧化 層25中的金屬氡化層發生崩潰,比如五氧化鈕,或減少金
1^· 452922 五、發明說明(5) 屬氧化層轉變成元素钽,如上所述。然而,高介電質的第 二金属氧化層2 7會利用金屬氮化層2 9争的金屬,來阻斷或 降低讓第一金屬氧化層25中的金屬氧化層發生崩潰。 該電晶體還可以包括平面且沒有應力的界面,介於基底 2 2與隔絕層2 3之間。以下將參閱圖1 ,說明該界面的形 成。 接著’金屬氧化物金屬(MOM)電容41結合本發明的高介 電質堆疊層,而該高介電質堆疊層是當作電容介電層用, 以下將參閱圖3來做說明。該電容41包括基底42,第一隔 絕層51與第一金屬導電層53 ’如同熟知該技術領域的人士 所知悉的。第二隔絕層43是在第一金屬導電層53上。該電 容41包括由第一與第二金屬氧化層45與47所構成的高介電 質堆疊層55。再一次’第一金屬氧化層45可以由了3205構 成,而第二金屬氧化層47包括高介電常數的金屬氧化物, 比如 T i 02,Z r 02 以及 R u 02。 該電容41包括第二金屬導電層49,而第二金屬導電層49 包括金屬氮化物’比如TiN,其中的鈦讓第一金屬氧化層 45的金屬氧化物發生崩溃或降低該金屬氡化物,如上所 述。然而’南介電質的第·一金屬氧化層47會利用金屬氮化 層49中的金屬’來阻斷或降低讓第一金屬氧化層45中的金 屬氧化層發生崩潰。 以下將參閱圖4-8 ’來說明製造積體裝置的方法,比如 圖1的裝置9,包括高介電質堆疊層。如圖4所示,其中包 括有矽基底10且長出或沉積出隔絕層13。如上所述,該隔
第9頁 452922 五、發明說明(6) ' ---- 絕層一般是si〇2。接著,如圖5所示,比如τ〜〇5的第一金 屬氧化層1 5是利用化學氣相沉積技術所沉積出來。緊接著 ί儿積出第一金屬氧化層17,如圖6所示。如上所述,第二 金屬氧化層17包括高介電常數的金屬氧化物,比如Ti\, Zr〇2以及Ru〇2。再一次,這種金屬氧化物最好7丨〇2是。 第一與第二金屬氧化層15與17構成高介電質堆疊層18 ^ 此外’高介電質第二金屬氧化層丨7會利用沉積金屬氮化層 19中的金屬,來阻斷或降低讓第一金屬氧化層15中的金屬 氧化層發生崩潰,如圖8所示。 此外,如圖7所示,第二Si 02層11可以在沉積出金屬氮 化層19之前便長成。該第二二氧化矽層11的形成是在氧化 氣體中進行退火處理時,利用氧擴散穿過第一與第二金屬 氧化層15與17,以及隔絕層13。而且,第二Si 02層11的形 成是在接近平衡的條件下發生,且具有優良的結構特性。 該第二Si 〇2層丨丨的形成造成沒有應力且平面的界面,具有 所需的界面與電氣特性。 本發明的許多變化以及其它實施例能被熟知該技術領域 的人士所了解,其中該人士能從之前的説明以及相關圖式 中獲得其中的優點。因此’要了解的是,本發明並不受限 於所揭示的特定實施例,而且這些變化以及實施例都被視 為在所附申請專利範圍内容的範圍之内。
Claims (1)
- d ^ 29 2 2 六、申請專利範圍 1. 一種製造半導體裝置的方法,包括以下步驟: 接近半導體基底,形成氧化钽層; 在與該半導體基底相反側的該氧化钽層上,形成金屬 氧化層:以及 在與該氧化組層相反側的金屬氧化層上,形成金屬氣 化層,該金屬氮化層包括能還原氧化鈕層的金屬; 該金屬氧化層會利用金屬氮化層中的金屬,來實質上 阻斷氧化鈕層之還原。 2. 如申請專利範圍中第1項之方法,其中該形成氧化钽 層的步驟,還包括形成五氧化钽層。 3. 如申請專利範圍中第1項之方法,其中該形成金屬氧 化層的步驟,包括形成至少一層氧化鈦層,氧化錘層或氧 化釕層。 4. 如申請專利範圍中第1項之方法,其中該形成金屬氮 化層的步驟,包括形成氮化鈦層。 5 .如申請專利範圍中第丨項之方法,其中該金屬氧化層 的介電常數大於約25。 6 .如申請專利範圍中第1項之方法,其中該基底包括 矽;進一步包括在基底内形成通道區的步驟。 7. 如申請專利範圍中第6項之方法,進一步包括在基底 與氧化组層之間形成氧化妙層的步驟。 8. 如申請專利範圍中第7項之方法,進一步包括在基底 與氧化矽層之間形成實質上沒有應力界面的步驟。 9. 如申請專利範圍中第1項之方法,進一步包括以下步O:\64\64673.ptd 第u頁 29 2 2 六、申請專利範圍 驟: 在基底與氧化钽層之間形成氧化矽層;以及 在基底與氡化矽層之間形成實質上沒有應力界面。 10.如申請專利範圍中第9項之方法,其中該形成實質上 沒有應力界面的步驟,包括在氡化氣體中,對氧化矽層與 基底進行退火處理。 1 1 .如申請專利範圍中第1項之方法,進一步包括在基底 與氧化钽層之間形成導電層,以定出具有金屬氮化層的電 容。 1 2.如申請專利範圍中第1 1項之方法,其中該形成導電 層的步驟,包括形成金屬層。 1 3.如申請專利範圍中第1 1項之方法,進一步包括在導 電層與氧化鉉層之間形成氧化矽層。 14, 如申請專利範圍令第11項之方法,進一步包括在基 底與導電層之間,形成絕緣層。 15. —種製造半導體裝置的方法,包括以下步驟: 接近半導體基底,形成氧化钽層; 在與該半導體基底相反側的該氧化鉬層上,形成氧化 欽層;以及 在與該氧化链層相反側的氧化鈦層上,形成金屬氛化 層,其中該氧化鈦層由金屬氮化層中的金屬實質上阻斷氧 化组層之還原。 1 6.如申請專利範圍中第1 5項之方法,其中該形成氧化 短層的步驟,包括形成五氧化组層。9 2 2 六、申請專利範圍 1 7.如申請專利範圍中第1 5項之方法,其中該氧化鈦層 的介電常數約為4 0。 1 8.如申請專利範圍中第1 5項之方法,其中該基底包括 矽;且進一步包括在基底内形成通道區的步驟。 19.如申請專利範圍中第18項之方法,進一步包括在基 底與氧化鈕層之間形成氧化矽層的步騍。 2 0.如申請專利範圍中第1 9項之方法,進一步包括在基 底與氧化矽層之間形成實質上沒有應力界面的步驟。 2 1.如申請專利範圍中第1 5項之方法,進一步包括以下 步驟: 在基底與氧化钽層之間形成氧化矽層;以及 在基底與氧化矽層之間形成實質上沒有應力界面。 2 2,如申請專利範圍中第2 1項之方法,其中該形成實質 上沒有應力界面的步驟,包括在氧化氣體中,對氧化矽層 與基底進行退火處理。 23.如申請專利範圍中第15項之方法,進一步包括在基 底與氧化钽層之間形成導電層,以定出具有金屬氮化層的 電容。 2 4.如申請專利範圍中第2 3項之方法,其中該形成導電 層的步驟,包括形成金屬層= 2 5.如申請專利範圍中第2 3項之方法,進一步包括在導 電層與氧化鉅層之間形成氧化矽層。 2 6.如申請專利範圍中第2 3項之方法,進一步包括在基 底與導電層之間,形成絕緣層。第13頁 '922 六、申請專利範圍 27. —種製造積體電路裝置的方法,包括以下步驟: 接近基底處,形成包括容易被還原的金屬氧化物的第 一金屬氧化層; 在與該基底相反側的該第一金屬氧化層上,形成第二 金屬氧化層;以及 在與該第一金屬氧化層相反側的第二金屬氧化層上, 形成金屬氮化層,其中該金屬氮化層包括能還原第一金屬 氧化層中金屬氧化物的金屬; 該第二金屬氧化層會利用金屬氮化層中的金屬,來阻 斷金屬氧化物的還原。 2 8.如申請專利範圍中第2 7項之方法,其中該第一金屬 氧化層中金屬氧化物包括至少一種氧化鈕或五氧化钽中。 2 9.如申請專利範圍中第2 7項之方法,其中該形成第二 金屬氧化層的步驟,包括形成至少一層氧化鈦層,氡化錘 層或氧化釘層。 3 0.如申請專利範圍中第2 7項之方法,其中該形成金屬 氮化層的步驟,包括形成氮化鈦層。 3 1.如申請專利範圍中第2 7項之方法,其中該金屬氧化 層的介電常數大於約25。第14頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/340,224 US6235594B1 (en) | 1999-01-13 | 1999-06-25 | Methods of fabricating an integrated circuit device with composite oxide dielectric |
Publications (1)
Publication Number | Publication Date |
---|---|
TW452922B true TW452922B (en) | 2001-09-01 |
Family
ID=23332414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089112406A TW452922B (en) | 1999-06-25 | 2000-07-04 | Methods of fabricating an integrated circuit device with composite oxide dielectric |
Country Status (5)
Country | Link |
---|---|
US (1) | US6235594B1 (zh) |
JP (1) | JP2001024164A (zh) |
KR (1) | KR20010021015A (zh) |
GB (1) | GB2351608A (zh) |
TW (1) | TW452922B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7592217B2 (en) | 2004-11-08 | 2009-09-22 | Hynix Semiconductor Inc. | Capacitor with zirconium oxide and method for fabricating the same |
CN110763413A (zh) * | 2019-10-16 | 2020-02-07 | 顺德职业技术学院 | 产品的捡漏装置及检测方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
US6730559B2 (en) * | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
US6323078B1 (en) * | 1999-10-14 | 2001-11-27 | Agere Systems Guardian Corp. | Method of forming metal oxide metal capacitors using multi-step rapid thermal process and a device formed thereby |
KR100705926B1 (ko) * | 1999-12-22 | 2007-04-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
US7005695B1 (en) * | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
US6465853B1 (en) * | 2001-05-08 | 2002-10-15 | Motorola, Inc. | Method for making semiconductor device |
KR100406549B1 (ko) | 2001-06-30 | 2003-11-22 | 주식회사 하이닉스반도체 | 지르코늄산화막을 구비하는 캐패시터의 제조 방법 |
US6617209B1 (en) * | 2002-02-22 | 2003-09-09 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
US6717226B2 (en) * | 2002-03-15 | 2004-04-06 | Motorola, Inc. | Transistor with layered high-K gate dielectric and method therefor |
KR100502407B1 (ko) * | 2002-04-11 | 2005-07-19 | 삼성전자주식회사 | 고유전막과 높은 도전성의 전극을 갖는 게이트 구조체 및그 형성 방법 |
US6787440B2 (en) * | 2002-12-10 | 2004-09-07 | Intel Corporation | Method for making a semiconductor device having an ultra-thin high-k gate dielectric |
US6709911B1 (en) * | 2003-01-07 | 2004-03-23 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
KR100541551B1 (ko) | 2003-09-19 | 2006-01-10 | 삼성전자주식회사 | 적어도 3층의 고유전막들을 갖는 아날로그 커패시터 및그것을 제조하는 방법 |
US7112507B2 (en) * | 2003-11-24 | 2006-09-26 | Infineon Technologies Ag | MIM capacitor structure and method of fabrication |
KR100716655B1 (ko) * | 2006-06-29 | 2007-05-09 | 주식회사 하이닉스반도체 | 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153701A (en) | 1987-12-28 | 1992-10-06 | At&T Bell Laboratories | Semiconductor device with low defect density oxide |
KR930012120B1 (ko) * | 1991-07-03 | 1993-12-24 | 삼성전자 주식회사 | 반도체장치 및 그의 제조방법 |
US5569619A (en) | 1992-06-24 | 1996-10-29 | Lg Semicon Co., Ltd. | Method for forming a capacitor of a semiconductor memory cell |
JPH0677402A (ja) | 1992-07-02 | 1994-03-18 | Natl Semiconductor Corp <Ns> | 半導体デバイス用誘電体構造及びその製造方法 |
JP3141553B2 (ja) | 1992-08-06 | 2001-03-05 | 日本電気株式会社 | 半導体装置の製造方法 |
US5348894A (en) | 1993-01-27 | 1994-09-20 | Texas Instruments Incorporated | Method of forming electrical connections to high dielectric constant materials |
JP2679599B2 (ja) | 1993-12-02 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
US5663088A (en) * | 1995-05-19 | 1997-09-02 | Micron Technology, Inc. | Method of forming a Ta2 O5 dielectric layer with amorphous diffusion barrier layer and method of forming a capacitor having a Ta2 O5 dielectric layer and amorphous diffusion barrier layer |
JPH09235669A (ja) * | 1996-02-27 | 1997-09-09 | Read Rite S M I Kk | 酸化膜の形成方法および電子デバイス |
KR100207467B1 (ko) | 1996-02-29 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조 방법 |
EP0851473A3 (en) | 1996-12-23 | 1998-07-22 | Lucent Technologies Inc. | Method of making a layer with high dielectric K, gate and capacitor insulator layer and device |
US6025280A (en) * | 1997-04-28 | 2000-02-15 | Lucent Technologies Inc. | Use of SiD4 for deposition of ultra thin and controllable oxides |
US6320244B1 (en) * | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
US20010013616A1 (en) * | 1999-01-13 | 2001-08-16 | Sailesh Mansinh Merchant | Integrated circuit device with composite oxide dielectric |
US6060755A (en) * | 1999-07-19 | 2000-05-09 | Sharp Laboratories Of America, Inc. | Aluminum-doped zirconium dielectric film transistor structure and deposition method for same |
-
1999
- 1999-06-25 US US09/340,224 patent/US6235594B1/en not_active Expired - Lifetime
-
2000
- 2000-06-07 GB GB0013887A patent/GB2351608A/en not_active Withdrawn
- 2000-06-22 KR KR1020000034405A patent/KR20010021015A/ko not_active Application Discontinuation
- 2000-06-26 JP JP2000190433A patent/JP2001024164A/ja active Pending
- 2000-07-04 TW TW089112406A patent/TW452922B/zh not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7592217B2 (en) | 2004-11-08 | 2009-09-22 | Hynix Semiconductor Inc. | Capacitor with zirconium oxide and method for fabricating the same |
US8062943B2 (en) | 2004-11-08 | 2011-11-22 | Hynix Semiconductor | Capacitor with zirconium oxide and method for fabricating the same |
US8084804B2 (en) | 2004-11-08 | 2011-12-27 | Hynix Semiconductor Inc. | Capacitor with zirconium oxide and method for fabricating the same |
CN110763413A (zh) * | 2019-10-16 | 2020-02-07 | 顺德职业技术学院 | 产品的捡漏装置及检测方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001024164A (ja) | 2001-01-26 |
US6235594B1 (en) | 2001-05-22 |
GB0013887D0 (en) | 2000-08-02 |
GB2351608A (en) | 2001-01-03 |
KR20010021015A (ko) | 2001-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW452922B (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
JP3703373B2 (ja) | Mosfetおよびゲート誘電体の製造方法 | |
TWI231572B (en) | Method to deposit a stacked high-kappa gate dielectric for CMOS applications | |
US8679939B2 (en) | Manufacturable high-k DRAM MIM capacitor structure | |
US8741712B2 (en) | Leakage reduction in DRAM MIM capacitors | |
US8569818B2 (en) | Blocking layers for leakage current reduction in DRAM devices | |
JPH0677402A (ja) | 半導体デバイス用誘電体構造及びその製造方法 | |
JP2005005715A (ja) | Sonosメモリ素子およびその製造方法 | |
JP2005217409A (ja) | 半導体素子の多層誘電体構造物、半導体及びその製造方法 | |
TW200412626A (en) | Structure and fabrication method of multiple gate dielectric layers | |
US20050280069A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4261267B2 (ja) | 半導体素子のキャパシタ形成方法 | |
JP2005150416A (ja) | 半導体集積回路装置及びその製造方法 | |
JP4177803B2 (ja) | 半導体装置の製造方法 | |
KR100609066B1 (ko) | 미세 전자 소자의 다층 유전체막 및 그 제조 방법 | |
WO2010082605A1 (ja) | キャパシタ及びキャパシタの製造方法 | |
US8853049B2 (en) | Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices | |
US6391724B1 (en) | Method for manufacturing a gate structure incorporating aluminum oxide as a gate dielectric | |
EP1020896A1 (en) | Integrated circuit device with composite oxide dielectric | |
JP3106620B2 (ja) | 誘電体薄膜の製造方法及び容量素子の製造方法 | |
JP2006245612A (ja) | 容量素子の製造方法 | |
KR100550636B1 (ko) | 반도체 소자의 고유전체 캐패시터 형성방법 | |
KR100573836B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
TWI235449B (en) | Manufacturing method for dielectric layer of capacitor | |
JPS62219659A (ja) | Mos型半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |