TW452687B - Integrated circuit with a self-test-device to carry out a self-test of the integrated circuit - Google Patents

Description

A7 _B7 五、發明說明（/ ) 本發明是有關一種具有自動測試元件之積體電路，用 來進行積體電路之自動測試。 此種積體電路例如描述在US-A5 173906中。自動測 試元件（内建式自動测試）中加入一種可測試之積體電路 之指定的電路單元，其中在此種测試結束之後可往積體 電路之外部傳送一種結果信號。 自動測試元件可藉由接線式遇輯或控制器或處理器來 製成，處理器可處理一種相對應之測試程式。在最後所 述之情況中可侬序由外部傳送各種不同之测試程式至此 自動测試元件，測試程式可執行各種不同之測試β特別 是當很多積體電路須同時進行自動測試時，則此種方 式是有問題的β在同一形式之積體電路中，可依據測試 程式之流程而使依順序進行之測試程式造成不同之程序 執行時間。若各測試程式之傳送是由中央之外部控制單 元來進行且各随後之測試程式被載入各別之積體電路中 是藉由控制單元而同時進行，則須要在所有相關之稹體 ^1 - - I I I I I I n I n I - - - 一OJI - n ϋ. I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 電有開 只可 : 才 示 ， 表時 這式 。程 束試 結測 之之 式前 程先 試束 測結 之已 行先 進事 前路 5 f i 负 霄 候體 等積 先有 事所 中當 最 能 可 於 向 定 其 /fv 式 方 種 此 Ο 式 程 試 測 個 ! 下 行 執 始 時 之 0 所 時 行 報 式 程 試 測 摘 整 使 會 間 期 行 〇 執大 式較 程費 之耗 久間 電 C 體成 積逹 之來 件間 元時 試之 測少 動較 自以 有能 具試 種測 1 動 供自 提之 是路 的電 目種是 之此的 明多目 發許種 本，此 路 逹 來 路 電 樓 uen 積 之 項 11 第 圍 鞔 利 專 請 以 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t ) 4^268 7 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（>) 成。本發明有利之其它方式敘逑在申請專利範圍各附屬 項中。 此種積龌電路具有自動溯試元件以便進行此稹醱電路 (其具有一種控制輸出端）之自動測試，此外，此積體電 路具有一値與自動测試元件柑連接之程式記億龌以便鍺 存至少一種由棟髏電路外部所傳送之測試程式，此測試 程式在進行自動測試時是由自動測試元件所執行。自動 測試元件因此可控制此種待執行之測試程式由稹醭電路 外部藉由其控制輸出端而載入程式記億體中。 在本發明中，測試程式載入積體電路之程式記德賭中 因此不是藉由外部之控制單元來控制，而是自動地由晶 片上所存在之自動測試元件來進行。這搛所具有之優黏 是：不需外部之控制單元來控制上述測試程式之傳送。 只需一個外部之程式記億體，自動測試元件由此程式記 億體經由其控制輸出端而可發出所需之澜試程式β多個 可先後執行且可依順序載入程式記億II中之測試程式之 執行在本發明之積體電路中是以時間最佳化方式來進 行，逭是因為此種控制是由進行自動測試本身所用之自 動測試元件來遽成。 此種積體霉路可以是一種任意之稹體電路（例如，記 億醱電路或通輯電路）。此種自動测試之方式因此和習 知之自動澜試並無不同。本發明和習知者不同黏是：测 試程式載入稹體電路之程式記憶體中之控制方式β 依據本發明之其它形式，此自動測試元件依傾序執行 -----------γ--裝· 11 (請先閱讀背面之注意事項再填寫本頁) 訂- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） r 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（4 ) 多個测試程式且藉由其控制輸入端之控制而使下一艏測 試程式在先前測試程式結束之後自動地由積體電路外部 載入程式記億塍中β 這樣所具有之優點是：自動測試元件在需要時可使測 試程式傳送至程式記億體，即，直接在先前已進行之測 試程式結束之後進行。因此，在執行不同之測試程式之 間不會造成時間上之損耗，這和此自動測試元件在執行 各別之測試時需要多長之時間無關。此種時間之長短是 與各別测試之流程有關，使本發明之稹體電路可彈性地 對不同之程式執行時間起反應旦在依順序之測試程式執 行之間不會産生所諝停機時間。 本發明特別有利的是，如上所逑，當很多相同形式之 積體電路同時進行一種自動測試時《由於毎一積體電路 自動地控制下一锢測試程式之傳送，則這些積賭電路就 處理各随後之測試程式時之起始點而言是互相獨立的。 若所有之積體電路依順序處理相同之测試程式，則，如 上所逑，這樣會帶不同之電路中造成不同之程式執行時 間，這與测試流程有關且例如是與下述事實有關：在測 試程式處理期間是杏已提早辨認出一種錯誤。帶所逑 之情況中测試程式可能提早結束。在很多數目之依順序 進行之測試程式中，執行各程式所用之其它可同時測試 之積體電路可能每次都需要極多之時間。因此，就所有 可同時測試之積體電路而言整體上會使總測試畤間統 一。因此，_由本發明可使所有積體電路之總測試時間 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） lll — 1 — ii* 裝 -------訂---------線 (請先閱讀背面之注意事項再填寫本頁) Α7 Β7 經濟部智慧財產局員工消费合作社印製 五、發明說明（4 ) 最小化。 本發明以下將依據各圖式作詳迷。團式簡單説明如 下： 第1圖 本發明之第一實施例。 第2圖 本發明之第二實施例之細部圖。 第1圖是一種具有自動测試元件B之稹體電路1C,其 又包括：一値内部程式記億餹Μ I以及一櫥可測試之電路 單元C。自勤測試元件Β是一種控制器或琪理器以便進 行電路單元C之自動测試（内建式自動拥試）β自動測試 元件Β依據一種存放在内部程式記慊體ΜΙ中之測試程式 Ρ來測試雷路單元Ce拥試程式Ρ之程式命令D由内部程 式記億體MI傳送至自動測轼元件Ββ自動測試元件B然後 傳送相對應之測試信號Ε至霣路單元C且由電路單元C接 收作為回答用之相對應之回答信號F。此種回答信號F在 自動測試元件Β中與所期望之額定值相比較。在自動测 試結束之後，此自動測試元件Β使結果倍號S往積《電路 1C外部發送。結果倍號S顥示了所有先前己進行之測試 所得結果之情況。 此外，第1圖亦顆示一種外部之程式記德餵ME,其 用來儲存多傾拥試程式Ρ»稹膜電路1C之自動拥I試元件 B具有一種控制輸出端CTR,其是與外部程式記億髖ME 之控制输入端相連接β此外，外部程式記億髏Μ K之資料 輸出端是與積體霄路1C之内部程式記憶體ΜΙ之資料输入 端相連接》自動測試元件Β經由其控制输出端CT11而傳送 ' 6 - -----— I.-------裝--- (請先閲讀背面之注項再填寫本頁> 訂： i線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明U ) 一些控制信號至外部程式記憶體ME,記憶雔ME依據此控 制信號而傳送所期望之測試程式P至内部程式記憶體MI 。自動測試元件因此是處於一種可自動決定畤間黏之狀 態中，在此時間點時一種待執行之測試程式P須載入内 部程式記億醴MI中。稹體電路1C之此種自動測試元件B 相對於外部程式記憶龌ME而言因此具有一種主（Master) 功能。潮試程式之載入例如通常可在稹饈霣路1C起動時 在其起動期間進行。自動測試元件Β因此包含一種電路 群（group)以便辨認相對應之起動信號β 在目前之情況中，自動測試元件Β藉由很多依序進行 之測試程式Ρ來對電路單元C進行測試。為了此一目的， 自動測試元件Β經由其控制输出端CTR在先前待進行之拥 試程式Ρ結束之後自動地對随後之拥試程式Ρ之載入過 程進行控制測試程式Ρ載入内部程式記億體（《1中。以上 述方式，則能以時間最佳化之方式來處理多艏拥試程式 Ρ,而不會在不同之潮試程式之執行之間産生不需要之 等待時間。 第1圖中所示之積體電路1C可有利地不需其它外部 電路單元來控制此澜試程式Ρ之由外部程式記億賭HE 載入内部程式記憶餹MI中。此種自動測試因此可藉由 自動測試元件B以很少之硬體費用來進行。 若很多個積醱電路（其構造方式如第1圖中所示者）同 時進行一種自動拥試，則此種情況是特別有利的。例 如若每一個積體電路都配置一摘各別之外部程式記億體 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I--— — — In — — ! ----- ! I 訂· i 11 - (請先閱讀背面之注意事項再填寫本頁) 4^26a 7 經濟部智慧財產局員工消費合作社印製 A7 B7 —--—---- — 五、發明說明（& ) ME (其中儲存各測試程式P且各別之自動測試元件B轾 由其控制输出端CTR而輿外部程式記懔體ME相連接）， 則這些依順序之測試程式P之离理過程會由於不同之樓 髎電路1C而在時間上互相不相鼷（de-coupled)。相獬於 藉由外部之控制單元來控制上述刺試程式P之傅送而言 上述方式是另一種優點。 第2圖是本發明第1圃之另一種實施形式之部份 其與第1围中所示組件之不同黏只有圏示中之部份而 已。第2圖中之自動拥試元件B之控制輸出端CTR是 與位址計數器AC之控制输入端相建接，位址計黻器Ac 依據此控制信號而傳送一傾或多傭位址ADR至外部程 式記億醱ME。外部程式記憶ϋΜΕ經由其資料输出端 而使此種由所蒱得之位址ADR所決定之澜試程式Ρ傳 送至内部程式記億醣HI。 «由自動测試元件B來處理上述之測試程式P是依嫌 處理時脈（clock)來進行，此種處理時脈是在稱體電路1(： 本身上所産生或由外部經由一種特殊之時脈输入端而傅 送至積體電路1C。 自動測試元件B之结果倍號S在本實施例中是在進行 所有之測試程式P之後往積艨電路1C外部傳送^在與 結果信號相阑之最簡單之情況中，此結果信號只依據以 下情況來回應：積體電路1C或其中所測試之電路單元 C是否具有一種錯誤（Fail/No-Fail-Signal)。 可以下述方式來設計：只有在積體電路1C之測試操 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------— 1'------裝--- • { <請先閱讀背面之注意事項再填寫本頁} 訂： 線· r A7 B7_ 五、發明說明（7 ) 作模式中才由自動測試元件B來進行自動测試，其中積 體電路1C能以習知之方式而在測試操作棋式中設定。 習知之所謂Test-Mode-Entry例如描述在各種不同之 J E D E C -模式（N 〇 r m > 中 β 符號說明 1C*··積體電路 Η I…内部程式記億體 Β…自動测試元件 C…電路單元 ME"·夕卜部程式記億體 C T R…控制輸出端 ADR·.·位址 A C…位址計數器 -----------I--裝 ------- 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟郃智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐）

Claims (1)

1. 45^S37 Αδ B8 C8 D8 六、申請專利範圍 1. —種稹醱電路（1C), .具有自動測試元件（B),用來進行積體電路之自動測 試，積體電路具有一値控制輸出端（CTR), •具有.一掴與自動測試元件相連接之程式記憶醴 (MI)，用來儲存至少一個由積鑤電路外部所傳送之測 試程式（P)，測試程式（P)在進行自動測試期間是由自 動測試元件所執行， .自動測試元件（B)可控制此種待執行之測試程式由積 體電路外部之載入過程使該測試程式藉由其控制輸出 端（CTE)而載入程式記億體中。 2. 如申請專利範圍第1項之積體電路，其中其自動測試 元件（B)依序進行多锢測試程式（P),且籍由對其控制 輪出端（CTR)之控制而在先前進行之測試程式結柬之 後使下一痼測試程式自動地由積體電路外部而載人程 式記憶體（Μ I )中β 3. 如申請專利範圍第2項之稹體電路，其中其自動測試 元件（Β)具有一個結果信號（S)用之輪出端，在進行多 -----Ί!.----1---裝--- (請先閱讀背面之注意事項再填寫本頁) 訂' 之往 中上 I)端 (Η出 體輸 億在 記會 式Β) 程f 入 載 而 部 外 路 iMnl 體 積 由(Ρ 序式 順程 依試 個測 經濟部智慧財產局員工消費合作社印製 件 元 試 測 to •βΠ 此 後 之 來 式 程 試 測 之)ο 成(S 形號 所信 據果 依結 種之 一 同 供共 提之 部得 外所 C)後 (I試 路測 電之 體行 積進 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐）