TW449929B - Structure and manufacturing method of amorphous-silicon thin film transistor array - Google Patents

Description

A4992 9

發明領域 本發明係關於一種薄膜電晶體（thin film transistor，TFT)。特別是關於一種非晶矽

Camairphous-si 1 ic〇n，a_Si )薄膜電晶體陣列的結構與其 裝程此製·程利用一種雙步曝光（Two-Step-Exposure， TSE)製程來簡化黃光製程（ph〇t〇Hthography process)的 流程。 發明背景 通常’在使用非晶矽的薄膜電晶體-液晶顯示器 (TFT-LCD)裡，因為回應薄膜電晶體之關狀態（〇ff_state) 的南黑色阻抗（high black resistance)，因而提高切換 效率。甚且’此薄膜電晶體係在低溫下形成，也可應用在 大型玻璃基板上，故，此種非晶矽的薄膜電晶體—液晶顯 示器已是市場上的主流之一。在美國專利5, 545, 576的文 獻裡’揭露了此種薄膜電晶體面板（pane i )的製程。此薄 膜電晶體面板可以減少薄膜電晶體的佔用率（occupation ratio)，和製程中的製作步驟。 此薄膜電晶體面板的製作主要包含以下步騍：（a )在一 透明絕緣基板（transparent insulting substrate)的上 方形成一閘極電極（gate electrode)和一閘線（gate

第5頁 ^ 4992 9 五、發明說明（2). 1 ine); (b)在整個閘極電極、閘線和基板的上方，接績形 成一閘極絕緣膜（gate insulating fiim)、一半導體 (semiconductor)薄膜和一絕緣膜；（c)藉由穿過該透明基 板的曝光（exposure)方式’將此絕緣膜鑄成型，並與此閘 極電極和閘線自行排成一列（self-aligned); (d)在此絕緣 薄膜的上方，以垂直角度形成一光罩（mask)，此光罩長度 延伸且超過此閘極電極；（e)利用此光罩，至少蝕刻（etch) 此絕緣膜和此半導體薄膜；以及，（f )移除此光罩而形成一 源極電極（source electrode)和一汲極電極（drain electrode) ° 時下’諸多的非晶矽薄膜電晶體的製作通常採用六或 七道（甚至更多）的黃光製程。由於黃光製程是一序列的 (sequential)過程，要求複雜且精準的製程，諸如光罩製 程、光阻塗佈（photoresist coating)製程、曝光 (exposure)製程，以及顯影（devel〇pmen〇製程，因此每 省一道光罩製程’則可降低薄膜電晶體的製作成本和粉塵 污染量。傳統的薄膜電晶體製程中，在執行黃光製程的流 程裡共利用了六道光罩步驟，這六道光罩步驟依序被使用 在第一金屬層以形成閘極電極、主動層（active layer)以 鑄型成島丘圖案（patterned as an island)、連接第一金 屬層與第二金屬層的接觸孔（con tact)、銦錫氧化物（i τ〇) 的形成、第二金屬層（seconcj metal layer)以形成源極電 極和；及極電極，以及隔離層（passivati〇n layer)的形

第6頁 449929 五、發明說明（3) 成。 較先進的薄膜電晶體的製程技術，在執行黃光製程的 流程裡則簡化為使用五道光罩步驟。其中一種製程技術 為’此五道光罩步驟依序被使用在第一金屬層、主動層、 第二金屬層、隔離層，以及銦錫氧化物。 另一種黃光製程的流程裡使用五道光罩步驟的薄膜電 晶體的製程技術為，此五道光罩步驟依序被使用在（a)第 一金屬層；（b)主動層；（c)第二金屬層；（d)接觸孔和隔離 層；以及（e)銦錫氧化物《此種屬於製造非晶矽薄膜電晶體 的製程技術。 另外，在美國專利5, 719, 018的文獻裡，揭露了一種 用於液晶顯示器之薄膜電晶體面板的製作方法，且此薄膜 電晶體面板有一完全自行排成一列的薄膜電晶體。此薄膜 電晶體的製程包含下列步驟：（a)在一透明基板的上方形成 一閘極電極；（b)接續形成一第一絕緣層（first i n s u 1 a ΐ i n g 1 a y e r )、一半導體層（s e m i c ο n d u c t 〇 r 1 a y e r) 和一第二絕緣層（second insuiating layer);(c)藉由使 用光阻圖案為光罩，來形成一層與此閘極電極並列的通道 保護層（channel protecting layer);(d)在此半導體層裡 植入一離子（icm);(e)鍵上一層傳導層（conductive layer); (f)連同此半導體層一起使此傳導層鑄型；（g)形成

'449929 五、發明說明（4) 一隔離層，此隔離層包括第一和第；開口（〇pening) ; (h) 經由此第二開口’形成一晝素電極（p〖xel electrode)， 此晝素電極連接至此傳導層；以及，使用此畫素電極和 此隔離層作為遮罩的圖案，來蝕刻此傳導層，以形成一源 極電極和一没極電極。 此篇美國專利5，71 9，0 1 8文獻所揭露的薄膜電晶體的 製程裡，使用了五道光罩步驟，依序被使用在閘極電極、 通道保護層、傳導層、半導體層、隔離層和畫素電極，其 中’傳導層和半導體層係使用一單一光罩，在同一步驟 鑄型’以減少製程上的花費。 發明概要 本發明主要目的之一是 陣列的結構’此非晶矽薄膜 製程，以較少的光罩步驟來 /提供一種非晶矽薄膜電晶體 電晶體陣列的結構簡化了黃光 製造。 本發明之另-目的是，提供一種非晶石夕薄膜電晶 :=ί構’此非晶矽薄膜電晶體陣列的結構可使第二金屬 層與島丘層（island layer).的接觸情況更好（better ' contact condition) 〇 本發明之又一目的是，提供一 種非晶矽薄膜電晶體陣

第8頁 ,9____ 五、發明說明（5) 列的結構’此非晶矽薄膜電晶體陣列的結構可減少因光阻 材料殘留（photoresist residue)或是粉塵污染（particle contamination)而引起第二金屬層開啟（open)或是第—金 屬得/第一金屬層短路（short)的發生。 本發明之非晶矽薄膜電晶體陣列的結構主要包含 有：（a) —基板；（b) —閘極電極，形成在此基板的上方；（c) 一閘極絕緣層’形成在此閘極電極的上方；（d) —主動層， 形成在此閘極絕緣層的上方，此主動廣為一非晶石夕層；（e) .一n+非晶矽層，形成在此主動層的上方；以及（f) 一金屬 層，形成在此n+非晶矽層的上方，其中包含第一部分以定 義一源極電極，與第二部分以定義一汲極電極。此n+非晶 矽層和此金屬層具有島丘金屬光罩結構（i s 1 and me ta 1 mask structure)的特性，以保護此主動層在蝕刻製程中 免受傷害β 另一方面，本發明提供一種非晶矽此薄膜電晶體陣列 的製作方法’此製作方法係結合標準之背面-通道—蝕刻 (back-channel-etched，BCE)型簡化光罩過程與雙步曝光 的技術來製作。此雙步曝光方法，將第二金屬層與島丘層 合併在一道光罩製程，以簡化黃光製程的流程。 本發明之非晶矽薄膜電晶體陣列的製作方法主要包含 有下列步驟：（,a)減鍍（sputter) —第一金屬層，在此第一

4 4992 9__— 五、發明說明.(6) 金屬層上使用光阻圖案以形成一閘極電極；（b)植入一閘極 絕緣層、一本質（i η ΐ r i n s i c )非晶矽層，和一 n+非晶矽 層.’並且灑佈一第二金屬層，利用此第二金屬層來形成一 源極電極和一没極電極，此步驛中，利用一種雙步曝光技 術，將此第二金屬層與島丘層合併在一道黃光製程；（c)形 成一隔離絕緣層（passivation layer);以及（d)形成一銦 錫氧化物電極層。 步驟（b)中，本發明之雙步曝光技術係以兩種曝光圖 案（exposed pattern)，一為完全曝光（comp 1 ete exposure)之圖案A，另一為非完全曝光（incomplete exposure)之圖案B，來進行此雙步曝光製程，而非完全曝 光圖案B則繼續進行氧電漿银刻（〇2 plasma etching)。步 驟（c)和（d)可以沿用習知的五道光罩頂層銦錫氧化物製程 (5-mask top ITO process)的方法來完成。 根據本發明，由於第二金屬層製程在步驟（b)中提前 處理，故，減少了因光阻材料殘留或是粉塵污染而引起第 二金屬層開啟或是第一金屬層/第二金屬層短路的發生 。 另外，此薄膜電晶體的製作方法具有島丘金屬光罩結構 (island metal mask structure)的特性’此種結構可以 在電漿蝕刻製程中保護主動層免於電漿傷害。 在本發明的較佳實施例中’光阻#料塗佈的厚度

第10頁 V· 4 4992 9 五、發明說明（7) (thickness)和厚度的均勻度（unif〇rmity)是雙步曝光製 程中的兩個重要關鍵。而光阻厚度範圍約為1仁mi # πι，完全曝光的強度範圍（intensity)約為30mj/cm2〜 250mj/cin2，非完全曝光的強度範圍則約為3〇m：j/cm2 〜15 0m j/cm2 ’留在通道區域的光阻厚度的範圍是5〇〇埃 (Angstrom)〜5 0 0 0 0埃。兩種使用的氧電漿蝕刻的模式分別 為電聚強化模式（plasma enhanced mode，PE mode)和反 應式離子银刻（reactive ion etching，RIE)模式。 茲配合下列圖式 '實施例之詳細說明及專利申請# 圍，將上述及本發明之其他目的與優點詳述於后。 圖式之簡要說明 圖1為本發明之非晶矽薄膜電晶體陣列在單一晝素區 頂視示意圖。 、B 、 2為圖1中沿著線AA’之本發明之非晶矽薄膜電晶體 一剖面結構示意圖 Μ 圖圖3e說明圖2之本發明之非晶矽薄臈電晶體陳 造過種。 平列的製 圖4a和圖4b分別為本發明之雙步曝光製程的穿么 70王曝光圖案 44992 9 五、發明說明（8) A和非完全曝光圖案β 程 圖4C-圖4g詳細說明本發明之雙步曝光製程的流 圖5說明本發明之非晶矽薄臈電晶 PE模式和RIE模式之氧電漿蝕刻模 1的製造過程中， 方。 所使用的腐蝕物的處 圖6說明本發明之非晶矽薄膜電晶體陣 源極電流Ids相對閘極-源極電壓v 列在室溫下，汲極. PCS 十生 圖號說明 101第一金屬層、閘極電極102第— 1 0 3非晶矽層、主動層 〜金屬層 2 0 1基板 2 0 5 n+非晶矽層 2 0 3閘極絕緣； 3 41隔離絕緣 3 2 5光阻材料 3 4 2銦錫氧化物電極層 411 通道區域

第12頁 ^ 44992 9 五、發明說明（9)

Vgs 閘極-源極電壓

Vth 臨界電壓 ids 汲極-源極電流 仁FE場效應移動率 發明之詳細說明 圖1為在單一畫素區，根據本發明之非晶矽薄膜電晶 體陣列的一個較佳實施例的—頂視示意圖。從圖丨所示曰，曰 此非晶矽薄膜電晶體陣列主要包含有一第—金屬層i 0上、 一第二金屬層1〇2和非晶矽層103。在此第一金屬層1〇1上 將使用光阻圖案來形成一閘極電極。藉由植入一閘極絕緣 層，和非晶矽層1 〇3，並濺鍍此第二金屬層丨02，形成此第 二金屬層上的一源極電極和一汲極電極。 圖2為圖1中沿著線之本發明之非晶矽薄臈電晶體 陣列的一剖面結構示意圖。如圖2所示，本發明之非晶石夕 薄膜電晶體陣列的結構包含一基板2〇1 ; 一閘極電極1〇1， 形成在此基板201的上方；一閘極絕緣層2〇3 ,形成在此閘 極電極ιοί的上方；一主動層103，形成在此閘極絕緣層2〇3 的上方；一 n+非晶矽層205，形成在此主動層1〇3的上方；以 及一金屬層102，形成在此n+非晶矽層2〇5的上方，此金屬 層1 02定義一源極電極和一汲極電極，此n+非晶石夕層2〇5和 此金屬層102在製程過程中具有島丘金屬光罩結構的特 性’用以保護此主動層1 03在蝕刻製程中免受傷害。

4-499 2 9 五、發明說明（ίο) 。宽根ίΐί明1基板可選用透明絕緣材質，如玻璃基板 第一金屬層可選自一群含有鎢（w)和鉬（Μ0)化合、鋁 曾Li銘合金（A1'alloy)、欽（Ti)、鉻（Cr)、減前述枋 ^紐。而成的多層（IHUltilayer)，之中的一種金屬材質。 第二金屬層可選自一群含有鉻/銘、絡/銘/鉻、麵/紹/ t翻/銘、鈦/銘、鈦/紹/鈦之中的—種多層金屬材質， 其中’鉻/鋁表示第-層為鉻，其上方第二層為鋁，其餘 以此類推。主動層為一非晶矽層。 圖3a〜圖3e說明圖2之本發明之非晶矽薄膜電晶體陣列 的製造過程。 參考圖3a，首先濺鍍第一金屬層1〇1於一基板2〇1上， 利用黃光製程，在此金屬層上使用一光阻圖案（使用第一 道光罩）來形成一閘極電極1〇1。本實施例中，選用1埃〜η 埃的釩化鎢（MoW)為此第一金屬層的材料。 、 參考圖3b ’依序在閘電極1〇1的上方，整個基板2〇1上 ，沉積（deposit) —閘極絕緣層203、一本質非晶石夕層 1 03 ,和一n+非晶矽層205。之後，其上再濺鍍第二金屬層 102。最後，在整個表面上塗佈一層光阻材料325 ^本實施 例中’選用1.5k埃〜5k埃的SiNx為閘極絕緣層203、0.5k埃 ~ 2 k埃的本質非晶矽層1 〇 3、3 0 0埃的n+非晶矽層2 0 5。而第 二金屬層102選用〇. 5k埃的鉻（Cr)、6k埃的鋁（Al) 、lk埃

第14頁 f 4 4992 9 五、發明說明（11) 在接下來的步驟中’利用一種雙步曝光技術’將此第 二金屬層與·^島丘層合併在一道實光製私（使用第二道光 罩）中去蝕刻，此黃光製程後的結果如圖3c所示。之後形 成一隔離絕緣層34 1 (使用第三道光罩）和形成一銦錫氧化 物電極層342 (使用第四道光罩）的步驟’可以沿用習知的 五道光罩頂層銦錫氧化物製程的方法來完成’這兩個步驟 分別如圖3 d.和圖3 e所示。 圖3b至圖3c之雙步曝光技術的流程詳細說明如下： (bl )繼步驟圖3b之後，首先，以圖4a中的圖案A為光革， 用較強的光（higher light intensity)照射，進行完全曝 光；其次’以圖4b中的圖案B為光罩，用較弱的光（i〇wer light intensity)照射，進行非完全曝光。經顯影 (development)後，其結果如圖4c所示，其中，通道區域 (channel regi〇n)仍殘留一層較薄的（thinner)光阻材料 325 °(b2)接下來，進行第二金屬層1〇2濕蝕刻（wet etching )，和非晶矽、非晶矽乾蝕刻（dry etching)， 其結果如圖4d所示。（b3)在非完全曝光圖案b上的光阻， 即通道區域411上，則進行氧電漿蝕刻，其結果如圖杬所 不。之後，（b4)將通道區域上的第二金屬層作濕蝕刻，並 且將光阻剝除掉，其結果如圖4f所示。最後，（b5)以此 第二金屬層為光罩來乾蝕刻n+非晶矽，其鈷果如圖4g所

4 499 2 9

在此雙步曝光製程中，非完全曝光圖案B上的光阻的 厚度和厚度的均勻度是兩個重要的因素。由於此光阻 全顯影，光阻的厚度和厚度的均句度不容易去控制，通g 會在厚度上產生大差異（deviati〇n)。除此之外，若完全 曝光圖案A和非完全曝光圖案B之間的光阻厚度差不大過 300^0埃的話，在氧電漿蝕刻和η+非晶矽蝕刻過程中，處理 視窗會非常小。甚且，非完全曝光的光阻圖案通常會產生 非常模糊的邊緣（dul 1 edge)。假如，此邊緣太過平滑的 話，這些邊牆（side wall)的光阻將會連結在通道區域的 兩侧邊緣，在接下來的通道第二金屬層裡產生一些殘留。 在島丘银刻製程（在第一次的第二金屬層製程之後）裡 ，本發明之較佳實施例中，光阻的蝕刻約5〇埃〜25〇〇〇埃， 並且氧電漿蝕刻速率（rate)約為10埃〜1 5 0 0埃。由於此兩 個重要的蝕刻因素，在通道區域的光阻厚度不能太薄。換 句話說，增加光阻的厚度會加寬處理視窗。本發明使用正 光阻材料，而在多個曝光強度的試驗裡，較佳的光阻厚产 約為1^ηιι〜1〇βπι，較佳情況的完全曝光的強度 (intensity)約為30inj/cm2〜250mj/cm2，非完全曝光的強产 則約為30m j/ cm2〜150m j/cm2 ’在通道區域的光阻厚度的較 佳範圍是500埃〜500 00埃。對於接續的n+非晶石夕飯刻"和氧& 電漿蝕刻製程裡，此通道區域的光阻厚度範圍5 〇 〇埃

〃在4992 9 五、發明說明（13) -50000埃是非常安全的。 接下來’說明本發明所使用的兩種氧電漿蝕刻模式， PE模式和RIE模式。圖5為此兩種模式所使用的腐餘物的處 方。如圖5所示，在RIE模式中，所使用的腐蝕物為 400sccm的氧、800瓦（W)的電力（power)、20度的冷卻溫度 (cooler temper at ure)和10 0m 托耳（Torr)的壓力。而在pe 模式中’所使用的腐姓物為400scctn的氧、500瓦的電力、 40度的冷卻溫度和375m托耳的壓力。當使用RIE模式的氧 電漿蝕刻製程來剝離通道區域上的光阻時，接績的第二金 屬層濕钱刻會失敗（failed)。在通道區域上的第二金屬層 無法以濕蝕刻剝離，甚至進行一長時期的超蝕刻 (overetching) ’如此僅會產生嚴重的側面蝕刻，而導致 第二金屬層上的源極-汲極的斷裂（broken)。而當使用pe 模式的氧電漿蝕刻製程來剝離通道區域上的光阻時，此種 製程問題則不會發生。此種製程問題發生的原因可能是， 第一金屬層頂部的表面在iRIE模式的氣電毁银刻製程中形 成路氧化物（CrOx)。而在PE模式中，化學反應支配此钱刻 製程，而較少的能量（或動量）會被傳至此電晶體薄膜。所 以，難以超越活化能（activation energy)來形成絡氧化 物。 在第二金屬層银刻前的氯（Cl2)電漿處理是解決第二 金屬氧化物形成的方法，但不容易控制光阻厚度的均句

第17頁 -τΜθ- 五、發明說明（14) 度。解決之道可改變第二金屬層材質，或是以乾蝕 去蝕刻第二金屬層通道區域。 圖6說明本發明之非晶石夕薄臈電晶體在室溫下，没極 源極電流Ids相對閘極-源極電壓Vgs的特性。如圖6所示， 軸表示閉極-源極電壓vss，縱軸表示沒極_源極電流Id ^ = 界電壓（threshold voltage)、約為2.63伏特，場效應移 動性（field effect mobility)/^ 約為 〇74cm2/v_sec， 次臨界飄擺（siibthreshold swing)約為〇.72v/dec。這些 結果顯示了本發明之非晶矽薄臈電晶體的特 -

的蝕刻製程所影響。 s攸矛'夕J 紅^所述，本發明之非晶矽薄膜電晶體簡化了黃光製 步驟來製造。又可減少因光阻材= ::島1:屬路=…卜，此薄膜電晶體在製=法上 製程中保護主㈣’此種結構可以在電漿㈣ 勒增免於電漿傷害。 唯，以上所述_ 士_ 不能以此限定本發誉堇為本發明之較佳實施例而已，當 利範圍所作之均蓉=實施之範圍。即大凡依本發明申請專 之範園内。隻化與修飾’皆應仍屬本發明專利涵蓋

第18頁

Claims (1)

1. 4 499 2 9

   一種非晶矽溥膜電晶體陣列的 一基底； 結構’包含有：

   一閘極電極，形成在該基 一閘極絕緣層，形成在該 一主動層，形成在該閘極 為一非晶發層； 板的上方； 閘極電極的上方； 絕緣層的上方，且該主動層 一 n+非晶矽層，形成在該主動層的上方；以及， 金屬層开》成在該非晶破層的上方，該金屬層定 義一源極電極，與一汲極電極； 其令’該n+非晶矽層和該金屬層具有島丘金屬光罩結 構的特性’用以保護該主動層在蝕刻製程中免受傷害 2.如專利申請範圍第1項所述之非晶矽薄膜電晶體陣列的 結構，其中’該閘極電極包括一金屬層，該金屬層係 選自一群含有鎢和鉬化合、鋁、鋁合金、鈦、鉻、 鉬及前述材質組合而成的多層，之中的一種金屬 材質。 3.如專利申請範圍第1項所述之非晶矽薄膜電晶體陣列的 結構，其中，該金屬層係選自含有一群含有鉻/鋁、鉻 /鋁/鉻、鉬/鋁/鉬、鉬/鋁、鈦/鋁、鈦/鋁/鈦之中的 一種多層金屬材質，其中，

   第20頁 d 4992 9

   申請專利範圍 絡/紹表示第一層為絡，上 鉻/鋁/鉻表示第一厗苐一層為鋁， 第三層為鉻， S…，上方第二層為鋁 鉬/鋁/鉬表示第一岸 第三層為鉬， 胃‘，、，上方第二層為鋁 鉬/铭表示第一層爲相 #/粗# - @ 為鉬’上方第二層為鋁， 鈦/鋁表不第一層為鈦，上 鈦/鋁/鈦表示第一層A 第一層為鋁， 第三層為鈦。 為鈦，上方第二層為銘 再上方 再上方 再上方 4. 如專利申請範圍篦彳 & m，~^ ΐ ΐ 述之非晶石夕薄膜電晶體陣列的 认# A ® aί 陣列的結構更包含一通道區域介於該金屬層定義之 我原極電極和汲極電極。 5. 一'種薄膜電晶體陣列的制决十，+ .,、. 干的製作方法，包含下列步驟： (a) ί賤鐘一第一金屈屉认 a々，屬層於一基板上，利用一黃光製程在°亥第一金屬層上使用一光阻圖案來形成一 閘極電極； (b) 依序在該閘電極的上方，和該整個基板上，植入 -閘絕緣層、-本質非晶矽層，和一 n+非晶矽層 ’並在整個基板上，再濺鍍一第二金屬層； (c) 利用一種雙步曝光方法’將該第二金屬層與一島 丘層合併在一道黃光製程令去蝕刻’並在該第 一金屬層上形成一源極電極和—沒極.電極；

   44992 9 六、中請專利範圍 ------ (d) 整個基板上，再形成一隔離絕緣層；以及， (e) 在該隔離絕緣層上形成一銦錫氧化物電極層。 6 $專利申請範圍第5項所述之非晶矽薄膜電晶體陣列的 製作方法，其中，該雙步曝光方法更包含下列步驟： (d〇在該整個基板的表面上，塗佈一種光阻材料 並且分別以一完全曝光圖案，和另一非完全 曝光圖案，進行曝光，曝光後並顯影； (d2)進行該第二金屬層濕蝕刻’和該n+非晶矽、該 非晶石夕乾餘刻； (d3)在該非完全曝光圖案之區域，稱通道區域，上 的光阻進行氧電漿蝕刻； (d4)在該通道區域的第二金屬層作濕蝕刻，並且將 該光阻剝除掉；以及， (d 5 )以該第二金屬層為光罩來乾银刻n+非晶石夕。 7. 如專利申凊範圍第5項所述之非晶矽薄膜電晶體陣列的 製作方法’其中，該完全曝光圖案是以較強光照射， 進行曝光’而該非完全曝光圖案則以較弱光照射，進 行曝光。 8. 如專利申请範圍第5項所述之非晶矽薄膜電晶體陣列的 製作方法，其中，該氧電漿蝕刻為一電漿強化模式之 氧電漿蝕刻。

   449 92 9 六、申請專利範圍 9. 如專利申請範圍第5項所述之#晶矽薄膜電晶體陣列的 製作方法，其中，該氧電漿蝕刻為一反應式離子蝕刻 模式之氧電漿蝕刻， 10. 如專利申請範圍第6項所述之非晶矽薄膜電晶體陣列 的製作方法，其中，該在通道區域的光阻厚度的範圍 是500埃〜50000埃。 11. 如專利申請範圍第5項所述之非晶矽薄膜電晶體陣列 的製作方法，其中，該完全曝光的強度範圍約 30mj/cm2〜250mj/cm2，而該非完全曝光的強度範圍約 3 0m j/cm2-15 011^/cm2。 12. 如專利申請範圍第5項所述之非晶矽薄膜電晶體陣列 的製作方法’其中，該光阻的蝕刻約5 〇埃〜2 5 0 0 0埃， 並且該氧電漿蝕刻速率釣為I 〇埃〜1 5 〇 〇埃。 13. 如專利申請範圍第5項所述之非晶矽薄膜電晶體陣列 的製作方法，其中，該完全曝光圖案和該非完全曝光 圖案之間的光阻厚度差範圍為大於3〇〇〇埃。 14. 如專利申請範圍第5項所述之非晶矽薄膜電晶體陣列 的製作方法，其中，該閘極絕緣層的厚度約為丨5 〇 〇埃

   449929_ 六、f請專利範圍 〜5 0 0 0埃。 15.如專利申請範圍第5項所述之非晶矽薄膜電晶體陣列 的製作方法，其中，該第一金屬層的厚度約為500埃〜 15000 埃。