TW448489B - Method of manufacturing a semiconductor device in a silicon body, a surface of said silicon body being provided with an alignment grating and an at least partly recessed oxide pattern - Google Patents

Description

4484 8 9 五、發明說明（1) 本發明係有關一種於矽主韻〜年製造半導體裝置尤其是積 體電路之方法’該矽主體上備有一對準栅格，以使該矽主 體與罩幕對準，該罩幕係使用於數個連續程序步驟中，以 於該^主體表面上使佈線圖.型成像，該對準柵格係為具有 相鄰高處及谷處之條紋圖型之形式，該表面亦具有保護該 矽主體以防止其氧化之材料的罩幕，該罩幕係備有位於該 半導體裝置上之隙孔，之後該矽主體係藉由氧化而備有氧 化物圖樣，該圖樣係於該矽主體中凹入其厚度之至少一部 分’而於該矽主體中界定活性區域。 文中首段所述及之方法係由美國專利說明書第 5, 70 0’ 732號所得知。在該已知方法中，於製造半導體裝 置--備有至少部分凹入一矽主體中之氧化物圖樣—之前， 該矽主體表面係備有相鄰高處及谷處之條狀圖樣形式的對 準柵格，對應於對準所需之高度差。用以製造該半導體裝 置之後續程序步驟中，前述對準栅格係用以使該矽主體與 罩幕對準，於此等程序步驟中，㉟罩幕係、用以係@樣成像 於該矽主體表面上。 該已知方法之優點係為於該 之步驟之前，需有附加之程序 等附加程序步驟通常係包括— 體表面最後形成谷處之區域， 該矽主體上於對應於該尉準所 行蝕刻操作。該附加之微影及 序步驟的總數，而大幅提高整 裎序用以製造該半導體裝置 步驟，以提供對準柵格。此 微影步驟，其中界定該矽主 之後使用蝕刻步驟，其中於 需之高度差的特定距離下進 餘刻步驟大幅增加必要之程 體方法之成本。

OA61\61092.PTD

4484 8 9

五、發明說明（2) 本發明之目的係 於矽主體中具有部 用以提供製造該半 驟。 提出一種首'^所述 为凹入氧化物圖樣 導體裝置所需之對 類型之方法，其製造 之半導體裝置，不需 準柵格的附加程序步 此情況下 對準柵格及 位置上提供 第一寬條， 物，而該第 圖樣所形成 孔較位於該 氧化期間具 樣，該相對 入之氧化物 樣為薄。由 矽主體--該 型一進行氧 形成氧化物 之隙孔中所 孔愈小，此 中，此係用 需之高度差 上達到全厚 情況下，可 ，首段所述 部分凹入氧 防止氧化之 該第一寬條 二寬條係各 ，該窄條彼 半導體裝置 有分段、部 狭窄之隙孔 較該半導體 實驗得知， 罩幕於欲形 化，則於該 ，氧化物厚 形成之氧化 等隙孔中最 以於對準柵 ’該南度差 度之情況， 提供一氧化 之本發明方 化物圖樣， 材料，使其 表面保持實 由防止氧化 此係由相對 上之隙孔小 分凹入且具 具有一寬度 裝置中所同 若上層具有 成該對準柵 對準柵格位 度小於同時 物的厚度。 終氧化物變 格位置上產 小於當氧化 即，半導體 物圖樣，其 法之特徵為 於欲製造該 包括與第二 質完全沒有 之材料的相 狹窄隙孔所 ’之後，該 有成型表面 ’使得該對 時形成之凹 防止氧化之 格之位置上 置上之相對 於該半導體 該對準柵格 得愈薄。本 生用以對準 物亦於該對 裝置位置上 係於該石夕主 同時提供該 對準柵格之 寬條交替之 凹入之氧化 對窄條之子 分隔，此隙 第二寬條於 之氧化物圖 準拇格中凹 入氧化物圖 材料罩幕之 製作佈線圖 狹窄隙孔中 裝置位置上 位置上之隙 發明方法 該矽主體所 準柵格位置 之厚度。此 體中部分凹

448489 —Μ 一 五、發明說明（3) 入’而同時於該矽主體表面提供用以進一步製造該半導體 裝置所需之對準柵格，而不需有附加程序步驟，因此不需 附加之裎序成本。 β本發明方法之一具體實例之特徵為使用該對準柵格，於 提供不透明層之程序步驟及後續程序步驟中皆然，使該矽 主體與相關程序步驟中所使用之罩幕對準。如此一來f該 對準柵格可於該半導體裝置之整體製造過程中用以對準°。 本發明方法之一具體實例的特徵係為該對準柵格中之凹 =虱化物圖樣之提供方式係於該對準柵格位置上，於該第 第?宽條間於高度上達到—平均光學差，對應於約/ 的，其广η係為以之整數，λ係為用於對準之光 至w ^ & 了使邊石夕主體與罩幕對準之期f曰]㈣準誤差減 該對準柵格上產生對應於約（2 度平均光學差為佳。 夂门 本發明方法之一具體實例的特徵為使用 平均光學差。如前文所述，已發規兮蚪皇她故u A问度 荣 ^匕發現忒對準柵格上之相對狹 二永孔愈小，&等隙孔中之氧化物最後變得愈薄。就可能 因例如穩定地增加使用較高繞射次序信號以對準該矽主 ?!移成較小間距而言，約λ /4之高度平均光學差 忐有相對小間距之優點。 卜本發明方法之一具體實例的特徵為該對準柵格中之凹入 乳化物圖樣係具有介於約〇.丨至〇. 4微来範圍内之平均厚 度。就介於500及1100 «微米間之可使用波長範圍而古， 已發現若該對準柵格令凹入氧化物圖樣之厚度係介於°約〇.

第9頁 U^4s9 五 、發明說明（4) ------ 1至二4微米範圍内，則於該0柵格之第一及 小化。 ⑽十勺先學差，而使得對準誤差最 f發明方法之一纟體實例的肖徵為言玄半導體裝置中之凹 〇氧化物圖樣係具有介於〇,5至1〇微米範圍内之厚度。若 二半導體裝置中凹入氧化物圖樣之厚度係介於前述範圍 内，則可使用本發明方法於該對準柵格之第一及第二寬條 間產生對準所需而約λ /4之高度平均光學差。 本發明方法之一具體實例的特徵為該對準栅格係具有由 2至20微米之間距。丨6. 〇微米之間距的使用具有使得以此 間距為基礎之對準柵格與習用對準裝置相容之優點，其操 作仍以1 6. 0微米為基礎，可能與丨了 . 6微米結合。因為對準 "吳差係與遠對準柵格之間距成比例，故該對準柵格之間距 將縮小’就製造新一代具有較小線寬之積體電路而言，可 達到更準確而更可信之對準。 本發明方法之一具體實例的特徵係為該第一及第二寬條 係具有至少實質相等寬度。使用等寬度之第—及第二寬條 導致由對準栅格於第一繞射次序下偏轉之子光束的強度達 到最大，該子光束仍使用於習用對準裝置中。 本發明方法之一具體實例的特徵為於該矽主體之局部對 準標記中提供對準柵格，包括兩個彼此旋轉9 〇度之相鄰條 紋圖樣，該圖樣之間距係至少實質相等。局部對準標記對 於在該矽主體上鑲住該對準標記之區域於χ_取向及γ-取向 與罩幕圖樣之對準極為重要，一般稱為局部對準。

第10頁 448489 五、發明說明（5) 本發明方法之一具體實例海徵為於該 ί狀標記之形式提供對準㈣，包括四個：鄰： 樣，各相對於先前條紋圖樣旋轉90度，該圖樣可八^文圖 鄰圖樣之兩組，該組之間距.不同。球狀 目 體矽主體與一罩幕於[取向及丫一取向對準極二己：於使整 稱為球體對準。使用不同間距增加該球 準=，—般 範圍。 T +軚圮之捕集 本發明方法之一具體實例的特徵為該矽主 至少雙份之該球體對準標記，每個球 4 具有 邊緣之位置…準確地 ί體準標記讓…表面上提供至少 態：參照下文所述之具體實例而明瞭本發明之此等及其他 圖中： 圖1至5係顯示使用本發明方法製 置之連續階段的剖^二; 王體甲/ w且另外發展對準柵格； 係為本發日月方法製造之球體對準標記之平面圖. 蓺L f係使用單一M〇S電晶體說明本發明，但熟習此技 二2 ΐ ί所逑方法亦可用以製造本身已知之CMOS或BICMOS 償體電路。 圖1至5顯示於剖面圖中’顯示使用本發明方法製造具有 /。卩为凹入氧化物圖樣12之半導體裝置5的連續階段，

4484 8 9 五、發明說明（6) 同時製造友另外發展對準柵癌γ。 數類型矽主體1之表面2係提供—彳月况下，第一電導係 之材料的薄潛3(圖1 )。該層3傳统上5〜石夕主體以防止氧化 氧化所得之氧化物層所形成·，哕氧Α由4著該矽主體1之 n.doxide . h ^ ^ 忒氧化物層傳統上係稱為 padoxi ae 上層况積有虱化矽層，扣—Ω 層或與此等材料之連續層交替地步该層3可與氮氧化物 罩幕4，視需要與底部抗反射層結合， 導體裝置5上之隙孔6，對應於欲X幕”有位；半 第-相對寬制之圖樣，其中防之位置上具有 全被光阻劑所覆蓋，與第二相對宽铬q严二竹的屬層H兀 士, T見條9交替出現，各由覆 有光阻劑之相對窄條Π的子圖樣所構成，以相對狹窄隙孔 彼此分隔，而小於位在該半導體裝置5上之隙孔6。之後， 去除防止氧化之材料層3位於隙孔6及丨丨中之部分。 之後，如圖2所示，亦去除光阻劑之罩幕4，:保留防止 氧化材料層3中之隙孔6’及U，。該光阻劑罩幕4位於對準 极格7上之圖樣已轉移側防止氧化之材料層3上。石夕主卿1 係接受氧化處理’例如熱氧化，其中，於該半導體裝 位置上形成該部分凹入氧化物圖樣1 2，於該妙主體i "中界 定一活性區域13C圖3)。同時，每個第二寬條9係二對準柵 格7上具有一分段亦部分凹入之氧化物圖樣，該氧化物圖 樣係具有一成型表面1 5及一位於其與該矽主體間之成型界 面1 6。其次，去除防止氧化之材料層3的殘留部分。此階 段所得結果係列示於圖3中。

第12頁 4 4 84 8 9 五、發明說明（7) 根據本蚕明’位於該對準；ίϋ 7之當__办 隙孔1厂係較位於半導體裝置5上之隙第，'條9上之相對窄 該相對窄隙孔11’中形成之熱氧化氣化Μ ’使得後續於 於隙孔6,中形成之氧化物。.此係於 的旱Β夺 以對準.主體W需之高度差，= 準柵格上所產生之高度差，該氧化物可達 '亦於1對 於該半導體裝置5上之厚度，此實施# 王 又’ Ρ位 只知例係為〇. 5至1. 〇微 求。 所形成之對準栅格7(圖3)係由第—相對寬制所组成， 其中該矽主體1之表面2不含氧化物’與第二相對寬條9交 替’各具有分段部分凹入之氧化物圖樣14。於進一步製迕 半導體裝置5所需之後續程序步驟中，使用該對 對準該石夕主體丨與罩幕（未示），該軍幕係使用於此等程 步驟中，使圖樣成像於該石夕主體上。所使用之對準方 對準裝置之洋述習稱為晶圓步進器，說明於美國 書第4 ， 251 ， 160號中。 月 使該梦主體丨與罩幕對準之期間，以前述方式提供於兮 矽主體中之對準柵格7係以雷射光束或其他平行光束曝^ 光，而成像於該罩幕中之對應對準柵格上。所曝光之對 栅格7如同具有對應於重複相等圖樣之規則間隔之間距 相繞射柵格，各圖樣分別係由圍繞於第二寬條9邊上之 一寬條8所構成。於高於〇之不同繞射次序下，由該對 格7所偏折之子.光束相對於該罩幕中對應之對準柵格各八 有約略於該對準柵格7位置上之指示。經由偵測特定次|

8 9 五、發明說明（8) 下所偏折乏子光束，該妙癌了 與該罩幕中對應之對準栅格所備之對準柵格7的影像 適當地與該罩幕對準 準確地配纟，使得該石夕主體1 有由1至1 中半^對：柵格7之第一及第二寬條8及9係具 Ϊ有使r:Λ 等寬度。使用等寬之第-及第二條紋 強度ΐ ί大：柵袼於第一繞射次序下偏折之子光束的 中。兮 °玄子先束仍使用於習用對準裝置 乂 =第一及第二寬條8及9可交替地具有不同寬度介於 :“2，若使用於前述繞射次序1下偏折之子光束， 2優點。該對準謂之間距通常係介於由2至20微米 柵格與習：：1 準=間距具有以此間距為基礎之料 ^ 、準裝置相谷之優點’其操作仍係基於1 6. 0微 ^距若而要，則結合有17 _6微米之間距。因為對準 二差係與該對準柵格之間距成比例，故就製造具有較小線 覓ί新代積體電路而言，可縮小該對準柵格之間距’而 可得到更精確更可信之對準。 用以對準之光通常係介於由500至〗丨00毫微米波長範圍 内可使用例如波長為633毫微米之He-Ne雷射，目前最廣 用之對準光束’但亦可使用波長1 0 64毫微米之Nd:YAF雷 射、波長1 047毫微米之Nd:YLF雷射或波長由所使用之半導 體材料決定之m- v或a - vi二極體雷射，例如波長約5〇() 毫微米之InGaP或波長介於約1 0 00及1 500毫微米範圍内之 InGaAs。該矽主.體可與罩幕對準之準確度及可信度隨著該 對準光束之波長而增加。

4484 8 9 五、發明說明（9) 為了使斑準誤差減至最小广来自該第一寬條8及第二寬 條Θ之偏折光束間通常產生平均光學路徑差，對應於約 (2n+l)又/2 ’其中η係為等於或大於〇之整數，而又係為用 於對準之光的波長。此係使得該對準柵格7之第一寬條8與 第二寬條9間的平均光學高度差係約（2η+1)λ/4。尤其是 使用約；I /4 (η = 〇 )之平均光學高度差，因為產生較小之相 對狹窄隙孔11，，此係有利於未來得到較小之間距。 於用以形成第一不透明層例如多晶矽之對準步驟中，該 光於該第二寬條9位置上介於該部分凹入氧化物圖樣〗4與

4434 S 9 五、發明說明（ίο) 如圖5'所示，介電層22- -此~¥~施例係為氧化碎--係於半 導體裝置5位置上形成，一方面於該源極及沒極形成之石夕 區20及21間具有用以接觸之接觸孔’另一方面，第—金屬 層2 3 --此實施例係由銘製造一提供於該表面之後，係於該 半導體裝置5位置上製作圖樣。其次，於該半導體裝置5上 形成另一介電層24，此時係為二氧化矽’於該第一金屬層 23與第一金屬層25- -此時係為紹’其係於提供於該表面之 後’於該半導體裝置5位置上製作圖樣之間提供接觸 孔。於5亥層中形成前述接觸礼期間，去除位於該對準栅才久 7上之介電層2 2及2 4，其他適當之絕緣材料諸如例如氮化 石夕’可使用於該介電層·22及24。此外，金屬層23及25可交 替地由非鋁之材料製造，例如鎢或其他適當之金屬或金 組合物。 形成第一層不透光層之後的對準步驟中，光之偏折係於 該第-寬條8及第二寬條9兩位置上發生此實例令該層表面 係提供最後不透明多晶發層18、第—金屬層23或第二 層25。亦已發現於此製造過程中，若該相對狹 ^，中J立於該對準柵格7上之氧化物厚度係介於約。/至

微米範圍内，該第一寬條8及第-官傀Q 均光學高度差。i制及弟—見條9間達到約A/4之平 圖6係顯示放大之球體掛進捭# 9 ^ 27、28久包括四個對準柵格 1 1 28 2 9及30各相對於先前對準柵坆e ηη ώ 準柵格係由本發明方法製造β如圖撕〜轉9°度’該對 皆係對應於由交替之第—相對寬停=母個對準柵格 見條8--其中該矽主體表面

五、發明說明（11) 係不，凹人氧化物—及第-相、寬條9—各具有分段部分 凹入乳化物圖樣14--所形成。該球體對準標記26二維 對準標記，該對準栅格27及29係用以於^取向中對 該對準柵格28及30係於Υ取向中對準。該對準柵格”及以 係具有介於由2至20微米範圍内例如16微米之等間距ρί , 而該對準柵格29及30係具有不同之間距ρ2 ’ 米範圍内，例如17.咖。使用不同之間距通常增加該對 準標S己於X-取向及Υ-取向之捕集範圍。每個對準栅格皆有 例如200 X 200微米之表面積。結果，該球體對準標記“係 佔有約400 X 400微米之總表面積。如美國專利說明書第 4，251，1 60號所述，二維對準標記可具有非此實例所列 示之形狀。 為了使整體矽主體1與罩幕對準，所謂之球體對準，該 矽主體之表面2通常係備有至少兩個球體對準標記2 6，個 別位於該矽主體位於該罩幕圖樣成像區以外之邊緣上。為 了使該區域與該罩幕圖樣可個別對準，有時該矽主體表面 不僅存有球體對準標記，亦存有局部對準標記，該局部對 準標記通常小於該球體對準標記，例如8〇 χ 4〇〇微米，而 係位於所謂之書寫線上，使前述區域彼此分隔。此等局部 對準標記亦係二維，通常係由彼此旋轉9 〇度之兩對準柵格 組成，而具有介於由2至2 〇微米範圍内之相等間距，其中 一對準柵格係用於X-取向對準，而另一栅格係.用於γ_取向 對準。 已知本發明不限於本發明所述之實施例，熟習此技藝者

$ Π頁 4484s ； 五、發明說明（12) 已知本發明範圍内涵蓋許多fTb。例如，除本發明所述之 第一及第二金屬層之外，可存有其他金屬層，其係於半導 體裝置位置上以其他介電層彼此絕緣。而且，已知該第一 寬條及第二寬條可間隔而非.連續。亦可使用障壁層及防反 射層，例如T i N或T i / T i N。此外，該介電層可保持於該對 準柵格之位置上，之後，因為此等薄層對於對準期間所使 用之光具有透明性，故可於最後一層之表面上進行對準， 該層係為不透明層，此情況下係為多晶矽層或金屬層。當 然，該矽主體亦可為η -電導係數型，而源極及汲極形成矽 區係為Ρ-電導係數型。

第18頁

Claims (1)

1. ^84 ft g 案號 88118784 年Y 月 a 修正 p年士月？ π (丨多、正_ii无 六、申請專利範圍 1 . 一種於矽主 置尤其 使該矽 理步驟 格係為 防止該 之位置 圖樣， 該矽主 及部分 提供防 不含凹 寬條各 條係由 導體裝 條備有 該相對 化物圖 薄。 2 如 中在去 不透明 續步驟 中所使 是積 主體 中， 一相 矽主 上具 該圖 體中 凹入 止氧 入之 由相 相對 置位 分段 狭窄 樣較 體電 相對 以使 鄰高 體氧 有隙 樣係 界定 之氧 化之 氧化 對窄 狭窄 置上 而亦 隙孔 半導 體中製 路，其 於罩幕 圖樣成 處及谷 化之材 孔，之 於該带 活性區 化物圖 材料， 物，第 條之防 隙子匕而 之隙孔 部分凹 具有一 體裝置 造半導體裝置之方法， 係位於一具有對準柵格 幕係使用於 體之表面上 樣形式，該 該罩幕於該 體上藉氧化 該罩 矽主 紋圖 幕， 石夕主 凹入 特徵 於欲 括第 與第 止氧化材料 彼此分隔’ ，之後，於 入且具有成 寬度，使得 中所同時形 申請專利 除防止氧 層，其特 中皆使用 用之罩幕 對準， 像於該 處之條 料的罩 後於該 主體中 域，其 樣，而 以便包 一寬條 至少一部分 為同 產生 一寬 二寬 的子 該等 氧化 型表 該對 成之 時提供 對準栅 條，其 條相互 圖樣所 隙孔小 期間， 面之氧 準柵格 凹入氧 該半 之表 數個 ，該 表面 •T—Γ 半導 提供 其厚 該對 格之 中表 交替 形成 於位 使該 化物 中之 化物 導體裝 面，以 連續處 對準柵 亦具有 墟裝置 氧化物 度而於 準柵格 位置上 面完全 ，第二 ，該窄 在該半 第二寬 圖樣， 凹入氧 圖樣為 範圍第1項之製造半導體裝置之方法，其 化之材料後，在該矽主體表面上提供第一 徵為於提供不透明層之前的程序步驟及後 對準柵格，以使矽主體與該相關程序步驟 對準。

   0:\61\61092,ptc 第ί頁 2001.04. 04.020 a 4S4q 案號 88118784 月 a 修正 六、申請專利範圍 3. 如申請專利範圍第i或2項之製造半導體裝置之方法， 其特徵為該對準柵格中之凹入氧化物圖樣係使得該對準柵 格位置上，在該第一及第二寬條上達到平均光學高度差， 約對應於（2 η + 1 )又/ 4，其中η係為g 0之整數，而人係為用 於對準之波長。 4. 如申請專利範圍第3項之製造半導體裝置之方法，其 特徵為使約；I / 4作為平均光學高度差。 5. 如申請專利範圍第4項之製造半導體裝置之方法，其 特徵為該對準柵格中之凹入氧化物圖樣係使得平均厚度係 介於約0 , 1至0. 4微米範圍内。 6. 如申請專利範圍第5項之製造半導體裝置之方法，其 特徵為該半導體裝置中凹入氧化物圖樣係使得厚度介於0. 5至1. 0微米範圍内。 7. 如申請專利範圍第1項之製造半導體裝置之方法，其 特徵為該對準柵格係具有介於2至2 0微米範圍内之間距。 8. 如申請專利範圍第7項之製造半導體裝置之方法，其 特徵為該第一及第二寬條係具有實質相等之寬度。 9. 如申請專利範圍第1項之製造半導體裝置之方法，其 特徵為該對準柵格係以局部對準標記形式位於該矽主體表 面上，包括兩相鄰條紋圖樣，彼此旋轉9 0度，該圖樣之間 距係至少實質相等。 10. 如申請專利範圍第1項之製造半導體裝置之方法，其 特徵為該對準柵格係以球體對準標記形式而位於該矽主體 表面上，包括四個相鄰條紋圖樣，各相對於先前條紋圖樣

   O:\61\6l092.ptc 第2頁 2001. 04. 04. 021 案號 88118784 年 < 月/曰 修正 六、申請專利範圍 旋轉9 0度，該圖樣可分成兩組相鄰圖樣，該組之間距相 異。 1 1.如申請專利範圍第1 0項之製造半導體裝置之方法， 其特徵為該球體對準標記係至少雙份地位於該矽主體表面 上，每個球體對準標記皆位於靠近該矽主體邊緣之位置。

   0：V61\61092.ptc 第3頁 2001.04. 04. 022