TW446960B - Cell array controlling apparatus - Google Patents
Cell array controlling apparatus Download PDFInfo
- Publication number
- TW446960B TW446960B TW087108063A TW87108063A TW446960B TW 446960 B TW446960 B TW 446960B TW 087108063 A TW087108063 A TW 087108063A TW 87108063 A TW87108063 A TW 87108063A TW 446960 B TW446960 B TW 446960B
- Authority
- TW
- Taiwan
- Prior art keywords
- control signal
- cell array
- response
- control
- bit lines
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/12—Equalization of bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
446 9 6 〇 Α7 Β7 五 A fr ίί
A 發明説明(1 背景 1 ·發明領域 本發明是關於一種半導體記憶裝置如動態隨機存取記憶 或靜.%隨機記憶存取記憶’特別是關於一種丰導體記憶裝 置之單元陣列控制裝置。 2 ·相關技術之說明 當電腦的使用量増加時’有大容量的半導體記憶裝置是 必須的。然而’由於半導體記憶裝置的大小被限制住,所 以為了要增加資料儲存的容量半導體記憶裝置的積集度必 須要增加。所以’丰導體記憶裝置裡的元件必須有效率地 排列。 特別地,雖然在半導體記憶裝置中鄰近的單元陣列可以 共用一個感應放大器且這些單元陣列可以有效率地排列, 但是這卻沒有包含在習知的技術中。也就是說,在習知的 技術中,用來控制當作下一個訊號分隔部分的分離電晶體 及控制下一個等化部分的等化電晶體的控制訊號分別地存 在於一個裝置中以控制記憶單元陣列,儘管在半導體記憶 裝置使用時它們會有相反的相位。因為每一單元陣列都存 在傳送這種分離控制訊號的導線,所以在晶片中導線的排 列狀態是沒有效率。因此,晶片的積集度是非常低。 發明概要 本發明的目的在於提供一種半導體記憶裝置之單元陣列 控制裝置裡,一種利用控制半導體記憶裝置之單元陣列控 制裝置的控制訊號之規則性來簡化的導線結構。 要達到這個目的,一包含在半導體記憶裝置裡的眾多單 -4 -
冬纸仄尺.度琦 ( ('NS ) ( 2l〇x297-i>^"T 4469 6 Α7 Β7 五 '發明説明(2 ) 元陣列中,由鄰近的第一和第二單元陣列所共用、用來控 制第一,第二單元陣列的單元陣列控制裝置和包含一個感 應放大埠,構成了一第一信號分離方法以分離第一單元陣 列位元線、互補位元線和感應放大部份的連結以回應一第 —控制訊號,一第二訊號分離方法以分離第二單元陣列位 元線、互補位元線和感應放大痒的連結以回應一第二控制 訊號,一為了第二單元陣列位元線和互補位元線預充電以 回應第一控制訊號的第一等化方法,一為了第二單元陣列 位元線和互補位元線預充電以回應第二控制訊號的等化方 法’以及一用來回應出位址的控制訊號產生方法來產生第 ~控制訊號及第一控制訊號相位相反的第二控制訊號ι。 圖示概述 上述本發明的目的和優點將透過附圖以—個較佳的具體 實例的詳細描述而更顯而易見》 圖1是一般半導體記憶裝置的方塊圖, 圖2是一個根據本發明較佳具體實例的電路圖以描述圖 1所示的第X個單元陣列控制裝置。 圖3是一根據本發明之較佳觀點之第一及第二選擇訊號 產生器的電路圖。 圖4是一根據本發明之其他的較佳觀點控制訊號產生器 的電路圖。 圖5是一計時圖*說明圖3及圖4中裝置之操作。 較佳的具體實例之說明 以下’一根據本發明的半導體記憶裝置之單元陣列控制 的結構和操作將以下列的附點描述如下: 4469 6 Α7 Β7 五、發明説明(3 ) 圖1是一般半導體記憶裝置之單元陣列控制的方塊圖, 包含了第一’第二,第三,…,第i,第j,第k,.··,及 第 η 個單元陣列(CA1,CA2,CA3,…’ Cai ’ Caj,Cak,…,Can)和 第一,第二,第i,第j及第n - 1個單元陣列控制裝置(2, 4’6’ …,10’ 12,14,···,18,20,.”,22,24’ …,26)。 如圖1所示的半導體記憶裝置,鄰近的兩個單元陣列共 用同一單元陣列控制裝置。也就是說,第一單元陣列控制 裝置1 8控制了第一和第二單元陣列4,6的資料之輸出和 輸入。第i個單元陣列控制裝置2 2為第i單元陣列1 〇和第j 單元陣列1 2所共用並且控制他們。 圖2是一個本發明的較佳具體實例之電路圖以描述圖1 所示的第X單元陣列控制裝置(1 S X S η - 1 ),根據本發明 單元陣列裝置包含了第X單元陣列4 〇,第X + 1個單元陣列 4 2,及第X單元陣列控制裝置4 4。 如圖2所示的第X單元陣列控制裳置4 4包含了 一個由Ρ 和Ν型感應放大器8 0,8 2所構成的感應放大璋6 2,第一 和第二訊號分離部分6 0,6 4,第一和第二等化部分6 6, 08 ’及—個控制訊號產生部分70。在此,感應放大埠62 感應到位元線B / L及互補位元線互77分別連接到第X個單 元陣列4 0及第X + 1個單元陣列4 2時的電位時,將感應到 的電位放大,並將其輸出到一個輸入輸出線I / Ο及互補輪 入輸出線770。感應放大埠使用Ρ和Ν感應放大器80和 8 2° 在此,連接至第X個(X t h )單元陣列之位元線B / L及B/ i 是用來表示該第一對微分位元線,而連接至第X + 1個單元 -6 - ----- "' ' ». _______ _____ - - ____ ________ 木纸仄玟度这用中内丨#家標導((,NS ) Λ4%格(210'κ;!97公沒)
^ 4469 6 U A7 B7 五、發明説明(4 陣列42之位元線B/L及ITZ則是用來表示該第二對微分位 元線。 此外,第一訊號分離部分60分離了第X個單元陣列40 的位元線B/L及互補位元線和感應放大痒的連結以回 應一個第一控制訊號C1。也就是說,當一個N型的金氧 半電晶體N 1開關被打開或是關上以回應第一控制訊號 時’它會將位元線B/L連結到P型感應放大器80或是中斷 位元線B/L和P型感應放大器80的連結。第二個N型金氧 電晶體N 2的開關被打開或是關上以回應第一控制訊號 時’它會將互補位元線互71連結到P型感應放大器8 〇或是 中斷互補位元線57Z和p型感應放大器8 0的連結。 在前面所述,第二訊號分離部分64分離了第X+1單元 陣列4 2的位元線B / L和互補位元線B! L和感應放大淳62的 連結以回應一個第二控制訊號C 2。也就是說,一個第三 N型電晶體N 3的開關被打開或是關上以回應第二控制訊 號C 2時’它會將第X + 1單元陣列4 2的位元線B / L連結到 N型感應放大器82或是中斷位元線B/L和N感應放大器82 的連結。第四N型電晶體N 4的開關被打開或是關上以回 應第二控制訊號C 2時,它會將第X + 1個單元陣列4 2的互 補位元線互77;連結到N型感應放大器8 2或是中斷第X + 1個 單元陣列的位元線互72和N型感應放大器s 2的連結。 ΐ;· it 第一和第二等化部分66和68將第X單元陣列40和X+1 單元陣列4 2的位元線和互補位元線β/ [預充電,以分別回 應第二和第一控制訊號C丨和C 2。也就是說,第一等位部 分6 6的第五和第六Ν型金氧半電晶體Ν 5和Ν 6分別地將第 冬紙怅尺度適州屮9 ( (,ns ) Λ4规格(ΪΙΟχ 297公犮) A7 446 9 6 w |—------ B7 五、發明説明(5 ) X單元陣列4 0的互補位元線互71和位元線B / L預充電到一 個預充電VPR以回應第二控制訊號C2。第二個等化部分68 的第七和第八N型電晶體N 7和N 8分別將第X + 1單元陣列 4 2的位元線b / L和互補位元線互預充電到一個預充電位 vpr以回應第一控制訊號C 1。 一控制訊號產生部份7 0分別產生第一控制訊號C 1和與 第一控制訊號C 1相反相位的第二控制訊號C 2以回應解碼 的列位址》為執行此動作,控制訊號產生部份7 〇包含一 第一訊號產生器以產生第一控制訊號(沒有顯示在圖 中)C 1和一第二控制訊號產生器(沒有顯示在圖中)以產生 第二控制訊號C 2。 現在參照圖3到圖4,圖2中的控制訊號產生部份7 0在此 將有更完全的描述。確切地說,圖2之控制訊號產生部份 70包括有第一及第二選擇訊號產生器104及105。第一選 擇訊號產生器104包括有一多重輸入「反及(NAND)」閘極 100及一反向器102,以及此第二選訊產生器1〇5包括有 —多重輸入NAND閘極106及一反向器1〇8。基於此配置, 第一選擇訊號產生器1 〇 4於一第一解碼列位址DRAp上執行 —布林(boolean)「及(AND)」的功能,並產生一第一選擇訊 ,, 號s X。此第一解碼列位址DRAp可以是一多字元訊號(如5 ξ 字元)。此第二選擇訊號產生器105也在一第二解碼列位 中 ^ 址DRAq之字元上執行一布林AND的功能,並且產生一個第 | 二選擇訊號。 I 現在參照圖4,圖2之控制訊號產生部份7 0也包括一第 J —(及第二)控制訊號產生器1 2 0,如圖中所示。此第一控 -8- 本纸张尺度適川中K B!家樣彳((’N’S ) Λ4^格(210X297公及) ^ 4469 60 , 一_^一。
Ρ----- ,</ -V 第87108063號專利申請案| 中文說明書修正頁(89年5月Λ福充 五、發明说明) — Ό 煩請委員明示 』^匕-中央樣隼局員工消费含作社印^ 制產生器1 2 0在一啟動狀態上(如邏輯1 )產生—第一控制 訊號C1 ’當該第一選擇訊號sx&第二選擇訊號sx+1被設定 成(Sx=l,Sx+1=0)的值。第二控制訊號產生器120在啟動狀態 上(如邏輯1)產生一第二控制訊號C2,當該第二選擇訊號 Sx+I及一第一選擇訊號S x被設定成(Sx+1=丨,sx=0)的值。這些 狀態將在表1中作解釋。 表1 C1 C2 SxSx+i=10 邏輯位準「高」(Vp) 邏輯位準「低」(Vss) SxSx+i=01 _邏輯位準「低」(VSS) 邏輯位準「高」(Vp) 如果是其他包括xth及 (x+l)th之單元陣列被選擇, 或是預充電 邏輯位準「高」(V|) 邏&位準「高」(V!) 第一控制訊號產生器120包括NMOS下拉電晶體(pull-down transistor)MNl、MN2 及MN3。PM0S下拉電晶體 MP1、MP2、MP3、 MP4及MP5,以及一反相器丨,其連接法如圖中所示。升恩 電壓Vp也是設定在一較内部源電壓VI為高的位準上。 如同那些熟悉該項技藝者將可瞭解到的,當S x = 1且 S、r = 0,Μ N 1 =開 ’ Μ N 2 =關,Μ N 3 =關,Μ P 1 =關, Μ Ρ 2 =開,Μ Ρ 3 =開,Μ Ρ 4 =開及Μ Ρ 5 =開。在這些條件 下,第一控制訊號C 1在邏輯丨的值下啟動(enabled),而第二 控制訊號C 2則在邏輯0的值下失能(disabled)。相反地,當 S、= 0 而 時 ’ Μ N 1 =關,Μ N 2 =開 ’ Μ N 3 =開, Μ Ρ 1 =開,Μ Ρ 2 =關,Μ Ρ 3 =關,Μ Ρ 4 =關,Μ Ρ 5 =關。在 這些條件之下,第一控制訊號C丨在邏輯〇的值下將會失 能,而第二控制訊號C 2在邏輯1的值下則是會啟動。 現在參照圖5,其中提供了一說明圖3及圖4中裝置操作 -9- 本紙乐尺度適3 _國國家搮率(CNS ) Α4洗格(210Χ297公釐)
» 446960 第87108063號專利申請案 中文說明書修正頁(89年5月) 五、發明説明(7 ) 之計時圖。如同圖中所示,第一解碼列位址DRAp所產生的 (11111)將導致邏輯1選擇訊號3,的產生,而不同於(丨111丨)之 第二解碼列位址DRAq的產生則將導致邏輯0第二選擇訊號 Sx+I的產生。這個邏輯1第一選擇訊號及邏輯0第二選擇訊 號Sx+1的組合(圖4中第一控制訊號產生器1 2 0的輸入處)將 導致第一控制訊號C 1在邏輯1位準時變為啟動(來同時開 啟第一訊號分離部份6 0及第二等同部份6 6 ),而第二控制 訊號C 2將在邏輯0位準時變為失能,以同時將第二訊號分 離部份6 4及第一等同部份6 6關閉。因此,一減少數目之 訊號,其具有相反相位者可用來控制一集積度更高之積體 電路記憶體裝置。 在圖式及說明書中,已揭示了本發明之典型較佳實施 例;雖然有使用特定的辭彙,但只是用作一般性及敘述性 的含意,而沒有限制的目的a本發明之範圍是在下列之申 請專利範圍中予以界定。 最後根據本發明的單元陣列控制裝置,因為第二訊號分 離部分6 4和第一等化部份6 6只被第二控制訊號c 2所控 制,並且第一訊號分離部份6 0和第二等化部份6 8只被第 一控制訊號C 1所控制。如圖2所示之預充電電位傳輸線7 2 的數目可以減少一半。 如上所述’根據本發明的半導體記憶裝置的單元陣列控 制裝置具有藉由使用彼此相反相位的控制訊號而將排列效 率最大化以改進半導體記憶裝置的集積程度的優點。 本紙伕尺度適用中國S家橾準{CNS)A4礼格(210X297公# ) (請先聞讀背面之注意事項再填寫本頁) 'π 崎廣郎中央嘌來局員工消費合作社印装
:' 446 9 6 G 90; 05 18- 第87108063號專利申請案 八7丨 中文說明書修正頁(89年5月) B7I......... 五、發明説明(7a ) 元件符號說明 40 :第X單元陣列 42 :第X+1單元陣列 44 :第X單元陣列控制裝置 60 :第一訊號分離部份 62 :感應放大埠 64 :第二訊號分離部份 66 :第一等化部份 68 :第二等化部份 70 :控制訊號產生部份 104 :第一選擇訊號產生器 105 :第二選擇訊號產生器 120 :第一(或第二)控制訊號產生器 I I I ί , 訂 . ~I I* 务 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標牟局貝工消費合作社印製 -10a - 本纸張尺度逍用中國a家搞率< CNS ) Α4规格(210Χ297公釐>
Claims (1)
- 4469 6 0 第871〇8〇63號專利申請案 益 中文申請專利範園修正本(89年5月) 六、申請專利範園 1. 一種單元陣列控制裝置,為與半導體記憶裝置中複數 個單元陣列中鄰近的第一和第二單元陣列所共享,以 控制第一和第二單元陣列並且具有一感應放大埠,該 單元陣列控制裝置包含: 一第一訊號分離裝置,用以分離一第一單元陣列之 第一對微分位元線至感應放大埠以回應第一控制訊 號; 一第二訊號分離裝置,用以分離一第二單元陣列之 第二對微分位元線至感應放大埠以回應第二控制訊 號; —等化裝置,用以預充電第二單元陣列之該第二對 微分位元線以回應第一控制訊號; 一等化裝置,用以預充電第一單元陣列之該第一對 微分位元線以回應第二控制訊號;以及 —控制訊號產生裝置,用以產生第一控制訊號和具 有與第一控制訊號相反相位的第二控制訊號以回應一 個位址。 經濟部中央標準局負工消费合作社印?ί ---------澤-- (妍先聞讀背面之注意事項再填寫本頁) 2 .如申請專利範圍第1項之單元陣列控制裝置,其中當 該第一控制訊號是在啟動狀態,該第一訊號分離裝置 將該第一對微分位元線電連接至該感應放大部份,其 中當該第二控制訊號是在啟動狀態,該第二訊號分離 裝置將該第二對微分位元線電連接至該感應放大埠; 以及其中該控制訊號產生裝置是配置而僅於非重疊時 段之中產生彼此處於相對狀態之第一及第二控制訊 號。 本紙浪尺度逋用中家標隼(CNS > A4规格(210X 297公釐)六、申請專利範圍 3 ·如申請專利範圍第2項之單元陣列控制裝置,其中該 控制訊號產生裝置是配置以回應一第一列位址產生該 處於啟動狀態之第一控制訊號,以及配置以回應一不 同於該第一列位址之第二列位址而產生該處於啟動狀 態之第二控制訊號。 4 .如申請專利範圍第3項之單元陣列控制裝置,其中該 第一訊號分離裝置包括一對回應該第一控制訊號之傳 遞電晶體(pass transistor),且其中該第二訊號分離裝置包 括一對回應該第二控制訊號之傳遞電晶體。 5 _如申請專利範圍第4項之單元陣列控制裝置,其中該 第一等化裝置,包括一對回應該第二控制訊號之傳遞 電晶體;且其中該第二等化裝置包括一對回應該第一 控制訊號之傳遞電晶體。 I 1 I n^in H {請先《讀背面之注意事項再填寫本頁) 線 經濟部t央棣準局貝工消费合作社印1SL 本紙張尺度逍用中國*家揉率<CNS >A4说格(210x297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970062044A KR100261217B1 (ko) | 1997-11-21 | 1997-11-21 | 반도체 메모리장치의 셀 어레이 제어장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW446960B true TW446960B (en) | 2001-07-21 |
Family
ID=19525321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087108063A TW446960B (en) | 1997-11-21 | 1998-05-25 | Cell array controlling apparatus |
Country Status (4)
Country | Link |
---|---|
US (1) | US6028797A (zh) |
JP (1) | JPH11162162A (zh) |
KR (1) | KR100261217B1 (zh) |
TW (1) | TW446960B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000298984A (ja) | 1999-04-15 | 2000-10-24 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
KR100320682B1 (ko) * | 1999-10-08 | 2002-01-17 | 윤종용 | 반도체 메모리 소자 |
KR100320440B1 (ko) * | 1999-12-31 | 2002-01-16 | 박종섭 | 반도체 메모리 장치의 비트 라인 프리차지 회로 |
KR100395877B1 (ko) * | 2000-11-10 | 2003-08-25 | 삼성전자주식회사 | 반도체 메모리의 데이타 감지 장치 |
US7267119B2 (en) * | 2004-12-30 | 2007-09-11 | Maruzen Company Limited | Air gun |
JP2007095264A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 共有ビットライン感知増幅器構造を有する半導体メモリ素子及びその駆動方法 |
KR100838363B1 (ko) | 2005-10-20 | 2008-06-13 | 주식회사 하이닉스반도체 | 센스앰프 회로 |
US7286425B2 (en) * | 2005-10-31 | 2007-10-23 | International Business Machines Corporation | System and method for capacitive mis-match bit-line sensing |
KR102471418B1 (ko) * | 2018-05-23 | 2022-11-29 | 에스케이하이닉스 주식회사 | 센싱 회로 및 이를 포함하는 반도체 장치 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4807195A (en) * | 1987-05-18 | 1989-02-21 | International Business Machines Corporation | Apparatus and method for providing a dual sense amplifier with divided bit line isolation |
KR940008296B1 (ko) * | 1991-06-19 | 1994-09-10 | 삼성전자 주식회사 | 고속 센싱동작을 수행하는 센스앰프 |
JPH07111083A (ja) * | 1993-08-20 | 1995-04-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH07130175A (ja) * | 1993-09-10 | 1995-05-19 | Toshiba Corp | 半導体記憶装置 |
US5880988A (en) * | 1997-07-11 | 1999-03-09 | International Business Machines Corporation | Reference potential for sensing data in electronic storage element |
US5875141A (en) * | 1997-08-14 | 1999-02-23 | Micron Technology, Inc. | Circuit and method for a memory device with P-channel isolation gates |
-
1997
- 1997-11-21 KR KR1019970062044A patent/KR100261217B1/ko not_active IP Right Cessation
-
1998
- 1998-05-25 TW TW087108063A patent/TW446960B/zh not_active IP Right Cessation
- 1998-06-08 JP JP10159715A patent/JPH11162162A/ja active Pending
- 1998-11-20 US US09/196,991 patent/US6028797A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6028797A (en) | 2000-02-22 |
JPH11162162A (ja) | 1999-06-18 |
KR19990041459A (ko) | 1999-06-15 |
KR100261217B1 (ko) | 2000-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW511083B (en) | Data in/out channel control circuit of semiconductor memory device having multi-bank structure | |
US6985394B2 (en) | Integrated circuit devices including input/output line pairs and precharge circuits and related memory devices | |
JPH1097791A (ja) | Dramメモリ装置 | |
TW408339B (en) | Memory device with fast write recovery and related write recovery method | |
TW312016B (zh) | ||
CN105761747B (zh) | 静态随机存储器位线预充电路 | |
TW425553B (en) | Memory circuit with faster reset operation | |
TW446960B (en) | Cell array controlling apparatus | |
NL8801541A (nl) | Datatransmissieketen. | |
JP2685656B2 (ja) | センスアンプの出力制御回路 | |
US6049501A (en) | Memory data bus architecture and method of configuring multi-wide word memories | |
TW386311B (en) | Semiconductor memory device having independent isolation gates | |
TW410345B (en) | Sense amplifier block layout for use in a dynamic random access memory | |
KR920013440A (ko) | 열 디코드에 의한 비트 라인 등화 기능을 구비한 반도체 메모리 | |
TW561495B (en) | Semiconductor storage device and information apparatus using the same | |
TW406268B (en) | Integrated circuit memory device having current-mode data compression test mode | |
KR100290493B1 (ko) | 고속동작하는센스증폭기회로 | |
TW422987B (en) | Semiconductor memory | |
TW462062B (en) | A bit line sense-amplifier for a semiconductor memory device and a method for driving the same | |
TW556224B (en) | Semiconductor memory device capable of preventing coupling noise between adjacent bit lines in different columns | |
KR100567359B1 (ko) | 대기 모드에서 대기 전류를 감소시키는 반도체 메모리 장치 | |
KR0165565B1 (ko) | 데이터 판독회로 | |
KR100668512B1 (ko) | 공유 비트라인 감지증폭기 구조를 가진 반도체 메모리 소자및 그 구동방법 | |
CN109920454B (zh) | 单端操作的灵敏放大器 | |
US5699316A (en) | Semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |