TW442989B - Delay circuit - Google Patents

Delay circuit Download PDF

Info

Publication number
TW442989B
TW442989B TW088106877A TW88106877A TW442989B TW 442989 B TW442989 B TW 442989B TW 088106877 A TW088106877 A TW 088106877A TW 88106877 A TW88106877 A TW 88106877A TW 442989 B TW442989 B TW 442989B
Authority
TW
Taiwan
Prior art keywords
terminal
voltage
switch
capacitor
input
Prior art date
Application number
TW088106877A
Other languages
English (en)
Inventor
Koichi Yamazaki
Hiroshi Konakano
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Application granted granted Critical
Publication of TW442989B publication Critical patent/TW442989B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/26Time-delay networks
    • H03H11/265Time-delay networks with adjustable delay
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/08Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

B7 B7 (閉路)及一開關2 端A係連接至一電位 路之操作》,一信號係 輸入終端1 1 .,一控 —定電流源12係連 電容7之電氣電荷也 之電位V 3時.,比較 些時間*,所以此電路 制電路8之操作開始 五、發明説明() 1 〔發明領域〕 本發明關於使用一充/放電電容之延遲電路/及使用 該延遲電路之裝置,。 〔發明背景〕 一用用充/放電電容之延遲電路之例.子係示於第2圖 中。,首先:將說明此延遲電路之操作·。 於啓始狀態,因爲開關1被導通 被截止(開路),,電容7所連接之終 (VI — V2) ί爲了開始此延遲電 被輸入至輸入終端11。當信號進入 Λ 制電路8關掉開關1及導通開關2 / 接至終端A,.及同時連接至終端Α之 被放電。 當終端A之電位變成參考電壓5 器9之輸出被反相。因爲放電必須花 • 係被用以作爲延遲電路1於此,.由控 請 先 閱 背 ιδ 之 注 事 項 再 頁 經濟部中央橾準局負工消費合作社印製 時平 之水 巨 \S巾 出圖 輸 3 9 第 器於 較示 比 至 間 時 遲 延 成 變 間 壓 電 示 表 軸 直 垂 Ρ · 間 時 示 表 軸
1 電 V放 C以 爲加 位 a riB t t 之間 A 時 端 一 終於 之由 中流 圖電 2 定 第由 於經 然係 雖容 電 Φ.但 態 ’ 狀} 始 2 啓 V 於 I 端 入 使
壓 電 考 參 達 到。· 位相 電反 之被 A 壓 端電 輸終出 至於輸 入當器 輸 ,·較 被後比 號隨, 信 。•時 當低 3 ’* 降 V 被 係 位位 β 電 之之 5 A 端 終 於 得 本紙張尺度適用中國闽家標準(CNS ) A4現格(210X297公釐) -4- 442989 A7 _B7____ 五、發明説明() 2 當電容7之電容値爲C 0時,.及定電流源1 2之定電 流値爲I 0時•,延遲時間T 〇變成如下.: 〔公式
T 0 = C 〇 X (V1-V2-V3) XIO 當電容値C 0爲大或定電流値10 可以加長。.另一方面,,當電容値C 0爲 爲大時,.延遲時間可以縮短.。 如同先前技藝使用示於第2圖中之 之延遲電路時,.有以下所述之問題。 於所述之延遲電路中.,問題發生於 終端Α短路至電位V 1時.。t當連接至電 具有高於(Vl_ V2)之電壓時:比 終端並不會低於V 3 因此:比較器9 延遲未實現,延遲時間被無限地加長3 * * 之電位。電容7所連接終端A係被異常 經濟部中央標準局貝工消費合作社印策 爲小時丨延遲時間 小或定電流値I 0 對電容器充/放電 當電容7所連接之 容7之終端A變成 較器9之反相輸入 未被反相。這表示 * 第4圖示出於此時 地連接並具有電位 電位V 1 :比較器 路或一誤動作防止 變爲高時..,其必須 電路*。延遲電路同 遲電路同時用於趣 (充電停止電路) 請 先 閣 讀 背 C& I 項 再 Η Η 頁 V 1。因此I於終端A之電壓係一直爲 • * 9之輸出未被反相。 看 ,延遲時間同時也被用以作爲保護電 電路/例如\於鋰離子電池中.,當電壓 防止發火.因此:提供有一過充電保護 時用於作爲過充電保護電路\況且.M延 離子電池之充電器1以設定一充電時間 本紙張尺度適用十國®家標準(CNS ) Α4規格(210X297公釐) 442989 經濟部中央標準局員工消費合作社印策 A7 ___B7__五、發明説明() 〇 等?因此,.當如第1圖所示之電容7連接之終端A短路至 電壓高於(V 1 — V 2 )時,.過充電保護電路或充電停止 電路並不動作i及一很危險狀態同時發生。.若充電器之延 遲時間不工件I.則充電永久持續丨及充電器及鋰電池之熱 量產生被進行這造成很危險狀態丨使得設備之發火及熱 產生發生: 特別是用以保護及改良安全之電'路中,.即使問題發生. ,必須有一些保護才行.。一所謂故障-安全必須加以實現, 。於本發明中,.需要即使延遲時間被縮短.,輸出電壓仍被 反相及一信號被傳送至外部 〔發明槪要〕 於以電容之充/放電來設定延遲時間之延遲電路中.* 需要加入一電壓檢測電路,,用以檢測是否電容之終端電壓 已超出一預定電壓範圍Λ 〔圖式簡要說明〕 第1圖爲本發明之延遲電路之一實施例之說明圖.。 第2圖爲傳統延遲電路之說明圖, 第3圖爲傳統延遲電路之狀態改變之說明圖.。 第4圖爲傳統延遲電路之狀態改變之說明圖.。 第5圖爲本發明之延遲電路之一實施例之狀態改變之 說明圖。, 第6圖爲本發明之延遲電路之實施例之狀態改變之說 本紙悵尺度ϋ用tffl®家梂準(CNS ) Λ4规格(2丨0X297公釐) (請先閱讀背诰之注袁事項再4’ .裝·
-、1T 線
填請委®明示年P月/曰所提之 經濟部智慧財產局貝工消費合作社印製 修I本有無變更容是否准予於^。 9 附件1·第88106877犹專利申請案 t文說明書修正資7民國89年12月修正 B7 五、發明說明(4 ) 明圖。 第7圖爲本發明之延遲電路之另一實施例之說明圖,。 第8圖爲本發明之延遲電路之另一實施例之說明圖。 第9圖爲本發明之延遲電路之另一實施例之說明圖.。 主要元件對照表 1 開關 2 開關 3 電源電壓 4 參考電壓 5 參考電壓 6 參考電壓 7 電容 8 控制電路 9 比較器 10 輸出端 11 輸入端 12 定電流源 13 比較器 〔詳細說明〕 於使用電容之充放電之延遲電路中,,加入有一用以檢 測電容終端是否超出充/放電執行之電壓範圍之電壓檢測 電路,,使得延遲時間被無誤地完成? 本紙張尺度適用中國Η家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁)
442989 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(5 ) 示於第1圖是一實施例,.此延遲電路之操作將說明。 於開始狀態中.,開關1係被導通(閉路),.及開關2 被關閉(開路)。.電容7所連接之終端A具有一事先藉由 電源電壓之電位V 1減去參考電壓4之電位v 2所取得之 値。·爲了開始此延遲電路之操作,對輸入端i 1給一信號 。.當信號進入輸入終端1 1時,.控制電路8關閉開關1並 導通開關2·。假設比較器9及1 3 —直被導通『定電流源 1 2被連接至終端A,,及連接至終端A之電容7同時被放 電。· 當終端A之電位到達參考電壓5之電位V 3時.,比較 器9之輸出被反相。.因爲必須花些時間放電,.所以電路被 使用作爲一延遲電路.。於此.,由控制電路8開始操作時間 至比較器9輸出反相之時間變成延遲時間.。 當電容7之電容値爲C 〇時,及定電流源1 2之電流 t 値爲I 0時,,則延遲時間T 0爲.: 〔公式2〕 T〇-C〇x (V1-V2-V3) X I 0 於終端及輸出終端之電壓變化變成如第3圖所示,。 現在:假設發生於由外部因素造成之電容7及終端A 間連接開路之此一異常操作。.於此開路狀態中:相同於控 制電路8之操作時間,,於終端A之電位係被定電流源1 2 所降低,及比較器9之輸入終端變成V 3或更少.。藉此., 本紙張尺度適用中困國家楳準(CNSXA4規格(210 X 297公釐) ί請先閱讀背面之注意事項再填寫本頁) ^ 二6- -線 -8- 442989 A7 B7 五、發明説明() 6 比較器9之輸出被反相於當延遲時間很小時ΐ即使於電容 7連接之終端Α由於外部因素而被連接至地電位,,當控制 電路8被作動時,,因爲終端A之電壓爲V 3或更少,·所以 電容9之輸出係被當延遲時間很小時被反相,.安全性因而 增加。*這是如於第5圖所示: /另一方面,,當電容器7連接之終端A由於一外部因素 ,而被連接至高於(VI— V2)電位時。.於先前技藝中 ,輸出端電壓將永久不會被反相。.於本發明之實施例中., 這被改良。.即,.當終端A連接至高於(V 1 — V 2 )之電 位V 4時輸出電壓於很小延遲時間被反相.,及安全性被 增加y 作爲一特定例子,.當電容7被短路至電源之電位V 1 將被描述 經濟部中央樣_局貝工消f合作社印裝 #此狀態中.,當控制電路8開始操作時,.因爲終端A 之電位係爲高於(V 1 — V 2 )之電位V 4 .*所以比較器 1 3之輸出係被反相ϊ於此所述之狀態中.,比較器之很少 延遲時間及輸出電壓係被反相。.於此時電壓變化係如於第 6圖所示- 另一實施例係被示於第7圖中雖然此電路係以相同 於第2圖之電路操作方式相同’.但電容及定電流之連接係 不同於第1圖。. 於啓始狀態中,.一開關1被導通(閉路)及開關2 被截止(開路)。.電容7事先具有參考電位V 2 ·。 爲了開始本延遲電路之操作一信號係被施加至輸入 本紙張尺度適用中困®家標準(CNS ) A4现格(210X297公藶)~~' ~~ -公 442989 A7 B7 五、發明説明( 7 端1 1。,當 關1及導通開關2 同時連接至 信號進入輸入端1 1時·, 電流源1 2 7被放電, 1減去參考 被反相 '於 定 終端A之電容 達一由電源電壓之電位V 器1 3之輸出 經濟部中央橾隼局貝工消費合作社印製 値時,.比較 第8圖所示 當連接 V 4之電位 ,比較器9 遲時間時% 於第1圖之例子中*,雖然終端A 定至(V 1 _V2)之電位:但此電 之任一電位;> 於輸入終端之電壓被改變前/即 或接地電位,《本發明也可以實現^。這 之電路加以解釋於啓始狀態下·,兩 電容7事先具有地電位於此時*,開 及1 3均關閉。.爲了啓始此延遲電路 加至輸入緹端1 1.»當信號進入輸入 路8導通開關1 ,.使得電容7首先被 V 2 ).。隨後.,開關1被截止,,及開 器9及1 3被作成可操作狀態.。定電 終端A,·及連接至終端A之電容7被 位到達參考電壓5之電位V 3時、電 一控制電路8關關開 係連接至終端A ·,及 當於終端A之電位到 電壓5之電位V 3之 此時之電壓變化係如 請 先 閱 丨 讀 背 1¾ 之 注 至電容之終端 時,.或被連接 或比較器1 3 A由於外在因素而連接至低於 至高於(VI— V3)之電位時. 之輸出係被反相:當有很短之延 之電位係被事先被設 位可以是V 1至地端 使電容 可以藉 開關1 關1及 之操作 終端1 充電至 關2 ‘被 流源1 放電, 容9之 之電位爲V 1 由第1圖所示 及2均截止.。 2及比較器9 號被施 ’,一信 1時* 電位( 導通.| 2係被 當終端 輸出被 控制電 V 1 -及比較 連接至 A之電 反相.。 項 再 16. 頁 裝 訂 線 本紙張尺度通用中國困家標率(CNS } Α4規格(210X297公釐} • 10- 442989 A7 _B7_ 五、發明説明(。) 〇 於此時之終端A電壓及輸出端之電位變化係示於第9圖>。 若無關於啓始階段之電容電位是否爲V S S :即.,只 要比較器於啓始狀態被關閉,•電容器4之電位可以具有任 何狀態。. 雖然前述實施例已經加以說明,.但本發明可以加以實 施,.使比較器或輸出邏輯之輸入端被組合於任何狀態,。 於此所述之實施例可以被建構成一半導體積體電路.。 於此時.,電容係困難組合於積體電路中.,即連接至外部.。 因此,.本發明展現出效用, 依上述之本發明,.只加入一簡單電路•,此一操作完成 了,·即使在電容開路或短路至電源電壓或接地電位之異常 時,*輸出電位被改變.,使得整個設備之可靠度增加及安全 性被改良〜 請 it 閲 讀 背 1¾ 之 注 意 事 項 再 裝 訂 線 經濟部中央標準局負工消费合作社印裝 本紙張尺度適用t國國家橾準{ CNS > A4規格(210X297公釐) -11 -

Claims (1)

  1. ^ ^
    Α8 Β8 C8 D8 4 tp ϊ t 讨 1 % n r. ΐ ·:Ρ a 一控制 切換第一開 —第一 一輸入端* 端·該第一 壓時•輸出 -第二 參考電壓連 連接至該電 壓低於第三 一或閘 器之輸出。 申請專利範圍 附件一(A ): 第881.06877號專利申請案 中文申請專利範圍修正本 民國89年12月修正 1 種延遲電路,包含: —第一開關,具有第一端經由一第一參考電壓連接至 一電源之一端,該電源之另一端係接地: —電容,具有一第三端,其係連接至該第一開關之第 二端,並具有一第四端接地: 一定電流源,具有一第五端經一第二開關連接至第一 開關之第二端,並具有一第六端接地: , 電路,用以反應於來自輸入端送出之信號,而 關由閉路至開路及第二開關由開路至閉路;及 比較器,具有一連接至第一開關之第二端之第 並具有一經由一第二參考電壓接地之第二輸入 比較器當第一输入端之電壓低於第二輸入端電 一反相信號,該延遲電路特徴在於更包含: 比較器,具有一第三輸入端,其係經由一第三 接至電源的一端,並具有一第四輸入端,其係 容之第三端,該第二比較器當第四输入端之電 输入端之電壓時,輸出一反相電壓;及 電路,用以輸入第一比較器之輸出及第二比較 本紙張尺度適用中®國家揉準(CNS)A4现格<210 * 297公藿) • ' \ Γ Ϊ ϋ n n n f I i* n n u n I 錄丨 (請先H讀背面之注$項再填寫本頁)
TW088106877A 1998-04-28 1999-04-28 Delay circuit TW442989B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10119648A JP3023776B2 (ja) 1998-04-28 1998-04-28 遅延回路

Publications (1)

Publication Number Publication Date
TW442989B true TW442989B (en) 2001-06-23

Family

ID=14766657

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088106877A TW442989B (en) 1998-04-28 1999-04-28 Delay circuit

Country Status (5)

Country Link
US (1) US6388491B1 (zh)
JP (1) JP3023776B2 (zh)
KR (2) KR19990083573A (zh)
CN (1) CN1236194A (zh)
TW (1) TW442989B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525586B1 (en) * 2001-11-09 2003-02-25 Genesis Microchip, Inc. Programmable delay element using differential technique
CN100449516C (zh) * 2006-04-03 2009-01-07 广达电脑股份有限公司 外围装置检测系统及其方法
JP5389524B2 (ja) * 2009-05-14 2014-01-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 遅延回路
JP5535766B2 (ja) 2010-05-27 2014-07-02 ラピスセミコンダクタ株式会社 タイマー回路
JP5387691B2 (ja) * 2011-06-02 2014-01-15 トヨタ自動車株式会社 電圧駆動型素子を駆動する駆動装置
TWI456900B (zh) * 2011-11-17 2014-10-11 Global Unichip Corp 訊號延遲電路和訊號延遲方法
CN109696599A (zh) * 2018-12-27 2019-04-30 上海南芯半导体科技有限公司 用于电池保护芯片的外部电容短路检测电路及检测方法
JP7304195B2 (ja) * 2019-04-23 2023-07-06 ローム株式会社 遅延回路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3831113A (en) * 1973-06-01 1974-08-20 Rca Corp Relaxation oscillator
US3979598A (en) * 1975-03-26 1976-09-07 United Technologies Corporation Dual range adjustable delay circuit
JPH01119114A (ja) * 1987-10-31 1989-05-11 Sony Corp ディレイ回路
JPH01137817A (ja) * 1987-11-25 1989-05-30 Toshiba Corp 遅延回路
US5650739A (en) * 1992-12-07 1997-07-22 Dallas Semiconductor Corporation Programmable delay lines
US5627488A (en) * 1994-06-23 1997-05-06 Kabushiki Kaisha Toshiba Delay circuit, oscillation circuit and semiconductor memory device
KR0167247B1 (ko) * 1995-07-15 1999-02-01 문정환 디램의 지연 특성 보상 회로
JP3702038B2 (ja) * 1996-05-14 2005-10-05 株式会社ルネサステクノロジ 遅延回路
KR19980060861A (ko) * 1996-12-31 1998-10-07 김영환 시간지연 조절회로
JP3338758B2 (ja) * 1997-02-06 2002-10-28 日本電気株式会社 遅延回路

Also Published As

Publication number Publication date
JP3023776B2 (ja) 2000-03-21
KR100608935B1 (ko) 2006-08-03
CN1236194A (zh) 1999-11-24
KR19990083573A (ko) 1999-11-25
JPH11312966A (ja) 1999-11-09
US6388491B1 (en) 2002-05-14
KR19990083576A (ko) 1999-11-25

Similar Documents

Publication Publication Date Title
CN101421883B (zh) 电池组件及其断路检测方法
TW398107B (en) Charge/discharge control circuit and charging type power-supply unit
TW526628B (en) Charging and discharging control circuit and charging type power supply device
JP4864992B2 (ja) 電池平衡充電制御装置およびその電池モジュール
JP5621446B2 (ja) 電圧切り替え回路、該電圧切り替え回路を備える充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、および該バッテリーパックを用いた電子機器
TWI379481B (en) Battery charger,charging system and circuitry and method for providing over-voltage protection and input voltage bypass signal
TW442989B (en) Delay circuit
TWI536695B (zh) 適用於多種鋰電池保護方案的欠壓保護負載鎖存電路
TW201201474A (en) ESD protection circuit
CN201877592U (zh) Usb接口结构及具有该usb接口结构的电脑机箱
TW425748B (en) Charge and discharge control circuit
WO2016141572A1 (zh) 一种终端的漏电流检测电路及终端
WO2020052393A1 (zh) 充电装置与充电系统
WO2020052142A1 (zh) 充电装置与充电系统
CN105471018A (zh) 充放电控制装置及电池装置
CN115800189B (zh) 一种片上过流保护电路及保护方法
TW526440B (en) Method for controlling the charging and discharging phases of a backup capacitor
CN116260110A (zh) 一种应用于锂电池保护的片外延时可调电路
CN113809812A (zh) 双电池电路及其控制方法、电子设备
JP2004266882A (ja) バイパス抵抗付き二次電池と二次電池の保護方法
CN214069600U (zh) 充电保护电路、移动设备及充电设备
CN212162244U (zh) 一种带有检测及短路保护功能的Type C接口数据线
CN104935310A (zh) 应用于多谐振荡器的新型迟滞比较器
KR101892964B1 (ko) 반도체 집적 회로, 보호 회로 및 전지팩
CN210326997U (zh) 过载和短路保护电路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent