TW442880B - Method for automatically classifying the wafer with failure mode - Google Patents

Method for automatically classifying the wafer with failure mode Download PDF

Info

Publication number
TW442880B
TW442880B TW089101795A TW89101795A TW442880B TW 442880 B TW442880 B TW 442880B TW 089101795 A TW089101795 A TW 089101795A TW 89101795 A TW89101795 A TW 89101795A TW 442880 B TW442880 B TW 442880B
Authority
TW
Taiwan
Prior art keywords
wafer
failure mode
data
areas
patent application
Prior art date
Application number
TW089101795A
Other languages
English (en)
Inventor
Kang-Mian Chiou
Original Assignee
Promos Technologies Inc
Mosel Vitelic Inc
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc, Mosel Vitelic Inc, Siemens Ag filed Critical Promos Technologies Inc
Priority to TW089101795A priority Critical patent/TW442880B/zh
Priority to US09/605,557 priority patent/US6392434B1/en
Priority to DE10036961A priority patent/DE10036961B4/de
Application granted granted Critical
Publication of TW442880B publication Critical patent/TW442880B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

....... ....... '4 42 8 8 0 ............' 5327twf1.doc/002 A7 B7 五、發明說明(丨) 本發明是有關於一種將元件失敗模式分類的方法,且 特別是有關於一種在半導體製程中,以電腦執行將具有失 敗模式的晶圓自動分類的方法,以進一步找出產生問題的 製程或機台,並針對出現的失敗模式加以改進。 在半導體製程中,有許多因素影響製造出來的產品是 否可用,因此在設計電路時,必須考慮配合生產完成後的 測試需求,預先加入測試點或測試結構,當晶圓製造完成 後,根據預定的測試項目進行電性測試,由測試的結果評 估在製程中可能發生的問題。 收集與評估晶圓測試所得的數據資料是診斷生產線的 健全性以及鑑別製程失敗與否的關鍵性步驟,收集的資料 包括晶圓合格測試(wafer acceptance test, WAT)、缺陷 數據、每一區域的良率數據、每一個失敗模式的標準狀態。 習知是以人工的方式逐一比對每一個測試的結果,藉 以區分失敗模式’以人工比對的方式存在一些缺點,第一 是人工比對需要耗費相當長的時間,再者使用人工比對需 要經驗累積才能分辨失敗模式之間的差異,且容易因爲人 爲的疏忽而造成誤差。 此外’當製程的良率維持穩定時,改善良率的主要工 作就在區分新出現的錯誤,以及對出現的失敗模式進行除 錯。在製程中大部分的失敗模式並不會一直出現,而是間 歇性出現’在錯誤出現時要準確的將錯誤分類,藉以根據 分類找出有問題的製程步驟進一步加以改進,準確的分類 往往很難在短時間達到,而且當多種失敗模式同時出現, 3 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂·· 經濟部智慧財產局員X.消費合作社印製 442880 5327twfl,d〇c/〇〇: B7 五、發明說•明(>) 會增加分辨的困難度,使得很多良率損失無法找出原因, 因而無法進一步加以改進。 因此’本發明提供一種將失敗模式自動分類的方法, 以避免因爲人爲的疏失而判斷錯誤,也可以不用使用人力 檢視大量的偵測數據資料,藉以大幅節省分辨失敗模式的 時間’當新的數據輸入時,可以在短時間內分析該數據, 以對應找出其中包含的失敗模式以及待改進之處。 本發明提供一種將失敗模式自動分類的方法,首先由 內向外以同心圓的方法將晶圓分爲五個大區域,另外以大 約正負45度角的方向將每一個大區域再:區分爲四個小區 域,因此整個晶圓被區分爲20個小區域,在圖譜中可以 標示出晶圓上錯誤的晶方,以小區域的圖譜與整個晶圓圖 譜做比較’可自動得知具有變異的晶方在哪一小區域上, 有利於判斷製程變異的來源,節省人力逐一檢閱及判斷的 時間和避免誤差;或是提供一良率最佳的晶圓作爲模範群 組’而將欲偵測的晶圓與該模範晶圓比較,可自動得知新 的失敗模式,即可判斷屬於哪一種失敗模式。 以一個製程穩定製作出的晶圓,其測試圖譜不會出現 不均勻的錯誤分布,因此將小區域與整個晶圓的圖譜做比 較,或是將小區域與大區域的圖譜做比較,即可知道哪些 小區域出現較多的錯誤,而進一步根據錯誤出現的區域加 以分析判斷其失敗模式的種類,而改進與其相關的製程。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉一較佳實施例,並配合所附圖式,作詳細說明如 4 — W 裝 i I ί請先閱讀臂面之注意事項#'填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準 (CNS)A4規格(210 X 297公釐) 4 4288 Ο ........ ' S327twfl.doc/002 A7 _B7__ 五、發明說明(>) - 下: 圖式之簡單說明: 第1圖繪示係依照本發明一較佳實施例,將晶圓區分 成小區域的繪示圖; 第2圖繪示係依照本發明一較佳實施例的一種晶圓圖 譜比對裝置之示意圖; 第3圖係依照本發明上述方法,對一片晶圓不同區域 進行測試所得之結果圖; 第4圖係依照本發明上述之方法,將一片晶圓的不同 區域與模範晶圓作比較所得之結果圖; 第5圖爲晶圓分析之流程步驟;以及 第6圖爲晶圓資料與標準資料比對的流程步驟。 圖示標記說明: 110 電腦 112 測試機台 114 資料庫 116 輸出裝置 實施例 在製作半導體元件時,一片晶圓會被切割爲許多小的 方塊,稱爲晶片(chip)或晶方(die),而每一片晶圓均會 有一個刻號,用以作爲辨識的標記。請參照第1圖,本案 提供一晶圓10,以晶圓10的刻號處11作爲晶圓的下方, 首先將晶圓10由內向外劃分爲A、B、C、D、E五個同心 的大區域,另外以大約正負45度角的方向將每一個大區 5 本紙張尺度適用中國國家標準(CNS>A4規格(210 X 297公釐) • — Ι\ϊ· » - I I (請先閱讀贵面之注意事項再填寫本頁) ο. A7 :-442880 5327twfl.d〇C/〇°2 五、發明說明(¥ ) 域再區分爲四個小區域,分別標示爲Al、A2、...........、 E3、E4,因此整個晶圓被區分爲20個小區域。 在半導體元件的製程進行後,各種測試數據,比如晶 圓合格測試、缺陷數據、每一區域的良率數據、每一個失 敗模式的標準狀態、電性測試結果、或晶圓圖譜。 請參照第2圖,其繪示依照本發明一較佳實施例的一 種晶圓圖譜比對裝置之示意圖,比對裝置包括電腦U〇、 資料庫114與輸出裝置116。其中,電腦110用以進行圖 譜比對,且電腦110與測試機台112連線,用以將在測試 機台112上進行測試後的資料傳送到電腦Π0中;資料庫 114與電腦U0連結,用以儲存所有測試資料包括晶圓圖 譜,並隨時提供電腦110所需之資料,以利分析之進行; 而電腦110分析後的結果會傳送到輸出裝置116。 每一片晶圓的測試結果可以儲存在一個單獨的檔案 中,在圖譜中可以將在晶圓10上出現錯誤的晶方——標 示出來。此外,電腦110更包括一比對程式,可以拿同一 片晶圓不同區域的晶方進行相互比對,也可以比對兩個不 同的晶圓β對一個製程穩定製作出的晶圓,其測試圖譜不 會出現不均勻的錯誤分布而言,因此將小區域與整個晶圓 的圖譜做比較,比如拿Ε1與整個晶圓10作比較;或是將 小區域與大區域的圖譜做比較,比如拿Ε1與整個Ε區作 比較’即可知道哪些小區域出現較多的錯誤,而進一步根 據錯誤出現的區域加以分析判斷其失敗模式的種類,而改 進與其相關的製程。 6 本紙張尺度適用中國國家標準(CIsJS)A4規格(210 x 297公釐) I -ri I (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員1-宵f pi ^4 42 8 8 Ο ' … 5 32 7twf1 ,doc/002 Α7 Β7 r----- -- ^^ 五、發明說明(r) 請參照第3圖,其繪示爲依照本發明上述方法,對〜 片晶圓不同區域進行測試,所得之結果,橫軸爲區域代號 以及失敗模式的種類,而縱軸爲其區域出現錯誤的晶圖白勺 總數量,例如橫軸E4YdcABl所對應的縱軸爲2200,即表 示E4與E相比較有2200餘片晶圓之E4平均値低於E ;其 中,表中所用的失敗模式的名稱YdcABl ' Ya、YB53爲自 訂名稱,依據產品的種類或不同的製造廠商會有所不同, 而每一片晶圓都會得到如第1圖所示的圖譜與如第3圖所 示的分析結果,圖中所示之P55C064M16A爲晶圓編號。 第3圖將出現錯誤的晶圓與錯誤的種類依數量由高排 到低,因此圖中最左方的失敗模式表示錯誤數量最高,如 圖所示,在E1與E4出現YB幻錯誤的數量相近,表示在 彼此相鄰的E1與E4區域都有出現製程上的問題,也表示 這兩個區域的失敗模式相近。 請參照第4圖,其繪示爲依照本發明上述之方法,將 一片晶圓的不同區域與模範晶圓作比較所得之結果。本方 法將晶圓與模範晶圓比較後找出哪些測試項目與標準資料 的分布不同,亦即落在模範群組的資料分布之外。圖中之 査 橫軸爲每個大區域,比如A、B、C、D、或E區上出現各種 在 ! 的失敗種類,縱軸則爲某種失敗模式在該區相對於模範晶 ί 圓出現錯誤的百分比’例如圖中最左方的失敗模式表示Ε ; 區BLK16M與標準資料比較後有16%之晶圓落於模範群組的 • 資料分布之外。圖中所示P55C064M16A爲晶圓編號。如圖 所示,在C區與〇區出現BLK4M的失敗模式之百分比接近, 7 — — ΪΙΪΙΙΙ Ίi t ^ i I — I I I I ! 1IHI I I -' 〈靖先閱讀-f面之注意事項再填窝本頁}
本紙張尺度適用中國國家標準(CMS)A4規格(210 X 297公釐) 4 428 8 0 5327twf1,doc/002 A7 B7 五、發明說明(么) 表示對P55C064M16A這片晶圓來說,其C區與D區出現了 相同的失敗模式,且其出現比例高於其他區域。 晶圓分析之流程步驟如第5圖所示,在經過測試之後’ 晶圓資料會自測試機台112傳送到電腦110做及時分析, 進行分析時,在步驟510輸入晶圓編號,以選擇欲進行分 析的晶圓資料,比如編號爲P55C064M16A的晶圓,其資料 包括如第3圖與第4圖所示的失敗模式統計圖。 在步驟520中,選擇比對的方法,比如選擇小區域之 間的比較,或是區域與整個晶圓作比較,比對程式會自資 料庫114中取得所需的晶圓資料,進行比對,找出失敗模 式相近的晶圓區域,或找出具有較高比例的失敗模式與出 現的區域。 在步驟530中,電腦110會將比對程式運作的結果經 輸出裝置116輸出,輸出方式包括顯示在顯示器上,或是 以印表機列印出來,抑或是儲存於資料庫中,以供日後參 考。 經濟部智慧t-肖f (請先閱讀背面之注意事項再填寫本頁) 因此,根據上述流程步驟進行圖譜的分析,電腦可以 自動找出在一段的生產時間內,哪一些批次(l〇t)的產品 具有相同的失敗模式,再進一步分析該些批次的晶圓,尋 找出共通性’比如該些批次的產品是否通過某些共同的機 台,亦或經歷過某些共同的製程,找出有問題的製程步驟 或機台以後’便可以針對出現的失敗模式加以改進製程或 機台上的缺失。 要注意的是,晶圖的區域方式視製程設計而定’不一 8 4 42 8 8 〇 5327twf1.doc/002 A7 B7 經齊Sr皆 五、發明說明(ο ) 定爲上述之五個同心的大區域,同心之區域數量越多,區 域之間的差異越容易顯現,但是比對所花費的時間也相對 變長;而小區域的劃分是以正負45度角的方向切割,因 爲失敗模式出現的方式多以對稱方式出現,如果以垂直與 水平的方向切割,對稱的區域均會出現相同的錯誤,在互 相比較時就無法找出其差異。 此外,比對方式不只限於在同一片晶圓的不同區域進 行比較,本發明尙在資料庫114中儲存一個標準資料,所 有晶圓經過測試得到的數據傳送到電腦110以後,比對程 式均會將這些資料拿來與標準資料進行比對,比對結果則 傳送到輸出裝置。其中,所謂的標準資料係指由一片或一 批最佳良率的晶圓所產生的數據。 其比對流程如第6圖所示,在經過測試之後,晶圓資 料會自測試機台112傳送到電腦110做及時分析,或傳送 到資料庫U4,此外資料庫中儲存有一標準資料。進行分 析時,在步驟610輸入晶圓編號,以選擇欲進行分析的晶 圓資料,比如編號爲P55C064M16A的晶圓,其資料包括如 第3圖與第4圖所示的失敗模式統計圖。 在步驟620中,選擇比對的方法,比如選擇小區域之 間的比較,或是較大區域之間的比較,比對程式會自資料 庫H4中取得所需的晶圓資料以及對應的標準資料。 在步驟630中,比對程式會對標準資料與選擇的晶圓 資料進行比對,失敗模式出現數量或百分比高於標準資料 的區域或晶圓,即表示該區域或該晶圓的良率不符合產品 9 {請先閱讀背面之注意事項再填寫本頁) 裝 . 本紙張尺度適用中國國家標準(CMS)A4規格(210 X 297公釐) 4 5^27twfl.doc/002 五、發明說明(育) 要求,對應於此失敗模式的機台或製程需要進行進一步的 改進與檢驗。 在步驟640中’電腦11〇會將比對程式運作的結果經 輸出裝置U6輸出,輸出方式包括顯示在顯示器上,或是 以印表機列印出來,抑或是儲存於資料庫中,以供日後參 考。 在第5圖所用的比對流程中’由於是晶圓間不同區域 的比對,所得之結果爲一比較性的,目的可以將具有相同 失敗模式以及相同比例的批次分類歸納出來,如果所有的 晶圓普遍出現一個相同的問題,則無法利用此比對方法找 出;而第6圖所示的比對流程則是將測試晶圓與一個標準 資料作比較,因此出現的結果是絕對性的,一旦選擇的晶 圓資料與與標準資料有差異,電腦的比對程式就可以將差 異處找出。 在測試時’可以選擇以一片晶圓爲單位,或是以批次 (1 〇 t)爲單位,經過測試,若是同一批次,兩片晶圓之間 的差異可以推測是產品本身或是機台不穩定,而要是批次 之間的差異,則可能是製程出現問題,因此本發明提供的 方法有助於診斷製程缺點,以及用以改善製程提高製程良 率。 此外,本發明提供之方法係以電腦進行比對,取代習 知以人工逐筆比對資料的方法,不僅能夠大幅縮短比對的 時間,在短時間內迅速發現問題以加以改善,且不會有人 爲的疏失,可減少因人爲疏失產生的鍇誤判斷,更能找出 -Ϊ I I 1 — — I ! * 1 I {請先閱讀背面之注意事項再填寫本頁} 訂· 1Β1ΡΓΠ 本紙張尺度過用T闼國家標準(CNS>A4規格(210x297公髮〉 ”442'8r::(:;:4428 8 Ο 5327twf1.doc/002 A7 B7 五、發明說明(f ) 一些人工無法找出的製程缺點,進一步改善製程,以提稱 產品的良率。 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 ----wi--- y- 裝,------•訂 it-----東、 \ .-L. (請先閲讀嘴面之注意事項再填寫本頁) %
I I 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 442880 5327twfl.doc/002 六、申請專利範圍 1. 一種將具有失敗模式的晶圓自動分類的方法,包括 下列步驟: 提供一晶圚,將該晶圓由內向外區分爲複數個圍繞中 心之區域; 對該晶圓進行測試,取得一測試資料;以及 自該測試資料取得該些區域之資料,並互相比較歸納 出具有相同失敗模式之區域。 2. 如申請專利範圍第丨項所述之將具有失敗模式的晶 圓自動分類的方法,其中該些圍繞中心之區域爲五個區 域。 3. 如申請專利範圍第1項所述之將具有失敗模式的晶 圓自動分類的方法,其中更進一步將該些圍繞中心之區域 區分別分爲四個小區域。 4. 如申請專利範圍第3項所述之將具有失敗模式的晶 圓自動分類的方法,其中該些小—域係以約爲正負45度 角的方向切割該些圍_中心之區域。 5. 如申請專利範圍第1項所述之將具有失敗模式的晶 ..- 圓自動分類的方法,其中該測試資料係一製程進行時對該 晶圓進行各種測試取得之數據資料,包括一晶圓圖譜、一 電性測試結果、一晶圓合格測試、一缺陷數據、一晶圓良 率數據。 6. —種將具有失敗模式的晶圓自動分類的方法,包括 下列步驟: 提供一晶圓,將該晶圓由內向外區分爲複數個圍繞中 t2 (請先閱讀背面之注意事項再填寫本頁) ' 1 I 1 I I I I ----- I 1 -- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 442880 5327twfl. doc/002 六、申請專利範圍 心之區域; 對該晶圓進行測試,取得一測試資料; 提供一標準資料; 比較該測試資料與該標準資料,根據該標準資料至少 找出該晶圓一失敗之區域以及一失敗模式;以及 進一步根據該失敗區域與該失敗模式找出對應之一製 程。 7. 如申請專利範圍第6項所述之將具有失敗模式的晶 圓自動分類的方法,其中該些圍繞中心之區域爲五個區 域。 8. 如申請專利範圍第6項所述之將具有失敗模式的晶 圓自動分類的方法,其中更進一步將該些圍繞中心之區域 區分別分爲四個小區域。 9. 如申請專利範圍第8項所述之將具有失敗模式的晶 圓自動分類的方法,其中該些小區域係以約爲正負45度 角的方向切割該些圍繞中心之區域。 10. 如申請專利範圍第6項所述之將具有失敗模式的晶 圓自動分類的方法,其中該測試資料係一製程進行時對該 晶圓進行各種測試取得之數據資料,包括一晶圓圖譜、一 電性測試結果、一晶圓合格測試、一缺陷數據、一晶圓良 率數據。 11. 如申請專利範圍第6項所述之將具有失敗模式的晶 圓自動分類的方法,其中該方法進一步用以比較複數個批 次之晶圓。 -紙張尺度適用中國國豕標準 (CNS〉A4規格(210 X 297公髮) I----------ΐ, --------* 訂--------- "ί!〉 (請先閱讀背面之注意事項再填寫本頁)
TW089101795A 2000-02-02 2000-02-02 Method for automatically classifying the wafer with failure mode TW442880B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW089101795A TW442880B (en) 2000-02-02 2000-02-02 Method for automatically classifying the wafer with failure mode
US09/605,557 US6392434B1 (en) 2000-02-02 2000-06-27 Method for testing semiconductor wafers
DE10036961A DE10036961B4 (de) 2000-02-02 2000-07-28 Verfahren zum Testen von Halbleiterwafern unter Verwendung von in Unterbereiche aufgeteilten Bereichen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089101795A TW442880B (en) 2000-02-02 2000-02-02 Method for automatically classifying the wafer with failure mode

Publications (1)

Publication Number Publication Date
TW442880B true TW442880B (en) 2001-06-23

Family

ID=21658691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089101795A TW442880B (en) 2000-02-02 2000-02-02 Method for automatically classifying the wafer with failure mode

Country Status (3)

Country Link
US (1) US6392434B1 (zh)
DE (1) DE10036961B4 (zh)
TW (1) TW442880B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8173449B2 (en) 2006-06-09 2012-05-08 Sumco Corporation Method for making COP evaluation on single-crystal silicon wafer

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901340B1 (en) * 2001-04-02 2005-05-31 Advanced Micro Devices, Inc. Method and apparatus for distinguishing between sources of process variation
DE10204426A1 (de) * 2002-02-04 2003-08-21 Infineon Technologies Ag Verfahren zur Fehleranalyse in der Waferfertigung
JP2003243470A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 異常検出システム、プログラムおよび記録媒体
US6751518B1 (en) * 2002-04-29 2004-06-15 Advanced Micro Devices, Inc. Dynamic process state adjustment of a processing tool to reduce non-uniformity
US20050006726A1 (en) * 2003-04-01 2005-01-13 Infineon Technologies Ag Apparatus and method for testing semiconductor nodules on a semiconductor substrate wafer
TWI225674B (en) * 2003-09-03 2004-12-21 Powerchip Semiconductor Corp Method of defect root cause analysis
JP3742087B2 (ja) * 2003-11-07 2006-02-01 株式会社東芝 不良検出システム、不良検出方法及び不良検出プログラム
US7198964B1 (en) 2004-02-03 2007-04-03 Advanced Micro Devices, Inc. Method and apparatus for detecting faults using principal component analysis parameter groupings
KR101195226B1 (ko) * 2005-12-29 2012-10-29 삼성전자주식회사 반도체 웨이퍼 분석 시스템
DE112007001378B4 (de) 2006-06-07 2016-05-19 Sumco Corporation Verfahren zur Bestimmung von Faktoren der COP-Erzeugung für einen Siliciumeinkristallwafer
DE102006034599B4 (de) * 2006-07-26 2010-01-21 Infineon Technologies Ag Verfahren zum Verschalten aus einem Wafer gefertigter Halbleiterchips
JP4970882B2 (ja) * 2006-09-25 2012-07-11 東京エレクトロン株式会社 基板の測定方法、プログラム、プログラムを記録したコンピュータ読み取り可能な記録媒体及び基板の測定システム
JP5342199B2 (ja) * 2008-09-19 2013-11-13 ルネサスエレクトロニクス株式会社 不良率予測方法、不良率予測プログラム、半導体製造装置の管理方法、および半導体装置の製造方法
WO2010046724A1 (en) * 2008-10-22 2010-04-29 Stmicroelectronics (Grenoble) Sas Method for an improved checking of repeatability and reproducibility of a measuring chain, in particular for the quality control by means of the semiconductor device testing
DE102016116345B4 (de) 2016-09-01 2018-05-09 Infineon Technologies Ag Verfahren für das zusammenbauen von halbleiterbauelementen
CN112670196B (zh) * 2019-10-16 2022-08-26 夏泰鑫半导体(青岛)有限公司 晶圆检测方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576554A (en) * 1991-11-05 1996-11-19 Monolithic System Technology, Inc. Wafer-scale integrated circuit interconnect structure architecture
FR2694410B1 (fr) * 1992-07-30 1994-10-28 Sgs Thomson Microelectronics Procédé de test de la résistance par carré de couches diffusées.
US5585737A (en) * 1993-12-27 1996-12-17 Tokyo Electron Kabushiki Kaisha Semiconductor wafer probing method including arranging index regions that include all chips and minimize the occurrence of non-contact between a chip and a probe needle during chip verification
JP2813147B2 (ja) * 1995-02-14 1998-10-22 三菱電機株式会社 微小異物の分析方法、分析装置およびこれらを用いる半導体素子もしくは液晶表示素子の製法
JP3135825B2 (ja) * 1995-09-27 2001-02-19 株式会社東芝 プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法
US5726920A (en) * 1995-09-29 1998-03-10 Advanced Micro Devices, Inc. Watchdog system having data differentiating means for use in monitoring of semiconductor wafer testing line
US5995915A (en) * 1997-01-29 1999-11-30 Advanced Micro Devices, Inc. Method and apparatus for the functional verification of digital electronic systems
US6232134B1 (en) * 2000-01-24 2001-05-15 Motorola Inc. Method and apparatus for monitoring wafer characteristics and/or semiconductor processing consistency using wafer charge distribution measurements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8173449B2 (en) 2006-06-09 2012-05-08 Sumco Corporation Method for making COP evaluation on single-crystal silicon wafer

Also Published As

Publication number Publication date
DE10036961A1 (de) 2001-08-16
DE10036961B4 (de) 2007-05-24
US6392434B1 (en) 2002-05-21

Similar Documents

Publication Publication Date Title
TW442880B (en) Method for automatically classifying the wafer with failure mode
US6349240B2 (en) Semiconductor device manufacturing system and method of manufacturing semiconductor devices
US11016035B2 (en) Smart defect calibration system and the method thereof
US7352890B2 (en) Method for analyzing circuit pattern defects and a system thereof
JP5405453B2 (ja) 設計データ領域での検査データの位置を決める方法と装置
JP3255292B2 (ja) プロセス管理システム
CN106897477B (zh) 诊断系统、集成电路设计布局及物理集成电路实施的方法
TW201517192A (zh) 晶片對資料庫的影像檢測方法
CN104916559A (zh) 结合实体坐标的位失效侦测方法
JP2002299401A (ja) 検査システムと検査装置と半導体デバイスの製造方法及び検査プログラム
KR20030051064A (ko) 순수 디펙트에 의한 페일 발생 확률 측정방법, 순수디펙트에서 추출한 패턴 파라미터의 분류를 이용한 디펙트제한 수율 측정 방법 및 순수 디펙트에 의한 페일 발생확률 및 디펙트 제한 수율을 측정하기 위한 시스템
CN101140307B (zh) 自动目检方法
CN114019352B (zh) 一种电容式指纹识别芯片大板ft测试系统及测试方法
CN101493494B (zh) 晶圆的测试方法与系统
US7855088B2 (en) Method for manufacturing integrated circuits by guardbanding die regions
JP3550525B2 (ja) 不良モードを有するテストウェハーの自動分類方法
TWI455223B (zh) 面板驅動積體電路之嵌入式記憶體的測試裝置與方法
US20220383473A1 (en) Method and system for diagnosing a semiconductor wafer
TW201237978A (en) Method of smart defect screen and sample
US20060111859A1 (en) Semiconductor chip inspection supporting apparatus
TW200929409A (en) A semiconductor device testing system and testing method thereof
JP2005277247A (ja) 処理装置、表示方法および表示プログラム
TW562947B (en) Analysis method for memory repair
TW516149B (en) Automated wafer re-testing process
TW526449B (en) Method for using median in quality control

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent