TW440928B - Method for forming a silicon conductive layer by CVD - Google Patents

Description

【440928 五、發明說明（l) 發明之領域 本發明提供一種利用CVD來形成一矽質導電層的方 法。 背景說明 在目前的半導體製程中，常常將純石夕物質經過適當地 摻雜來做為矽質導電層，以形成I c元件中的導電材料。這 些純矽物質可以是單晶矽或多晶矽（p〇ly-Si 1 icon)，而非 晶石夕（amorphous silicon)的使用也逐漸普遍。一層結構 良好的矽質導電層不能有空洞（void)殘存於矽質導電層 内，並且矽質導電層内的摻質（dopant)必須均勻地分佈在 矽質導電層内。此外，製作矽質導電層的時間越少，越有 助於減少生產的成本，增加產能（throughout)。 習知形成矽質導電層的方法，是以低壓化學氣相沈積 (low pressure chemical vapor deposition, LPCVD)， 並同時（in-situ)進行摻雜以形成一.摻雜参、晶石夕層。習知 方法是將半導體晶片放入真空艙内’然後同時通入石夕甲貌 (silane, SiH4)以及可解離出推質的氣體（例如：碟化氣 氣體）。矽曱烧經力σ熱後：會解離’而在半導體晶片表面上 沈積成一層多晶石/層。在多晶矽層成長時，摻質會隨著石 原子的沈積而摻入多晶矽層内，因此可同時完成推=夕f

第4頁 卜 4 40 92 8 五、發明說明（2) 矽層的沈積'與摻雜製程。 隨著半導體製程技術的持續進步以及半導體元件尺寸 的不斷縮小’沈積製程的熱預算（therma；l budget)必須降 低’以限制基底（substrate)内之摻質的擴散 (di f fusion)。但是’利用較低的溫度（<62〇〇c )來沈積摻 雜多晶石夕層’沈積速率（dep〇si t i〇n rate)過慢，間接增 加生產成本，降低產能。因此選用一種沈積速率較快的反 應氣體（例如：矽乙院）’似乎可以解決這項問題。 然而，採用矽乙烷（Si 2H0)來沈積摻雜多晶矽層，雖然 可以改善沈積速率過慢的問題，但是卻也面臨階梯覆蓋 (step cover age)能力降低的問題。此外，在進行沈積製 程時’過快的沉積速率將使得摻質無法均勻地分佈在矽乙 烧所形成的多晶矽層之内，因而導致摻雜活性（d〇ped activity)的大幅降低，尤其是在摻雜多晶矽層的底部， 也就是一開始形成摻雜多晶矽層的區域。而且過低的摻質 濃度往往而形成一層電荷的空乏區，進而無法均勻地降低 #雜多晶石夕層的電阻值。 發明概述 本發明之主要目的在於提供一種利用CVD來形成一石夕 質導電層的方法，以改善習知技術中摻質分佈不均的問 440928 五、發明說明（3) 題，並避免沈積速率過慢以及階梯覆蓋能力過低的問題。 本發明之方法是先將一半導體晶片放入一真空艙内， 接著通入一矽曱烷氣體，並同時（in-situ)導入一可產生 一第一掺質的氣體，以於該半導體晶片上形成一第一摻雜 矽薄膜。然後再通入一矽乙烷氣體，並同時導入一可產生 —第二摻質的氣體，於該第一掺雜矽薄膜上形成一第二摻 雜矽薄膜，完成該矽質導電層的製程。 本發明方法首先利用矽甲烷來形成階梯覆蓋能力較佳 的該第一摻雜矽薄膜，接著利用矽乙烷來形成沈積速率較 快的該第二摻雜矽薄膜，因此可改善前述沈積速率過慢以 及階梯覆蓋能力過低的問題。此外，該第一摻雜矽薄膜内 的摻質會擴散至該第二糝雜矽薄膜内，可均勻地降低該石夕 質導電層的電阻值。 發明之詳細說明 電極1 0之方法的示意圖。 電層的方法，可在一半導 (storage node) 10° 如圈 請參考圖一至圖六，圖一至圖六為本發明形成一健存

一矽基底(silicon substrate) 14， 7战0曰门丄乙。〇” 矽基底14表面的一預定區域上，以~~ M0S電晶體1 6設於 440923 五、發明說明（4) M0S電晶體i 6與矽’基底1 4的上方。其中，M0S電晶體1 6包含 有一源極2 0、一汲極2 2以及一閘極2 4。 本發明之方法是先於半導體晶片1 2上的介電層1 8内形 成一接觸洞（contact hole) 26。以本發明為例，所形成 的接觸洞26的寬度介於3 0 0 0〜6 0 00埃（angstrom, & )之間， 且深度（即介電層1 8的厚度）大約為6 0 0 0〜9 0 0 0埃。然後將 半導體晶片1 2放入一真空搶（chamber)(未顯示）内，以進 行一化學氣相沈積（chemical vapor deposition, CVD)製 程。 化學氣相沈積製程是分兩階段來進行，第一階段先通 入一矽甲烷（silane, SiH4)氣體’並同時（in-situ)通入 一磷化氫（phosphine, P Η 3)氣體。此時，通入矽甲烷的氣 體流量為 0 . 5 〜5 s 1 m ( s t andar d 1 i t er per m i nu t e )，鱗化 氫的氣體流量為50〜300 sccm(standard cubic cent i meter per minute) >而真空艙内的氣壓為l〇~5〇〇 Tor r，對半導體晶片1 2所施加的溫度為5 5 0〜7 5 0°C。 如圖二所示，矽甲统與磷化氫氣體在高溫下會分別解 離出矽原子與磷原子，矽原子會沈積並聚集在半導體晶月 12的表面，而逐漸形成一矽薄膜。在矽薄膜成長時，碟原 子也會被吸附入石夕薄膜内，而在半導體晶片1 2上形成一摻 雜矽薄膜2 8。經由沈積溫度的控制，可控制摻雜石夕薄膜2 8

44092 8

五、發明說明（5) 形成一非晶矽（amorphous si 1 ixon)結構或一多晶石夕（p〇1 s 1 1 i con)結構。而在本發明中，所形成的摻雜矽薄膜2 y 為多晶矽結構。在圖二中，空心圓圈27表示矽原子，、眘糸 圓圈2 9則表示磷原子。 、 貫心 如圖三所示，由於由矽甲烷所形成的矽薄膜具有較 的階梯覆蓋能力，所以摻雜矽薄膜2 8可均勻填滿接觸洞 2 6，而不會產生孔洞。然而，矽曱烷的沈積速率較慢^ 了節省製程的時間，本發明摻雜矽薄膜2 8的沈積 ^ 引 ί ί56i〇=〇〇\U )之間，也就是使沈積的厚度接近ϋ 洞26寬度的一半。如此一來，可使摻雜矽薄膜28完全 接觸洞2 6，卻不會花費太多的製作時間。 1 如圖四所示，化學氣相沈積製程的第二階段是通入一 矽乙烷（Si 2He)氣體，並同時通入磷化氣氣體，而在摻雜 .薄膜28上形成一摻雜矽薄膜30。此時，通入矽乙烷的氣 流量為0.2〜2 slm，填化氫的氣體流量為5〇〜3 0 0 sccm，而 真空驗内的氣壓為10〜5 0 0 Torr，對半導體晶片ι2所施加 的溫度為5 0 0〜7 0 (TC 〇 與CVD第一階段相同的原理，矽乙烷也會遇熱解離出 石夕原子’而與磷化氫氣體解離出來的磷原子形成摻雜石夕薄 膜3 〇。同樣的，經由沈積溫度的控制，本發明方法可控制 摻雜矽薄膜28形成非晶矽結構或多晶矽結構。在本發明 '4092Β ---- 五、發明說明（6) 薄膜Τ二ΐ Ξ ί雜石夕薄膜3〇為一摻雜非晶石少層’而1播雜石夕 洗=ίΐ介於45〇〇〜1 050 0埃U )之間。由於石夕乙院的 羊棱決’因此推雜矽薄膜3 〇可快速地形成。 行一 域外 後， 製程 32， 表面 再補 成的 表面 電極 達到 斤示’在完成化學氣相沈積製程之後，接著逸 I摻製程，以去除接觸洞26上方之一預定區 2♦缚膜28、30,完成儲存電極10的製作。^ 、、行一半球化顆粒（hemi-spherical grain HSr^ 成以於儲存電極1〇的表面形成複數個半球狀的 =加儲存電極i㈣表面積β因為增加儲存電極 $了以增加了儲存的電荷量…降低對 )的時間。此外，由於在非晶石夕層表面形 法形成的半球狀顆…1此以：： 計為換雜非晶❹’以使半球化顆粒= 請參考圖七與圖八，圖七與圖八為本發明报ώ 一 ω & 導電層40之方法的示意圖。本發明利用 層（gate electrode) 40。 製作一閘極導電 首先’本發明先在矽基底42的表面上形，一 pq找备儿 (gate oxide)層44’接著進行化學氣相沈積J程:與圖一

f 4 4 0 9 2 8 五、發明說明（7) 至圖六所示之儲存電極的製程類似，閘極導電層4〇的化學 氣相沈積製程亦分成兩階段，以分別通入矽甲烷與矽乙烷 氣體，並皆同時通入磷化氫氣體來進行摻雜製程，以在閘 極氧化層44的表面相繼形成兩摻雜矽薄膜46、48。而依據 生成溫度的不同，推雜梦薄膜46、48的結構可均為非晶石夕 結構或多晶矽結構’但亦可各為掺雜非晶矽層與摻雜^晶 矽層。如圖八所示’最後再利用黃光以及蝕刻等製程，去 除一預定區域外的摻雜梦薄膜4 6、4 8與閘極氧化層4 4，使 得殘留於矽基底4 2表面上的摻雜矽薄膜46、4 8構成閘極導 電層40° 本發明利用CVD形成矽質導電層的方法是分成兩階段 來實施：第一階段以矽甲烷與磷化氫氣體來沈積，利其 階梯覆蓋能力較佳的優點’來避免所形成的矽質導電層内 雇生孔洞；第二階段再以石夕乙烧與磷化氫氣體來沈積， 用其沈積速率較快的優點’來減少製程的時間與成本。 外/，由於矽曱烷所形成的摻雜矽薄膜28、46具有較佳的= 雜活性’而且在後續製程中’摻雜矽薄膜2 8、46内的接質 會擴散到由矽乙烷所形成之摻雜梦薄膜30、48的底部^因 此本發明可使摻雜矽薄膜30、48内的摻質均勻分佈，進 使得矽質導電層的電阻值可以均句地降低。 相較於習知利用LPCVD來形成掺雜多晶石夕層的方法， 本發明形成矽質導電層的方法結合矽曱烷與矽乙烷不同的

第10頁 440928 五、發明說明（8) 沈積特性，分兩階段來沈形成矽質導電層。因此，本發明 矽質導電層的製作方法可一併解決階梯覆蓋能力不佳與沈 積速率過慢的問題，並利用掺雜活性較佳的摻雜矽薄膜 2 8、4 6，使摻雜矽薄膜3 0、4 8内的摻質均勻分佈，使得本 發明矽質導電層具有更好的電性表現。 以上所述僅本發明之較佳實施例，凡依本發明申請專 利範圍所做之均等變化與修飾，皆應屬本發明專利之涵蓋 範圍。 卜 4 4 Ο 9 2 8 圓式簡單說明 圖示之簡單說明 ^ 圖一至圖六為本發明形成一儲存電極之方法的示意 圖。 圖七與圖八為本發明形成一閘極導電層之方法的示意 圖。 圖示之符號說明 10 儲 存 電 極 12 半 導 體晶 片 14 矽 基 底 16 MOS電晶爱 18 介 電 層 20 源 極 22 汲 極 24 閘 極 26 接 觸 洞 27 矽 原 子 28 摻 雜 矽 薄 膜 29 鱗 原 子 30 摻 雜 矽 薄 膜 32 半 球 狀顆 粒 40 閘 極 導 電 層 42 矽 基 底 4 4 閘 極 氧 化 層 46 摻 雜 矽薄 膜 48 接 雜 矽 薄 膜

笫12頁

Claims (1)

1. '''4^〇928 六、申請專利範圍 1· 一種利用化學氣相沈積（chemical vapor deposition， CVD)來形成一矽質導電層的方法，該方法包 含有下列步驟： 將一半導體晶片放入一真空臉（chamber)内； 通入一砂甲烧（silane, SiH 4)氣體，並同時 (in-situ)通入一可產生一第一摻質（dopant)的氣體，以 於該半導體晶片上形成一第一摻雜矽薄膜；以及 通入一矽乙烷（Si 2HS)氣體，並同時通入一可產生一第 二摻質的氣體，於該第一摻雜矽薄膜上形成一第二摻雜矽 薄膜，以完成該矽質導電層。 2. 如申請專利範圍第1項之方法，其中該矽質導電層係 包含一非晶石夕（amorphous silicon)結構或一多晶石夕（poly s i 1 i con)結構 ° 3. 如申請專利範圍第1項之方法，其中該可產生該第一 與第二摻質的氣體為一磷化氫（phosphine，PH 3)氣體。 4. 如申請專利範圍第3項之方法，其中於通入矽甲烷 時，梦 f 烧的氣體流量為 0.5~5 sliu(standard liter per minute)，填化氫的氣體流量為50〜300 sccm(standard cubic centimeter per minute)，真空擒内的氣壓為 10〜500 Torr，對該半導體晶片所施加的溫度為550〜750 °C 。

   第13頁 440 92 8 六、申請專利範圍 5. 如申請專利範圍第3項之方法，其中於通入矽乙烷 時，矽乙烷的氣體流量為0 . 2〜2 s 1 ra，磷化氫的氣體流量 為50~300 seem，真空艙内的氣壓為10~500 Torr，對該半 導體晶月所施加的溫度為5 0 0 ~ 7 0 0°C。 6. 如申請專利範圍第1項之方法，其中該矽質導電層係 用來做為一閘極導電層（gate electrode)。 7. 如申請專利範圍第1項之方法，其中該矽質導電.層係 闬來做為一儲存電極（storage node)。 8. 如申請專利範圍第7項之方法，其中該第二摻雜矽薄 膜為一摻雜非晶矽層。 9. 如申請專利範圍第7項之方法，其令該第一摻雜矽薄 膜的厚度係介於1500〜300 0埃（angstrom，&)之間。 10. 如申請專利範圍第7項之方法，其中該第二摻雜矽薄 膜的厚度係介於4 5 0 0 ~ 1 0 5 0 0埃U )之間。 11. 一種利用化學氣相沈積來形成一儲存電極的方法，該 方法包含有下列步驟： 於一半導體晶片上之一介電層内形成一接觸洞

   第14頁 4 4 Q、9 2 8 六、申諳專利範圍 (contact hole)； 將該半導體晶片放入一真空艙内； 通入一矽曱烷（SiH 4)氣體，並同時通入一可產生一第 一摻質的氣體，以於該半導體晶片上形成一第一摻雜矽薄 膜來填滿該接觸洞； 進行一第二化學氣相沈積製程，通入一矽乙烷（S i 2H 6) 氣體，並同時通入一可產生一第二摻質的氣體，以於該第 —摻雜矽薄膜上形成一第二摻雜矽薄膜；以及 去除該接觸洞上方之一預定區域外的該第一與第二摻 雜矽薄膜，以完成該儲存電極。 1 2.如申請專利範圍第11項之方法，其中該儲存電極係包 含一非晶矽結構或一多晶矽結構。 13. 如申請專利範圍第11項之方法，其中該可產生該第一 與第二摻質的氣體為一磷化氫（PH3)氣體。 14. 如申請專利範圍第13項之方法，其中於通入矽曱烷 時，矽曱烷的氣體流量為.0 . 5〜5 s 1 ra，磷化氫的氣體流量 為50~300 seem，真空搶内的氣壓為10〜500 Torr，對該半 導體晶片所施加的溫度為5 5 0 ~ 7 5 0°C。 1 5 .如申請專利範圍第1 3項之方法，其中於通入矽乙烷 時，妙乙烧的氣體流量為0.2~2 slm，鱗化氫的氣體流量 4 40 92 8 六、申請專利範圍 為50~300 seem，真空艙内的氣壓為10〜500 Torr，對該半 導體晶片所施加的溫度為5 0 0 ~ 7 0 0°C。 1 6 .如申請專利範圍第1 1項之方法，其中該第二摻雜矽薄 膜為一掺雜非晶矽層。 1 7 .如申請專利範圍第1 1項之方法，其中該方法於去除該 預定區域外之該第一摻雜矽薄膜與該摻雜非晶矽層之後， 另包含有一半球化顆粒（hemi-spherical grain, HSG)製 程，以增加該儲存電極的表面積。 1 8.如申請專利範圍第11項之方法，其中該第一摻雜矽薄 膜的厚度約為該接觸洞寬度之半。 1 9.如申請專利範圍第1 1項之方法，其中該第一摻雜矽薄 膜的厚度係介於1 5 0 0〜3 0 0 0埃U )之間。 2 0 .如申請專利範圍第11項之方法，其中該第二摻雜矽薄 膜的厚度係介於4 5 0 0〜1 0 5 0 0埃U )之間。

   第16頁