TW436729B - Computing method and computing apparatus - Google Patents

Computing method and computing apparatus Download PDF

Info

Publication number
TW436729B
TW436729B TW087111038A TW87111038A TW436729B TW 436729 B TW436729 B TW 436729B TW 087111038 A TW087111038 A TW 087111038A TW 87111038 A TW87111038 A TW 87111038A TW 436729 B TW436729 B TW 436729B
Authority
TW
Taiwan
Prior art keywords
bit
multiplier
precision
word
data
Prior art date
Application number
TW087111038A
Other languages
English (en)
Inventor
Kazufumi Tanoue
Hideyuki Kabuo
Ryutaro Yamanaka
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW436729B publication Critical patent/TW436729B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only
    • G06F7/53Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
    • G06F7/5324Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel partitioned, i.e. using repetitively a smaller parallel parallel multiplier or using an array of such smaller multipliers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49936Normalisation mentioned as feature only
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49994Sign extension
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/523Multiplying only
    • G06F7/533Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
    • G06F7/5334Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
    • G06F7/5336Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
    • G06F7/5338Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA

Description

436729 經濟部中央標準局兵工消贽合作妇印製 A7 B7五、發明説明(1 ) [發明之背景] 1 .發明之領域 本發明有關於使用單精確度乘算器用K實行倍精確度乘 算之演算方法和演算装置。 2 .習知例之說明 習知之倍精確度乘算方式是使用單精確度乘算求得 ..... — _ — ... ·. 一 ^ 倍箱確麽滅垂齡少_ l—p字/下份字和倍IS確麽乘齡^ hp 字/下位字夕容個々Η,斟a?步里々铥‘今刖咁行位數合 m m π μ i>} m Μ & m Vi? n. ^ 〇此種方式被揭示在日 本國專利案特開平8-30439號公報。在該特開平8-30 439號 公報所記載之習知例中•設有保持裝置用來保持倍精確度 乘數下位字之最上位位元,在倍精確度乘數上位字之編碼 時,使用倍精確度乘數下位字之最上位位元*以倍精確度 乘數下位字作為具有符號之2進數的進行處理。另外,為 著進行倍精確度被乘數下位字之乘算*所Μ設有乘算裝置 其所具備之功能是即使被乘數是無符號之2進數之情況時 ,亦可以進行乘算。在此種習知例中,利用上述之方式可 Μ實琨精確度不會降低之倍精確度乘算。 但是,在該特開平S - 3 0 4 3 9號公報所記載之習知例中* 在利用乘算裝置將被氣勉作& .無符號之2進數進行處理時_ ,假設I比被乘數之最上位位元上位1位元之位元作為 表示正數之符號。因此,乘算結果之符號之位數位置變成 與具有符號之2進數之被乘數之乘算结果不同。因此,倍 精確+度/下位字和倍精確麻乘齡夕h位 (請先閲讀背面之注t事項-#填寫本頁) 本紙·張尺度通用中ΚΙϋ家標肀(rNS ) Λ4規格(210 X 297公釐) 43 67 29 B7 經濟部中央榡^^M Η消资合作社印^ 五、發明説明 ( 2 ) 字 /下位字之各個之積之加算時 位數合併之移位数變成 互 不 相 同 9 位 數 合 併 装 置 之 甯 路 規 模 會 變 大為其問題。 [發明之概要] 本 發 明 用 來 解 決 上 述 之 間 題 其 的 是 提供位齡合併裝_ 一置 之 電 路 m 里 可 減 小 和 可 >1 實 現 有 效 之 倍精確度乘算之 演 算 方 法 和 演 算 裝 置 0 本 發 明 之 演 算 方 法 以 最 上 位 位 元 作 為 付 號位元I Μ上述 之 最 上 位 位 元 和 比 上 述 最 上 位 位 元 低 1位元之下位位元之 間 作 為 小 數 點 位 置 在 此 種 2進固定小數點數體系中,使 用 單 精 確 度 乘 算 器 求 得 倍 精 確 度 被 乘 數 之 上位字/下位字 和 倍 精 確 度 乘 數 之 上 位 字 /下位字之各個之積,對該求得 之 積 分 別 進 行 位 數 併 之 加 算 藉 Μ 獲 得 倍精確度乘算结 果 其 特 徵 是 使 上 述 倍 精 確 度 被 乘 數 之 上位字/下位字 —— — > 和 倍 精 確 度 乘 數 之 上 位 字 /下枋宝卞&個夕蒱^步得 具 有 比 小 數 點 位 置 至 少 上 位 2涸Κ上之位齩和比倍精確度 位 元 幅 度 至 少 多 1位元之位元幅度求得 依 照 這 種 方 式 t 利 用 具 有 比 小 數 點 位 置 至少上位2個Μ 上 之 位 數 和 比 倍 精 確 度 之 位 元 幅 度 至 少 多 1位元之位元幅 度 所 求 得 之 各 個 積 之 位 數 合 併 用 之 移 位 數 ,相對的不被限 定 在 相 同 之 位 元 幅 度 可 Κ 減 小 位 數 合 併' 裝置之電路規模 和 可 以 實 現 有 效 之 倍 精 確 度 乘 算 0 其 中 1 經 由 利 用 具 有 比 小 數 點 位 置 至 少 上位3個以上述 之 位 數 和 比 倍 精 確 度 之 位 元 幅 度 多 2位元 ,3位元或更多位 元 之 位 元 幅 度 1 求 得 倍 精 確 度 被 乘 數 之 上 位字/下位字和 本紙张尺度诚州中國K家樣肀(rNS ) Λ4規格(2)0X297公釐) 436729 A7 B7 五、發明説明(3 請 先 聞 讀 背 面 之 注 •意 項 -再 填 本 頁 倍精確度乘數之上位字/下位字之各個之積,因為使K多1 位元之位元幅度求得之積擴伸符號,不需要使電路規模變 大,所K利用比小數點位置上位2個位數和比倍精確度之 位元幅度多1位元之位元幅度進行求得即可。下面將說明 利用比倍精確度之位元幅度多1位元之位元幅度*用來求 得倍精確度被乘數之上位字/下位字和倍精確度乘數之上 位字/下位字之各個之積之本發明之演算方法。 在這種情況,上述之演算方法是在求得倍精確度被乘數 下位字和倍精確度乘數下位字之積時,例如,在比倍精確 度被乘數下位字最上位位元上位1位元之位元,附加用Μ 表示正數之符號位元 > 進行附加有符號位元之資料和Κ倍 精確度乘數下位字之最上位位元作為符號位元之資料之乘 算,在其乘算结果之最下位位元之下位丨位元i位元,附 加值” 0”作為求得之積的進行輸出。 經濟部中央標隼屈Μ工消费合作社印製 另外,在求得倍精確度被乘數上位字和倍精確度乘數下 位字之積時,例如*使倍精確度被乘數上位字最上位位元 之符號位元擴伸1位元之符號,進行擴伸後之資科和以倍 精確度乘數下位字之最上位位元作為符號位元之資料之乘 算,在其乘算結果之最下位位元之1位元下位之位元附加 值” 0 ”作為求得之積的進行輸出。 、 另外|在求得倍精確度被乘数下位字和倍精確度乘數上 位字之積時*例如*在比倍精確度被乘数下位字最上位位 元上位1位元之位元*附加用以表示正數之符號位元,進 行附加有符號位元之資料和附加資料(在倍精確度乘數上 -6 本紙張尺度谪川屮K1S家標肀((’NS ) Λ4規格(210X29?公釐) 436729 A7 B7五、發明説明(4 ) 位字之最下位位元之數位位置附加具有與倍精確度乘數下 位字之最上位位元同值之資料)之乘算,在其乘算结果之 最下位元之下位1位元之位元,附加值” 0 ”作為求得之積的 進行輸出。 另外,在求得倍精確度被乘數上位字和倍精確度乘數上 位字之積時*例如,使倍精確度被乘數上位字最上位泣元 之符號位元擴伸1位元之符號,進加擴伸後之資料和附加 資料(在倍精確度乘數上位字之最下位位元之位數位置附 加具有與倍精確度乘數下位字之最上位位元同值之資料) 之乘算,在其乘算结果之最下位元之下位1位元之位元* 附加值”0”作為求得之積的進行輸出。 在此處以通常使用之單精確度乘算器進行2個之單精確 度乘算,乘算结果獲得比倍精確度少1位元之位元幅度 之資料,但是為著將小數點位置排齊和Μ倍精確度之位元 幅度輸出结果,所以在乘算結果之最下位元之下位1位元 之位元附加值” 0 ” > Μ倍精確度之資料作為其積的進行輸 出。 另外,用Μ求得倍精確度被乘數之上位字/下位字和倍 精確度乘数之上位字/下位字之各個之積之單精確度乘算 器,因為在被乘數之最上位位元之上位1位元之位元,使 符號擴伸或附加表示正數之符號位元,所Κ乘算結果變成 與倍精確度相同之位元幅度。但是,即使使符號擴伸或附 加表示正數之符號位元時,因為被乘數之小数點位置不變 ,所Μ利用上述之單精確度乘算器所求得之乘算结果,當 本紙張尺度jjMl屮阐®家标埤(rNS ) Λ4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁) j- A7 436729 B7 五、發明説明(5 ) 與習知之單精確度乘算器之乘算結果比較時,可Μ獲得具 有比小數點位置至少上位2個以上之位數和多1位元之資料
I {請先閱讀背面之注意事項再填寫本頁) j 」 。另外,上述之單精確度乘算器利用位數位置之關係,如 同上述之方式,在乘算结果之最下位元之下位1位元之位 元附加值” 0 ”,Κ比小數點位置上位2個位數和比倍精確度 位元幅度多1位元之位元幅度求得其積。 經濟部中夾標苹局妇工消费合作社印來 本發明之演算裝置使用單精確度乘算器用來進行具有2 個符號之2進固定小數點數責料之乘算,藉Κ實行倍精確 度乘算,其特徵是設有:MSB保持裝置,用來保持乘數之 最上位位元;資科選擇裝置|用來選擇上逑MSB保持裝置 之保持資料和值”0”中之一方;乘数編碼裝置*使用上述 之乘數和上述之資料選擇装置之輸出資料,用來對上述之 乘數進行編碼和輸出;乘算装置*被輸入被乘數,上述之 乘數編碼装置之輸出資料,和被乘數判別信號,假如上述 之被乘數判別信號為非活動狀態時,就使上述被乘數之最 上位位元之符號位元擴伸1位元之符號,求得與上述乘算 編碼裝置之輸出資料之乘算結果,假如上述之被乘數判別 信號為活動狀態時,就在上述被乘數之最上位位元之上位 1位元之位元,附加表示正數之符號位元,求得與上述乘 數編碼裝置之輸出資料之乘算结果,使所1求得之乘算结果 具有比小數點位置至少上位2個以上之位數,藉以Μ比倍 精確度之位元幅度至少多1位元之位元幅度進行輸出;加 算裝置,以上逑之乘算裝置之輸出資科作為加數,被加數 具有比小數點位置至少上位2個Κ上之位數和比倍精確度 本紙悵尺度进用中國囡家#肀((AS ) Λ4規格(210 X 297公釐) _ 〇 _ 4 3 6729 at B7 五、發明説明(6 ) (讀先閱讀背面之注意事項再填寫本頁} 之位元幅度至少多1位元之位元幅度*經由進行加數和被 加數之加算用來輸出具有比小數點位置至少上位2個Μ上 之位數和比倍精確度之位元幅度至少多1位元之位元幅度 之加算结果;加算结果保持裝置,用來保持上述加算装置 之輸出之加算結果;和位數合併装置,用來選擇上述之加 算结果保持裝置之保持資料和值” Ο π中之一方|經由進行 位數合併處理將其作為上述加算裝置之被加數的進行輸出。 依照此種構造時,乘算裝置Μ具有比小數點位置至少上 位2個Κ上之位數和比倍精確度之位元蝠度至少多1位元之 位元幅度輸出乘算結果,用來使各個乘算结果之位數合併 用之移位數,相對的被限定在相同之位元幅度,可以減小 位數合併装置之電路規模和實現有效之倍精確度乘算。 在這種情況,在上述之演算裝置中,踅行倍精確度乘算 時之MSB保持裝置之動作,例如*在求得倍精確度乘數下 位字和倍精確度被乘數上位字/下位字之積時*用來保持 倍精確度乘數下位字之最上位位元。 另外*在上述之演算裝置中,實行倍精確度乘算時之資 料選擇裝置之動作,例如,在求得倍精確度乘數下位字和 倍精確度被乘數上位字/下位字之積時*選擇和輸出值”0” ,在求得倍精確度乘数上位字和倍精確度、被乘數上位字/ 下位字之積時,選擇和輸出該M S B保持裝置所保持之倍精 確度乘數下位字之最上位位元。 另外*在上述之演算裝置中,實行倍精確度乘算時之乘 數編碼裝置之動作,例如,在求得倍精確度乘數下位字和 本紙张尺度迪扪中ϋ ®家標呤(('NS ) Λ4規格(210Χ 297公漦) -9 - A7 4367 29 B7 五、發明説明(1 ) ------.--彳 裝------訂 (諸先閱讀背面之注意事項再填寫本頁) 倍精確度被乘數上位字/下位字之積時*使用小間演算法 (booth algorithm)對被輸人之倍精確度乘數下位字和資 料選擇裝置所選擇之值”0”之輸出資料進行編碼和輸出, 在求得倍精確度乘數上位字和倍精確度被乘數上位字/下 位字之積時,使用小間演算法對資料選擇裝置所選擇之 MSB保持裝罝所保持之倍精確度乘數下位字之最上位位元 之輸出資料進行編碼和輸出。 經濟部中女栳隼局兵工消费含作社印试 另外,在上述之演算裝置中,上述之乘算装置具備部份 積產生裝置,例如被乘數判別信號為活動狀態時,就判別 被輸人之被乘數為倍精確度被乘數之下位字,在被乘數之 最上位位元之上位1位元之位元,附加表示正數之符號位 元,求與乘數編碼裝置之輸出資科之部份積,假如被乘數 判別信號為非活動狀態時,就判別被輸人之被乘數為倍精 確度被乘數之上位字*使被乘數之最上位位元之符號位元 擴伸1位元之符號,求得與乘數編碼裝置之輸出資料之部 份積。上述之乘算裝置亦可Μ具備有至少為2個之部份積 產生裝置,對多個部份積產生裝置之輸出資料之部份積進 行合併位數位置之加算,在部份積加算结果之最下位位元 之下位1位元之位元附加值” 0”之資料,作為求得之積的進 行輸出。 > 另外*在上逑之演算裝置中亦可Μ設有乘算结果保持裝 置,用來暫時的保持恭算装置之輸出資料,將其輸出作為 加算裝置之加數,可Μ使乘算裝置和加算裝置並行的動作 。利用這種方式可以縮短演算時間。 本紙依尺度诚州中闽®家標坪..((’NS ) Λ4規格(210X297公釐) A7 43 67 2 9 B7 五、發明説明(8 ) (請先閱讀背面之注意事項再填寫本頁) _ - 另外,在上述之演算装置中,乘算煸碼裝置亦具有強制 使輸入資料之乘數之最下位位元成為值’’ 0”之功能*和乘 算裝置亦具有強制使輸入資料之被乘數之最下位位元成為 值” 0 "之功能。 本發明之目的是有效的實行高精確度之倍精確度乘算, 但是在現在被實用化之應用中亦可K Μ低精確度之倍精確 度乘算決定規格。例如,用在數位攜帶電話等之轚音钃碼 處理。 其中,如上所述,經由使所具有之功能能夠強制各個乘 數和被乘數之最下位位元成為值”0”,可>乂與使用低精確 度之倍精確度乘算之應用具有互換性。 經濟部中夾標萃而貝工消费合作社印狀 其中*所謂之低精確度之倍精確度乘算是在倍精確度乘 算之實行時,在使用倍精確度乘數下位字和倍精確度被乘 數下位字之資料進行乘算之際,分別使倍精確度乘數下位 字和倍精確度被乘數下位字向右移位1個位元*在最上位 位元之位數位置插入用Μ表示正數之符號位元,製成指定 之責料,使用該等資料代替倍精確度乘數下位字和倍精確 度被乘數下位字之資料,藉以進行乘算。倍精確度乘數和 倍精確度被乘數之符號位元分別為倍精確度乘數上位字和 倍精確度被乘數上位字之最上位位元|倍精確度乘數下位 字和倍精確度被乘數下位字是未具有符號位元之全部為資 科位元之資料。 用以處理具有符號之2進固定小數點數之通常之單精確 度乘算器不是對全部為資料位元之資料進行處理。其中· 本紙張尺度诮州中國®家標卒(('NS ) Λ4規格(2!ΟΧ 297公釐) _ 1 1 _ 4367 2 9 A7 B7 五、發明説明(9 ) 倍精確度乘數下位字和倍精確度被乘數下位字因為分別被 視為正數之資料,所Μ附加表示正數之符號位元,在瑄種 ! 狀況,因為位元幅度比單精確度之位元幅度多1位元*所 Μ經由向右移位1個位元,捨棄最下位元之資料,可以抑 制成為單精確度之位元幅度。亦即,因為將倍精確度乘數 下位字和倍精確度被乘數下位字之最下位位元之資料捨棄 ,所Κ會有該部份之精確度變劣。另外,由於該向右移位 1個位元所產生之位數位置之偏移,在倍精確度乘數上位 字/下位字和倍精確度被乘數上位字/下位字之各個之積之 加算時,在位數位置之合併處理中加Κ吸收。 另外,在上述之演算装置中*亦可Μ設置用Μ選擇和保 持乘數之最上位位元和值”0”中之一方之裝置,用來代替 用以保持具有符號之2進數之乘數之最上位位元之裝置。 利用這棰方式,在進行倍精確度資料和倍精確度資料之乘 算時,與進行倍精確度資料和單精確度資科之乘算時之命 令共用,可Μ削減命令之數目。 [圖面之簡單說明] 經濟部中央標卑局^C-T··消贽合作社印51 (諳先閱讀背面之注意事項-#填寫本頁) 圖1是方塊圖,用來表示本發明之第1實豳例之演算装置 之構造。 圖2是模式圖,用來說明倍精確度乘數之資料分割。 匾3是模式圖,用來說明被乘數上位字和乘數上位字/下 位字之積之資料輸出形式。 圖4是模式圖*用來說明被乘數下位字和乘黻上位字/下 位字之積之資料輸出形式。 本紙張尺度iiMl中國國家標呤(('NS ) Λ4規格(2!0Χ 297公釐) 436729 經潢部中决椋準局吳工消费合作社印來 A7 B7五、發明説明(10 ) 圖5是模式圖,用來說明習知之位數合併位元移位。 圈6是模式圖,用來說明本發明之第1實施例之位數合併 I I 位元移位。 圖7是電路圖,用來表示乘數編碼裝置之構造。 圖8是方塊圖,用來表示乘算裝置之構造。 圖9是電路圖,用來表示乘算裝置之被乘数擴伸裝置和 部份積產生裝置之電路構造。 圖10是模式圖,用來說明乘算處理。 圆11是電路圖,用來表示本發明之第2筲施例之乘數編 碼裝置之電路構造。 圖12是方瑰圖,用來表示本發明之第2霣施例之乘算裝 置之構造。 [較佳實施洌之說明] [第1實施例] 下面將參照附圖用來說明本發明之第1實施例。圖1表示 本發明之實施例之演算裝置之構造。 在圖1中,MS B保持裝置1 0用來保持具有符號之2進固定 小數點數之乘數之最上位位元。資料選擇装置11用來選擇 和輸出MSB保持裝置1 0之輸出或值” 0 ”。乘數編碼器1 2用來 對乘数和資料選擇裝置11之輸出,Μ 2次之小間演算法進 行編碼。 乘算裝置13被輸人具有符號之2進固定小數點數之被乘 數,乘數編碼裝置1 2之輸出,和被乘數判別信號C1,假如 被乘数判別信號C 1是值” 0 ”之非活動狀態時,就判別被乘 )、紙張尺度ίΐ州中囤®家標.中((’NS ) Λ4規格(210Χ 297公釐) _ 1 〇 _ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局贤工消玢合作社印於 4367 29 a? B7五、發明説明(U ) 數為倍精確度被乘數上位字,對被乘數之最上位位元之符 號位元進行/位元之擴伸*求與乘數編碼裝置1 2之輸出賣 I I 料之乘算结果。另外一方面,假如被乘數判別信號C 1是值 "1"之活動狀態時,就判別被乗數為倍精確度被乘數下位 字*在被乘數之最上位位元之上位1位元之位元附加用以 表示正數之符號之值”0”之符號位元,求與乘數編碼装置 12之輸出資料之乘算結果。然後*在所求得之乘算结果之 最下位元之下位1位元之位元附加值” 0 ”之資料,使附加後 之資料具有比小數點位置至少上位2酒以上之位數和具有 比倍精確度之位元幅度至少多1位元之位元幅度,作為積 的進行輸出。 其中,本發明之單精確度資料和倍精確度資料之表琨是 Μ最上位位元作為符號位元,在最上位位元和比該最上位 位元下位1位元之位元之間作為小數點位置*可Κ使用此 種2進固定小數點數體糸。通常在小數點位置之上位只存 在作為符號位元之1個位元。亦即,上述之「具有比小數 點位置至少上位2個以上之位數j之表現,和「具有比倍 精確度之位元幅度至少多1位元之位元幅度」之表現是描 述相同之事。 加算装置14Μ乘算裝置13之輸出作為加數,用來進行與 被加數(具有比小數點位置至少上位2個Κ上之位數和具有 比倍精確度之位元幅度至少多1位元之位元幅度)之加算· 藉以輸出加算結果(具有比小數點位置至少上位2個以上之 位數和具有比倍精確度之位元幅度至少多1位元之位元幅 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適州中11囤家標瑋((’NS ) Λ4規格(210X 297公釐) 14 43 67 2 9 at B7 _ 五、發明説明(12 ) 度)。加算结果保持裝置15用來保持加算裝置14之輸出。 位數合併裝置16在以2位元表現之位數合併控制信號C2為 (C2-1,C2-0) = (0,1)時,就不葑加算結果保持裝置15之 輸出進行移位,直接輸出,在位數合併控制信號C2為(C2 -1* C2-0) = (1,0)時,使加算结果保持装置15之輸出向右 移位16位元的進行輸出·在位數合併控制信號C2為(C2-1 ,C2-0) = ¢0,0)時,就選擇值”0”的進行輸出。 另外,上述之記號C2-1,C 2-0分別表示位數合併控制信 號C2之位元構成元件。符號20是記憶裝置,作為本實施例 之演算裝置所實行之各個演算命令之根源和目標。 另外*在此處該乘算結果保持裝置17和選擇装置18、19 不存在,乘算装置13之輸出直接輸入到加算裝置14,和加 算结果保持裝置15之輸出直接輸入到位數合併裝置16。另 外,對於乘算结果保持裝置17和選擇裝置1δ、19將於後面 描述。 經濟部中央標隼局員工消費合作社印裝 (讀先閱讀背面之注意事項再填寫本頁) 另外,在圖1中,被輸入到乘算編碼裝置1 2之乘數控制 信號C3和被輸入到乘算裝置13之被乘數控制信號C4,在第 2實施例中是必要之信號,在第1實施例中則不需要。另外 ,被輸入到M S β保持装置1 0之值” 0”和保持資料選擇信號C 5 ,在第3實施例中是必要之信號,在第1實施例中則不需要。 下面將說明依上述方式構成之演算装置之動作。為著藺 化在此處Μ 16位元幅度之具有符號之2進固定小數點數作 為單精確度資料,Κ 32位元幅度之具有符號之2進固定小 數點數作為倍精確度資料。 本紙ft尺度適用中國國家榡準(CNS ) Λ4規格(210Χ 2ί>7公於) _ Ί r ^ 436729 A7 B7 五、發明説明(13 乘成 之構 料所 資 X 度字 確位 精下 倍和 ] Η 和 X 料字 資位 度上 確由 精數 倍乘 行被 進度 是確 者精 明倍 說, 所況 處情 此 之 算 資乘 , 行 外進 另YL 。 字 成位 構下 所數 YL乘 字度 位確 下精 和倍 ΥΗ對 字當 位是 上處 由此 數在 乘11 度置 確装 精擇 倍選 , 料 r,c擇 值選 擇 , 選時 , 況 時情 況 之 情1; 之乘 算行 進被 Η Υ- , 字外 位另 μ-山 ο 數出 乘輸 度之 確10 精置 倍裝 對持 當保 號, 信 值 別 為 判成 數’ 乘 時 算 乘 行 進 L X 字 位 下 數 乘 被 度 確 精 倍 對 在 字 位 上 數 乘 被 度 確 精 倍 對 在 態 狀 動 活 之 (諳先閱讀背面之注意事項咚填寫本頁) 經濟部中央標準局貝工消费合作社印¾ X Η進行乘算時,成為值” 0”之非活動狀態。 首汜东'得倍精確度被乘數下位字XL和倍精確度乘數下位字 YL之積下以XLX YL表示)。倍精確度乘數下位字YL被輸 人到乘數編碼裝置12,將其最上位位元保持在MSB保持装 置10。賣科選擇裝置11選擇值”0”,將其輸出到乘數編碼 装置12。乘數編碼裝置12使用小間演算法用來對倍精確度 乘數下位字YL和資料選擇裝置11之輸出資料進行編碼,資 料選擇装置11之輸出之值”0”被使用在倍精確度乘數下位 字Y L之下位2位元之編碼,被乘數判別信號C 1是值” 1 "之活 動狀態,表示被輸入之被乘數是倍精確度被乘數下位字XL 。乘算裝置13依照被乘數判別信號Cl,在倍精確度被乘數 下位字XL之最上位位元之1位元上位之位元*附加用K表 示正數之符號之值”0”之符號位元*求得與乘數編碼裝置 12之輸出之積,以33位元之幅度進行輸出。 這時,位數合併控制信號C2為(C2-1,C2-0) = (0,0), 位數合併裝置16選擇值”0”進行輸出。加算裝置14輸出該 本紙張尺度適用中國國家標聲(CNS ) Λ4現拮(210X 297公疗) 4 3 6 7 2 9 A7 B7 經濟部中央標準局員工消費合作社印繁 五、發明説明(U ) 1 1 I 乘 算 裝 置1 3之輸出 之積XLX YL和位數合 併装置16 之輸出 之 1 1 I 值 ”0 ”之加算结果 >加算结果保持裝置15用來保持加算裝 1 I 置 14 之 輸出 之積XL X YL ° 請 先 1 1 其 次 ,求 得倍精 確度被乘數上位字XH和倍精確 度乘数 下 閱 讀 4 1 | I 位 字 YL 之積 (以下KXHXYL表示倍精 確度乘數 下位字 YL + 之 | 被 輸 人 到倍 ί 1 | 精確度 乘數編碼装置12,將 其最上位 位元保 持 事 項 1 在 MSB保持裝置10< >資料選擇裝置11選擇值” (T, 將其輸 出 再 填 1 到 乘 數 編碼 裝置12 。乘數編碼裝置1 2使 用小間演 算法用 來 寫 本 頁 裝 i 對 倍 精 確度 乘數下 位字YL和資料選擇裝 置11之輸 出資料 進 ! 1 行 編 碼 ,資 料選擇 裝置11之輸出之值” 0 ”被使用在倍精確 1 1 度 乘 數 下位 字YL之 下位2位元之編碼。被乘數判別信號C1 1 訂 1 I 是 值 "0 ”之非活動狀態*表示被輸入之被乘數是倍精確度 被 乘 數 上位 字XH。 乘算裝置13依照被乘 数判別信 號C1, 使 1 1 | 倍 精 確 度被 乘數上 位字XH之最上位位元 擴伸1個位元的編 ! 1 碼 求 得與 乘數編 碼装置12之輸出之積 * Μ 3 3 位 元之幅 度 1 ..,^ 進 行 輸 出。 1 4 這 時 ,位 數合併 控制信號C 2為(C 2 - 1 C2-0)= (1,0) 1 I 位 數 合 併裝 置16選 擇加算結果保持裝置 1 5所保持 之積XL X I YL 為 著位 數合併 ,向右移位16位元的 進行輸出 。該乘 % 1 1 裝 置 13 之輸 出之積 XHX YL和位數合併裝 置16之輸 出之積 XL 1 1 X YL 之 加算 結果, 由加算裝置14輸出》 加算結果 保持裝 置 1 I 15用 來 保持 加算装 置1 4之輸出之XL X YL + ΧΗ X YL ^ 1 I 其 次 ,泶 得倍精 確度被乘數下位字XL和倍精確 度上位 字 1 I 1 YH之 積 (以下Κ X L >< 〔表示)。倍精確度 乘數上位 字YH被 輸 1 1 -17 — 本紙張尺度適用中國國家樣準i CNS ) Λ4规格(2I0X29D>^ ) 經濟部中央標準局貝工消費合作社印裝 4367 29 A7 B7 五、發明説明(15 ) 人到乘數編碼装置12。資料選擇裝置11選擇MSB保持裝置 10之輸出,將MSB保持裝置10所保持之倍精確度乘數下位 字YL之最上位位元之資料輸出到乘數編碼裝置12。乗數編 碼装置1 2使用小間演算法用來對倍精確度乘數上位字YH和 資料選擇裝置11之輸出資料進行縮碼,資料選擇装置11之 輸出之倍精確度乘數下位字YL之最上位位元之資料被使用 在倍精確度乘數上位字YH之下位2位元之煽碼。被乘數判 別信號C 1是值” 1 ”之活動狀態 > 表示被輸入之被乘數是倍 精確度被乗數下位字XL。乘算裝置13依照被乘數判別信號 C1*在倍精確度被乘數下位字XL之最上位位元之上位1位 元之位元,附加用K表示正數之編碼之值”0”之編碼位元 *求得與乘數編碼裝置12之輸出之積,以33位元之幅度進 行輸出。 這時,位數合併控制信號C2為(C2-1,C2-0) ·位數合併 裝置16選擇和輸出該加算結果保持裝置15所保持之XLXYL + XHX YL。乘算裝置13之輸出之積XLx YH和位數合併装置 16之輸出之XLXYL + XHXYL之加算结果,由加算裝置14輸 出。加算结果保持裝置1 5用來保持加算裝置1 4之輸出之X L X YL + XH X YL ^XL X YH ° 最後,求得倍精確度被乘數上位字XH和倍精確度乘數上 位字YH之積(以下MXHX YH表示)。倍精確度乘数上位字YH 被輸入到乘數編碼装置1 2。資料選擇裝置11選擇M S B保持 裝置10之輸出,將MSB保持裝置10所保持之倍精確度乘數 下位字U之最上位位元之資料輸出到乘數編碼裝置12。乘 本紙張尺度適用中國國家摞準(CNS ) Λ4规梢(2IOX2W公疗) -13- (請先閱讀背面之注意事項再填寫本頁) -裝 訂 經濟部中央標準局員工消費合作社印奴 4367 29 at B7五、發明説明(16 ) 數編碼裝置1 2使用小間演算法用來對倍精確度乘數上位字 YH和資料選擇裝置11之輸出資料進行編碼,資料選擇裝置 11之輸出之乘數下位字YL之最上位位元之資料被使用在乘 數上位字Y Η之下位2位元之編碼。被乘數判別信號C 1是值 ”0”之非活動狀態*表示被輸入之被乘数是倍精確度被乘 數上位字ΧΗ。乘算裝置13依照被乘數判別信號C1,使倍精 確度被乘數上位字ΧΗ之最上位位元之符號位元擴伸1個位 元的編碼,求得與乘數編碼裝置12之輸出之積,Μ33位元 之幅度進行輸出。 這時*位數合併控制信號C2為(C2-1* C2-0) = (1,0), 位數合併裝置1 6選擇加算结果保持裝置1 5所保持之X L X R + XH X YL + XL X YH 為著位數合併,向右移位16位元的進行 輸出。該乘算裝置13之輸出之積XHXYH和位數合併装置16 之輸出之XLx YL + XHx YL + XLx YH,由加算装置14進行加算 和輸出加算結果。該加算裝置14之輸出之XLXYL + XHXYL + XL X YH + XH X YH成為倍精確度乘算所求得之積。 另外,在上述之實施例中,在對倍精確度被乘數上位字 XH/下位字XL和倍精確度乘數上位字YH/下彳:HYL之積分別進 行求得位數合併之加算時,可Μ在求得倍精確度乘數上位 字ΥΗ之積之前,求得至少為1個之倍精確度乘数下位字YL 之積,在MSB保持裝置10保持倍精確度乘數下位字U之最 上位位元,在本實施例中亦可K順序的交替進行泶得積XH XXL和積XLXYL之乘算和位數合併之加算。倍精確度資料 和單精確度資料之乘算是使單精確度資料成為沒有倍精確 本紙張尺度適用中國國家榡隼i CNS )以规梢(2丨0>< 297公筇) -19- (請先閱讀背面之注意事項再填寫本頁) 4367 2 9 a7 B7 _ 五、發明説明(17 ) 度資料之下位字之資料者,求得該倍精確度下位字之積之 過程可Μ省略,可K同樣的進行倍精確度資料和倍精確度 資料之乘算。 另外,在上逑之說明中*如上所述,所說明者是未存在 有乘算结果保持裝置17和選擇裝置18、19之情況,但是亦 可Μ配置乘算结果保持裝置17*設在乘算裝置13和加算装 置1 4之間,用來保持乘算結果,藉Κ使乘算處理和加算處 理可Μ並行的動作。另外*圖1所示之選擇裝置18、19, 在乘算器和倍精確度加算器分別以單體進行動作時,用來 從匯流排供給資料,與本發明沒有直接之關係。 下面將#照圖2〜圖10用來更進一步的說明本實施例之 構成元件之內部構造和動作之细節。 經濟部中央標隼局貝工消费合作社印奴 (請先閲讀背面之注意事項再填寫本頁) 圖2是橫式圖,用來說明倍精確度乘算實行時之倍精確度 之資科分割。圖2中之波浪線表示具有負權重之位元。上 段所示之資料列表示倍精確度乘數。其中* Υ31〜Υ0表示 各涸位數位置之資料*最上位位元之Υ31是符號位元,具 有負權重。「具有負權重」是表示該位元為1時,具有值 "-1”,該位元為0時,具有值"0 ”。中段所示者是使倍精確 度乘數根據小間演算而變化時之模式圖。其中,以箱形包 圍之3個資料表示1個之小間之編碼值,在偶數位數位置成 為-2〜+ 2範圍之值。然而*在本發明中,其目的是使用單 精確沒泰算器用來有效的進行高精確度之倍精確度乘算,不 硅以一次λ小間演算用來對倍精確度乘數進行編碼。當著重 在倍精確度乘數上位字和下位字之境界之資料時,假如倍 本紙浪尺度適用中國國家標皂(CNS ) A4ML枯(210Χ297公:) _ 〇λ _ 4367 29 a7 B7___ 五、發明説明(18 ) 精確度乘數上位字之編碼可Μ使用倍精確沒杀數下位字之最 上位位元之Υ15時,就可以良好的實行倍精確度乘數之編 碼。下段表示本發明之倍精確度乘數之資料供給。首先進 行演算求得倍精確度乘數下位字之積*保持這時之倍精確 度乘數下位字之最上位位元之Υ15。其次在求得倍精確度 乘數上位字之積時,使用被保持之倍精確度乘數下位字之 最上位元Υ15,用來進行倍精確度乘數上位字之編碼。在 此處,圖2中之ΥΗ和YL分別表示倍精確度乘數上位字和下 位字。 圖3用來說明倍精確度被乘數上位字ΧΗ和倍精確度乘數 上位字ΥΗ/下位字YL之乘算實行時之資料輸出形式。圖3中 之波浪線表示該位元是具有負權重之位元,記號S表示符 號位元,在有斜線之S之情況時,該具有斜線之記號S表示符 號被擴張之符號位元,其下位1位元之記號S不是符號位元 而是用以獲得與符號位元同值之資料位元。另外,記號〇 表示附加值” 0 ”作為資料,最上面所示之2 3 ,2。 、2 - ! ,----,2 — 3ί表示各涸數位位置之定位。 經濟部中央標隼局員工消費合作社印奴 (請先閱讀背面之注意事項再4寫本瓦) 其中,當進行通常之2個單精確度資料之乘算時*所求 得之乘算結果是在2 °之數位位置具有符號位元,在從 2 — 1至2 — 30之位置具有資料位元成為3 1位元幅度之資料 。其中,在2 _ 31之位數位置附加值” ” *作為3 2位元幅度 之倍精確度資科的進行輸出。 在本發明中,使被乘數上位字Υ Η擴伸1位元之符號,所 求得之乘算结果是使2°之位敝位置之符號位元在21之位 本紙張尺度適用中國國家標準(CNS ) Λ4坭枋(210Χ29·/公_ 2 1 - V) 7 2 9 A7 B7 經濟部中央標隼局負工消资合作社印聚 五、發明説明 (19 ) 1 1 數 位 置 擴 伸 1位元之符號 ,假如Μ 3 2位元之位元幅度輸出 1 1 I 其 结 果 時 因 為 與 先 前 所 說 明之實施 單精確度資料之乘算 1 1 I 時 之 貝 料 輸 出 具 有 整 合 性 所以可Κ 在圖3中之「32位元 請 先 1 1 輸 出 J 所 示 之 範 圍 進 行 輸 出 。這時, 2 °之數位位置變成 閱 讀 背 1 付 號 位 元 0 在 本 發 明 中 具 有比小數 點位置至少上位2個 1¾ 之 注 1 以 上 之 位 數 和 比 倍 確 度 之 位元幅度 至少多1位元之位元 意 事 項 1 幅 度 進 行 資 料 之 輸 出 0 其 中,Κ2位元1 3位元1或其以 再 填 i 上 之 多 位 元 幅 度 進 行 輸 出 因為使利 用多1位元之位元幅 寫 本 頁 裝 1 度 所 求 得 之 積 進 行 付 擴 伸 *因而使 電路規模變大,所以 ! 1 在 本 實 施 例 中 以 下 之 說 明 是積之求 得是利用具有比小數 1 1 點 位 置 至 少 上 位 2個以上之位數和比倍精確度之位元幅度 ! 訂 多 1位元之33位元幅度求得 1 I 另 外 如 圖 2所示經由對倍精確度乘數進行資料分割, 1 i 因 為 將 倍 精 確 度 乘 數 下 位 字 YL之最上 位位元Υ 1 5作為具有 ! 1 負 權 重 之 賁 料 的 進 行 處 理 所以在泶 得倍精確茂裉乘數下位 [ 字 XH和 倍 精 確 度 乘 數 下 位 字 YL之積時 ,可以利用小間演算 1 I 法 直 接 對 倍 精 確 度 乘 數 下 位 字YL進行 編碼。另外一方面* ί 1 在 來 得 倍 精 確 度 被 乘 數 上 位 字X Η和倍 精確度乘數上位字ΥΗ 1 -Ί 之 積 時 倍 精 確 度 乘 數 上 位 字YH之編 碼使用倍精確度乘數 1 1 下 位 字 YL 之 最 上 位 位 元 π 5之資料。利用上述之方式,在 1 1 圖 3中倍精確度乘數下位字YLM與單精.確度之具有符號之2 1 I 進 固 定 小 數 點 數 同 樣 之 方 式 表現,在 倍精確度乘數上位字 1 1 I YH 之 乘 算 之 情 況 時 倍 精 確 度乘數下 位字YL之最上位位元 1 1 Y 1 5之資料必需如圖所示 |其中因為以說明資料輸出形式 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4規枯(210X297公泠) 4367 29 a7 B7 五、發明説明(20) 為目的,所以為著簡化將其省略。 圖4是模式圖,用來說明倍精確度被乘數下位字XL和倍 精確度乘數上位字YH/下位字YL之乘翼實行時之責料輸出 形式。圖4中之波浪線表示該位元是具有負權重之位元, 記號S表示符號位元。另外*記號0表示附加作為資料之值 ”0”,最上面所示之21,2〇、2-1,....,2-31表示 各個位數位置之定位。 經濟部中央標準局K工消费合作社印14 (請先W讀背而之注意事項再填寫本I) 在本發明中I因為倍精確度被乘數下位字之最上位位元 成為責料位元,所Μ在上位1位元之位元附加用Μ表示正 數之符號之值”0”之符號位元,所求得之乘算结果是21之 位數位置號位元假如以32位元之位元幅度輸出其結果 時,必需Μ圖4中之「32位元輸出」所示之範圍輸出〇當 使該輸出範圍與圖3中所示之「32位元輸出」之範圍比較 時*可Μ得知_輸出之位數位置偏移1個位數。亦即,在「 32位元輸出」之情況時,需要有變換裝置用來變換輸出範 圍。另外一方面,在本發明中,因為以具有比小數點位置 至少上位2個Μ上之位數和比倍精確度之位元幅度多1位元 之33位元之幅度,進行資料之輸出,所以可以利用與圖3 中所示之「3 3位元輸出」完全相同之位數位置之關係輸出 責料。其中,如圖3之說明所述,在2_ 31之位數位置因為 不能利用乘算獲得資料,所Μ附加值” 0 ”的進行輸出。 另外|與圖3同樣的|倍精確度乘數下位字YLK與單精 確度之具有符號之2進固定小數點數同樣的表現,在倍精 確度乘數上位字ΥΗ之乘算之情況時,倍精確度乘數下位字 本紙張尺度適用中國國家標隼{ CNS ),\4現梏(2丨0 X 29D>筇> _ 2 3 - 經濟部中央標準局負工消费合作社印t 4 3 67 2 9 A7 B7五、發明説明(21)Y L之最上位位元Y 1 5之資料必需如圖所示,其中因為Μ說 明資料之輸出形式為目的,所Μ為著簡化將其省略。 圖5是模式画,用來說明32位元幅度輸出乘算结果之習 知之位數合併之位元移位。如画3和圖4所示之方式,當Κ 32位元幅度輸出資科時,因為搭精確度被乘數上位字ΧΗ之 積和倍精確度被乘數下位字XL之積之位數位置之關像是餳 移1位元|所Μ如圖5所示|在求得倍精確度乘算结果時之 位數合併用之移位數變成互不相同。圖6用來說明以33位元之幅度輸出乘算結果之本發明之 時下 科數 資乘 出被 輸度 度確 幅精 元 倍 位和 33積 Μ 之 當 X 0 字 移位 偏上 元數 位乘 之被 併度 合確 數精 位倍 為 因 字 被 的 對 相 圖數 如位 Κ 移 所 之 ’ 用 同併 相 合 成數 變位 係之 關時 對果 相.結 之算 置乘 位 度 數確 位精 之倍 積得 之 求 示 所 .....---.—f. [ · ^衣 Ί {請先閱讀背面之注意事項再填寫本買) 此 因 減 削 ο Μ 度 可 幅 ’ 元時 位較 之 比 度 例 確知 精習 單之 在料 定 資 限出 輸路 度 電 幅之 元16 位置 32装 Κ併 與合 當數 模 規 圖 路 電 是 7 圖 號 符 之 中 7 圖 ο 置 造 装 構 碼 路編 電 間 之 小 12之 置值 装碼 碼編 編個 數丨 乘 示 表 來 用 生 產Μ 用 示 表 - 琨 、 表 -2元 為位 «1 ____ Ε 個 Β 3 果之 结 Ε 0 ^ ^和 AYtt ·1 Ε ϋ 2 碼 ’ 編El 被l 法 算 演 間 小 之 次之 2 2 以 if'l 乘ο Μ 值 該 值 個 5 M 值 對0 之 值 該 個 2 之
K E S N 是 但 ο 負 正 之 值 該 示 表 為使 成所 時時 負積 在份 , S 示 生 表產 元是 出 輸 之 用 7 出 ^輸 、 之 4 1- 1X 、 2 置 Λ 装 ο I 為 ί ^選 中 料 其 資 ο 之 號入 信輸 相 被 反是 I 11 之 r 本紙張尺度適用中國國家標準(CNS ) Λ4現枯(2i〇x2ym ) -24-
A7 B7 __ 五、發明説明(22) 圖8是方塊圖,用來表示乘算裝置13之構造。圖8中之符 號300表示被乘數擴伸裝置•符號301表示部分積產生裝置 ,符號302表示部份積加算装置。被乘數擴伸裝置300在被 乘數判別信號C 1為值"0 ”時輸出被乘數最上位位元X [ 1 5 ], 在被乘數判別信號C 1為值” 1”時,輸出值” (Γ。部份積產生 裝置301利用乘數編碼裝置12之輸出和被乘數擴伸装置300 之輸出及被乘數X,用來產生各個部份積。部份積加算裝 置3 0 2對各個部份積產生裝置3 0 1所產生之部份積進行加算 ,藉Μ求得乘算結果•在成為最下位位元之位元0之數位 位置因為沒有利用乘算所獲得之資料,所Μ附加值”0”的 進行輸出。 Μ 9是電路圈,用來表示乘算裝置1_3之被乘數擴伸装y; 300和部份積產生装置301之電路構造。圖g中之符號303表 示部份積符號位元反柜產生電路,用來使所產生之部份積 之符號位元進行位元反相,符號3 0 4表示相當於1位元之部 份積產生電路*符號3 0 5表示用以產生校正項p p Η之部份積 校正項產生電路。在被乘數之最上位位元之1位元上位之 位元,當被乘數判別信號C 1為值” 0 ”時*直接輸出被乘數 之符號位元*當被乘數判別信號C 1為值” 1 ”時,就輸出值 ”〇”*在編碼結果BEi為正時,就直接選擇符號擴伸之被乘 —---- 數,在為負時就選擇位元反相。複合閘在煸碼結果BEi為1 或-1時輸出各個位元之選擇值,在煸碼結果為2或-2時輸 出下位1位元之選擇值,在編碼結果BEi為0時輸出0。複合 閛之輸出成為所產生之部份積之位元η之輸出PP〇n。2進互 本紙張尺度適用中國國家標準(CNS ) Λ4規彳δ ( 2丨0 X MhHf· ) _ 9「 _ (請先閱讀背面之注意事項再填寫本頁) ------—------;--.—.裝-------訂------Λ--r — 經濟部中央標隼局Μ工消費合作社印1i B7 經濟部中央標隼局貝工消费合作社印製 五、發明説明 (23) 1 1 補 用 之 校 正 項 ΡΡΗ之產生是利用控制信號NSE ί和2E i和 IE i 1 1 之 否 定 之 理 輯 積 〇 亦 即 當 編 碼 結 果 Β Ε ί 為- 1或- 2時 條 1 件 成 立 輸 出 到 所 產 生 之 部 份 積 之 最 下位位 元之 位數 位置。 諳 先 1 1 圖 10 是 模 式 圖 用 來 說 明 乘 算 處 理 ◊在圖 10中 ,記 號 讀 背 1 D E Λ F G Η I J 、Κ分 別 表 示 所 產生之 8個之部份積 ΪΚ7 之 1 注 1 > 記 號 Ζ是被乘數X和 乘 數 Υ積 >圖10中之最上面所示之21 意 事 1 項 > 2° 2 — 1 •. 2 - 31 表 示 各 個 數位位 置之 定位 。另 再 填 寫 裝 ! 外 表 示 資 料 之 記 5K 上 之 横 線 用 來 表 -- - 7K位兀 反相 。在 此處 本 頁 圖 10中 所 示 之 值 "1 ”是代替符號擴伸之被加算之資科 > 1 1 利 用 先 前 之 橫 線 所 示 之 各 個 部 份 積 之符號 位元 之位 元反 1 I 相 和 圖 10中 所 示 之 加 上 值 "1 ” 在使部份積相加合併時, 1 訂 所 必 需 進 行 符 號 位 元 之 位 數 位 置 之 A α 併,與 符號 擴伸 同樣 1 1 的 進 行 處 理 0 亦 IP 可 Μ 使 用 通 常 常 用 之方法 ,故 在此 處不 1 1 再 進 行 詳 细 之 說 明 〇 在 乘 算 裝 置 13 如圖1 0所示 ,利 用部 Ϊ 1 份 積 產 生 裝 置 301用來產生部份積 利用部份積加算裝置 1 302對其進行加算 、然後 利用小數點位置之關係,使圖 Ί I 10中 之 各 個 部 份 積 構 成 元 件 所 具 有 之 號碼和 輸出 資料 Z之 L 1 構 成 元 件 所 具 有 之 號 碼 之 關 係 成 為 偏 移1個位元 >然後| 各 個 部 份 積 因 為 在 2 - 3 1之位雙位置未具備有資科,所Μ 1 1 在 Z0 經 常 輸 出 值 "0 1 I 其 守 在 本 莨 施 例 之 演 算 裝 置 在 乘算裝 置13和加 算装 1 1 I 置 14 之 間 配 置 有 用 保 持 乘 算 结 果 之 乘算結 果保 持裝 置17 1 1 > 在 實 行 倍 精 確 度 資 料 和 倍 精 確 度 資 料之乘 算, 和倍 精確 1 1 度 責 料 和 單 精 確 度 資 枓 之 乘 算 時 之 命 令如表 1所示。 1 1 本紙張尺度適用中國國家標準(CNS ) Λ4蚬枯(210X 297公兑) -〇6 - 43 67 29 A7 B7 五、發明説明(24 ) [表1 ] 倍精確度資料X倍精確度資料 命令 編碼處理 乘算處理(1循環) 加算處理(2循環) A YL [15]^ R0 讀出0 XL X YL^ R1 0 + R1 — R2 B YL [15]^ R0 讀出0 XH x YL^ R 1 右移位(R 2 ) + R 1 4 R 2 C 讀出R0 (YL [15]) XL x YH^ R 1 R2 + R14 R2 D 讀出R0 (YL [153) XH x YH-> R1 右移位(R2) +R1 Θ R2 (請先閱讀背面之注意事項再填寫本頁) 裝. π 倍精確度資料X單精確度資料 命令 編碼處理 乘算處理U循環) 加算處理(2循環) E 讀出0 XL X YH— R1 0 + RB R2 F _出0 XH X YH^ R1 右移位(R2)+R1— R2 27 本紙掁尺度適用中國國家標率(CNS ) Λ4^梢(210X297公片) 經濟部中央標隼局員工消費合作社印製 B7 經濟部中央標準局貝工消f合作社印狀 五、發明説明( 25 ) 1 1 經 由 順 序 的踅 行 表 1所示之A至 D之翁令用來順序的求得4 1 ! 個 之 積 XL X U, XH X YL,XL x YH ,XHXYH*經由對該等進 1 1 行 位 數 合 併 加算 用 來實行倍精 確度資料和倍精確度資料 請 先 1 .1 之 乘 π 〇 另 外, 經 由 順序的實行 表1所示之E、F命令用來 IKj 讀 背 1 1 順 序 的 求 得 2個之積XLXYH,XHXYH,利用位數合併加算 面 1 用 來 實 行 倍 精確 度 資 料和單精確 度資料之乘算。表1表示 意 事 項 J 資 料 之 流 程 和處 理 内 容,包括利 用MSB保持装置10和資料 # 填 寫 裝 選 擇 装 置 11及乘 數 編 碼装置12用 來進行乘數編碼處理,利 頁 1 I 用 乘 算 裝 置 13進 行 乘 算處理,利 用加算裝置14和位數合併 1 1 裝 置 16 進 行 加算 處 理 。在表1中 R0表示MSB保持装置10, 1 1 R1 表 示 乘 算 结果 保 持 裝置17 , R2 表示加算結果保持裝置15。 ! 訂 1 I 在 表 1中 各個命令為2循環命 令。在編碼處理之檷,表 示 對 MSB保持裝置10之資料收納和資料選擇裝置11所選擇 1 1 I 之 資 料 括 弧内 之 記 逑(命令C、 D中之Y L [ 1 5 ])表示該命令 1 1 之 實 行 時 MSB保持装置10所保持之資料。在乘算處理之 ! ,,r J、 襴 表 示 利 用乘 算 装 置1 3所求得 之乘算结果。在加算處理 i 之 禰 表 示 利用 位 數 合併裝置1 6 進行與被選擇之資料之位 i ί 數 合 併 用 之 向右 移 位 16位元之處 理之有無,和K加算裝置 1 14求 得 之 加 算結 果 〇 ί i 依 照 上 述 方式 之 第 1實施例時 Μ具有比小數點位置上 ί I 位 至 少 2個以上之位數和比倍精確度之位元幅度至少多1位 1 1 元 之 位 元 m 度, 輸 出 乘算装置13 之乘算结果*例如以3 3位 I Ι 元 之 位 元 幅 度輸 出 i 位數合併用 之移位數相對的限定在單 1 1 I 精 確 度 之 位 元幅 度 當與習知例 比較時,位數合併裝置1 6 1 1 28 436729 A7 經濟部中央橾準局員工消費合作社印製 B7五、發明説明(26 ) 之電路規模可K變小*在以被乘數下位字作為根源實行乘 算時,不需要向右移位1位元之裝置就可KK 32位元之精 確度輸出乘算結果。 另外,經由設置乘算结果保持裝置17,使乘算装置13和 加算裝置14並行的動作•可Μ縮短演算時間。 [第2簧施例] 下面將說明本發明之第2實施例。 第2實施例之構造是在第1實施例中,將乘數編碼裝置12 構建成所具有之功能是當乘數控制信號C3為值”1”時,強 制將被輸入之乘數之最下位位元設定成為值”0",和將乘 算装置13構建成所具有之功能是當被乘數控制信號C4為值 "1”時,強制將被輸人之被乘數之最下位位元設定成為值 ”〇',。 _U表示第2實施例中之乘數編碼裝置12之電路構造。 圖11中之符號201是乘數控制裝置,當乘數控制信號C3為 值” 1”時,強制將乘數之最下位位元設定成為值” 0 ”。該乘 數控制装置201利用乘數之最下位位元之Y0和乘數控制信 號C3之邏輯反相之邏輯積,當乘數控制信號C3為值”1"時 *強制將乘數之最下位位元Y0設定成為值 圖12是方塊圖,用來表示第2實施例之乘算裝置13之構 造。圖12中之符號306是被乘数控制裝置,當被乘數控制 信號C 4為值” 1”時•強制將被乘數之最下位位元設定成為 值” 0”。該被乘數控制裝置3 0 6利用被乘數之最下位位元之 X0和被乘數控制信號C4之趣輯反相之邏輯積•當被乘數控 本紙張尺度適用中國画家標準(CNS ) ΛΜ見格(210X297公泠) —? _ (請先閱讀背面之注意事項再填寫本頁) 4367 2 9 Α7 Β7 五 '發明説明(27 ) 值 為„。 4 ο C " 號值 信為 制成 定 設 ο X 元 位 位 下 最 之 數 乘 被 將 πϋ 0 強 用 精 使單 。Μ為 作可作 動法字 之方位 置之下 装算數 算乘乘 演度被 之確和 成精字 構倍位 式行下 方進數 逑器乘 上算將 照乘著 依度為 明 確 。 說精法 將單方 面用之 下使下 確度之具有符號之2進固定小數點數的進行處理,所M (¾ 右移位1個位元,在最上位位元附加表示正數之符號值”0” 之符號位元 > 和捨棄最下位位元。因此*倍精確度資科和 倍精確責料之乘算結果變成31位元X31位元之精確度,倍 精確度資料和單精確度資料之乘1:结果變成31位元X16位 元之精確度。 在第1實施例中,可MM32位元X32位元之精確度簧行 倍精確度資料和倍精確度資料之乘算*和K32位元X 16位 元之精確度實行倍精確度資料和單精確度資料之乘算。依 照第2實施例時*與第1實施例之構造相對的,在乘數編碼 裝置12設置乘數控制裝置201,在乘算裝置13設置被乘數 控制裝置306*經由設置此等附加電路,可以實行31位元 X31位元精確度和31位元X 16位元精確度之倍精確度乘算。 經由使用第2實施例,本發明之演算装置所具有之功能 可以強制使乘數和被乘數之最下位位元成為值” 0 ”,可Μ 與使用低精確度之倍精確度乘算之應用具有互換性。 [第3寅施例] 下面將說明本發明之第3實施例。 第3實施例之構造是在第1實施例中使MSB保持裝置10之 本紙張尺度適用中國國家梯準(CNS ) Λ4現枯(210X297公兑) _ 〇 λ _ - ^^衣 -1Τ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標卒局眞工消費合作社印t 五、發明説明(28) A7 B7 乘’ 持時 保0" 和 I 擇值 選S C I號 時 ” 信 MX 擇 1 fj 值選 為料 5 ΪΙ C 賣 號持 信保 擇當 選和 料’ 資元 持位 保位 當上 是最 能之 功數 裝 算 加 和 3 1± 置 裝 算 乘 在 置 算 演 之 例 一 0 f 實 值本 持在 保 , 和中 擇其 選 17確 置精 裝倍 持 和 保 ’ 果算 結乘表 算之50· 乘科令 之 資 命 果度之 結確時 算精算 乘倍乘 持和之 保料料 Μ 資 資 用度度 有確確 置精精 配倍單 間行和 之實料 14在資 置,度 示 所 (請先閲讀背面之注意事項再填寫本頁) '裝 '-β 經濟部中央標準局貝工消費合作社印裝 本紙張尺度適用中國國家標準(CNS ) Λ4現格(2Ι〇Χ2<?7公筇) 3 436729 A7 137 五、發明説明(29 ) [表2] 倍精確度資科X倍精確度資料 命令 编碼處理 乘算處理(1循環) 加算處理(2循環) A 0 彳R0 諝出0 XL X YL^ R 1 0 + R1^ R2 B YL [15] ^ R0 讓出0 XH x YL^ R1 右移位(R2) +R 1 〇 R2 C 讀出ϋΟ (YL [15]) XL x YH^ R 1 R2 + R14 R2 D 讀出R0 (YL [153 ) XH x YH— m 右移位(R 2 ) + m > R 2 倍精確度資料X單精確度資料 (請先閱讀背面之注意事項再填寫本頁) 裝. 1 丁 命令 編碼處理 乘算處理(1循環) 加算處理(2循環) A 0 分RO XL X YH^ R1 0 + R 1 -> R2 (E) 讓出0 D 讀出RO XH x YH— R1 右移位(R 2 ) + R 1 -> R 2 {〇) 32 - 本紙張尺度適用中國國家標準(CNS ) ( 2!Ox2y7公# 經濟部中央標隼局貝工消費合作社印裝 經濟部中央標隼局貝工消費合作社印^ 4367 29 a? B7五、發明説明(3〇 ) 經由順序的實行表2所示之A至D之命令用來順序的求得4 個之積XLXYL,XHxYL* XLXYH,XHXYH,經由對該等進 行位數合併加算,用來筲行倍精確度資料和倍精確度資料 之乘算。另外,經由順序的簧行表2所示之ME)、D(卩)之 命令用來順序的求得2個之積X L X Υ Η * X Η X Y Η,利用位數 合併加算用來實行倍精確度資料和單精確度買料之乘算。 表2表示資科之流程和處理内容,包括利用MSB保持裝置10 和資料選擇裝置11及乘數編碼裝置12用來進行乘數編碼處 理,利用乘算裝置13進行乘算處理,利用加算裝置14和位 數合併裝置16進行加算處理。在表2中,R0表示MSB保持裝 置10,R1表示乘算结果保持裝置17,R2表示加算结果保持 装置15。 在表2中,各個命令為2循環命令。在編碼處理之權*表 示對MSB保持裝置10之資料收納和資料選擇裝置11所選擇 之資料,括弧内之記述(命令C、D中之YL[15]和命令D(F) 中之0 )表示該命令之質行時| MSI保持裝罵1 0所保持之資 料。在乘算處理之禰 > 表示利用乘算装置13所求得之乘算 结果。在加算處理之禰,表示利用位數合併裝置16進行與 被選擇之資料之位數合併用之向右移位1 6位元之處理之有 無*和Μ加算裝置14求得之加算結果。 當與先前所示之表1進行比較時,在表2中以命令Α使MSB 保持装置1 0所收納之資料成為值’’ 0 ”。依照這種方式,利 用命令A和命令D之組合可以實現倍精確度資料和單精確度 資科之乘算。因此,依照第3實施例時•經由命令之共同 本紙張尺度適用中國國家棉準(CNS ) 枯(210x 2M公筇) -ο 〇 ^ (锖先閲讀背面之注意事項再填寫本頁) 4 3 67 2 9 A7 B7 五、發明説明(31 ) 化可以削滅實行倍精確度資科和倍精確資料之乘算,和倍 數 令 命 之 要 需 所 算 乘 之 料 資 度 確 精 單 和 料 資 度 確 精 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 經濟部中央標準局Μ工消f合作社印製 4 3 本紙張尺度適用中國國家標準(CNS ) Λ4规枯(21〇X29hHi )

Claims (1)

  1. 7 29 A8 B8 C8 D8 六、申請專利範圍 1.-種演算方法,从_最上位位元作為_符號位元,以上述 之最上位位元和比上述最上位位元低1位元1下位位元之 間作為小數Μ位JL,在此種21固宝小ft 1Α黻艚焦中,使 用單精薄# afe甘典μ倍膪前^乘數之上位字/下位宇 \ 和倍精確度乘數之上位宇/下位字之各個之積,對該求得 之積•分別進行_位数食併之加算藉以獲得倍精確度乘算结 果,其特徴是: 上述倍精確度被乘數之上位字/下位字和倍精確度乘數 之上位字/下位字之各個之稹之求得是以具有比小數點位 置至少上位2個Μ上之位數和比倍精確度位元幅度至少多1 位元之位元帼度求得。 2 .如申請専利範圍第1項之演算方法,其中 上述之單精確度乘算器在求得上述倍精確度被乘数之下 位宇和上逑倍精確度乘數之下位字之積」免,進行: 多位元輾度之資料,在上述倍精確度被乘數之下位字最 上位位元之1位元上具有用以表示正數之符號位元,和其 位元幅度比單稍確度位元椹度多1位元:和 單精確度幅度之賁料,以上述倍精確度乘数之下位字最 上位位元作為符號位元;之乘j, 在具有倍精確度位元幅度之乘算结果之最下位位元之下 位1位元之位元,附加值”0”之資料,藉以lift出比倍精確度 位元幅度多1位元之位元幅度之資枓作為上述倍精確度被 乘數之下位字和上述倍精確度乘數之下位字之稹。 3.如申謫専利範麵第1項之澳算方法•其中 - ~— _ . — ~一~~— _, 本纸張尺度逍用中國國家核準(CNS ) A4規格(210X297公釐) ----------—裝------訂------紙 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印装 ABCD 4367 2 9 經濟部中夫標隼局員工消費合作社印製 六、申請專利範圍 i 1 上 述 之 單 精 確 度 乘 算 器 在 求 得 上 述 倍 精 確 度 被 乘 数 上 1 ί 1 位 字 和 上 述 倍 精 確 度 乘 數 之 下 位 字 之 積 時 進 行 I I 多 位 元 幅 度 之 資 料 f 使 上 述 倍 精 確 度 被 乘 數 之 上 位 字 最 請 先 1 上 位 位 元 之 ArJY 付 號 位 元 擴 伸 1個符號位元 和其位元幅度比 閱 背 1 I 1' 翬 精 確 度 位 元 幅 度 多 1位元, 和 之 1 S 事 1 m 精 確 度 位 元 幅 度 之 資 料 Μ 上 述 倍 精 確 度 乘 數 之 下 位 項 字 最 上 位 元 作 為 *<rAr 付 Dfft 位 元 ; 之 乘 算 再 填 i 在 具 有 倍 精 確 度 位 元 幅 度 之 乘 算 結 果 之 最 下 位 位 元 之 下 寫 本 頁 A I 位 1位元之位元 附加值” 0 " 之 資 料 比 倍 精 確 度 位 元 幅 1 1 度 多 1位元之位元幅度之資料 作為上述倍精確度被乘數 1 1 之 上 位 t^· 和 上 逑 倍 精 確 度 乘 數 之 下 位 字 之 積 的 進 行 輪 出 ύ 1 訂 4 . 如 申 請 專 利 範 圍 第 1項之演算方法 其中 ! 上 述 之 單 精 確 度 乘 算 器 在 求 得 上 述 倍 精 確 度 被 乘 數 之 下 1 1 位 字 和 上 述 倍 精 確 度 乘 數 之 上 位 字 之 積 時 進 行 1 1 多 位 元 幅 度 之 資 料 在 上 述 倍 精 確 度 被 乘 數 之 下 位 字 最 k 上 位 位 元 之 上 位 1位元之位元 具有表示正數之符號位元 I 9 和 其 位 元 幅 度 比 單 精 確 度 位 元 幅 度 多 1位元 ;和 1 單 精 確 度 位 元 幅 度 之 資 科 在 上 述 倍 精 確 度 乘 數 之 上 位 1 ί 字 最 下 位 位 元 之 位 數 位 置 附 加 具 有 與 上 述 倍 精 確 度 乘 數 t 1 之 下 位 最 上 位 位 元 同 值 之 資 料 之 乘 算 1 I 在 具 有 倍 精 確 度 位 元 幅 度 之 乘 算 結 果 之 最 卞 位 位 元 之 下 1 I 位 1位元之位元 ,附加值” 0 " 之 資 料 9 Μ 比 倍 精 確 度 位 元 幅 1 1 i 度 多 1位元之位元幅度之資料 ,作為上述倍精確度被乘數 1 1 之 下 位 字 和 上 述 倍 精 確 度 乘 算 之 上 位 字 之 積 的 進 行 輸 出 〇 1 i 本紙張尺度適用t國國家標準(CNS ) Λ4現格(21 OX 297公缝1 Α8 6S C8 D8 經濟部中央梯隼局貞工消費合作社印策 六、申請專利範圍 5. 如申請專利範国第1項之演算方法,其中 __ — - "· - 上述之單精確度乘算器在求得上述倍精確度被乘數之上 位字和上述倍精確度乘數之上位字之積時•進行 多位元幅度之資料,使上逑倍精確度被乘數之上位字最 上位位元之符號位元擴伸1位元符號•和比單精確度位元 幅度多1位元;和 單精確度位元幅度之資科,在上述倍精確度乘數之上位 字最下位位元之位數位置,附加具有與上述倍精確度乘數 之下位字最上位位元同值之資料;之乘算, 在具有倍精確度位元檷度之乘算结果之最下位位元之下 位1位元之位元,It加值”ϋ之資料•以比倍精t度位元幅 度多1位元之位元幅度之資料^·作為上述倍精確度被乘數 之上位字和上述倍精確度乘数之上位字之積的進行幢出。 6. —種演算裝置*使用單精確度乘算器用來進行具有2 涸符號之2進固定小數點数資料之乘算*箱Μ實行倍精確 度乘算|其特徵是設有: MSB保持裝置,用來保持乘数之最上位位元; 資料選擇装置,用來選擇上述MSB保持装置之保持資料 和值"0 ”中之一方; 乘數纗碼装置,使用上述之乘數和上述之寅料選擇装置 之輪出資料·用來對上述之乘數進行编碼和輸出ί .乘算裝置·被輪人被乘數|上述之乘數纗碼裝置之麯出 資料•和被乘數判別信號,假如上述之被乘敝判別信號為 非活動狀態時,躭使上述被乘數之最上位位元之符號位元 -----:--.I義裝-- (請先聞讀背面之注意事項再填寫本頁) --- 本紙張尺度適用中國國家標準< CNS ) Α4说格(2丨0Χ297公釐) 4367 2 9 C8 D8 經濟部中央標隼局員工消費合作社印製 六、申請專利範圍 1 1 I 擴 伸 1位元之符號 求得與上述乘算編碼裝置之輸出資料 1 1 I 之 乘 算 结 果 假 如 上 述 之 被乘數 判 別 信號 為活動狀態時, I 就 在 上 述 被 乘 數 之 最 上 位 位元之 上 位 1位元之位元,附加 請 先 站 1 表 示 正 數 之 ΛΓΛ* 付 號 位 元 汞 得與上 述 乘 數編 碼裝置之輸出資 閲 讀 食 1 | 面 料 之 乘 算 结 果 使 所 求 得 之乘算 结 果 具有 比小數點位置至 之 注 1 I 意 1 少 上 位 2個以上之位數 藉Κ Μ比倍精確度之位元幅度至 事 項 1 少 多 1位元之位元幅度進行輸出 再 填 1 裝 胃 寫 ▲ 裝 加算 Η 卜 -> 官驻罾 卞 料作為1數,被 頁 | 加 數 具 有 比 小 數 點 位 置 至 少上位 2個K上之位數和比倍精 V__r 1 1 確 度 之 位 元 幅 度 至 少 多 1位元之位元幅度 經由進行加數 1 1 和 被 加 數 之 加 算 用 來 輸 出 具有比 小 數 點位 置至少上位2個 1 訂 1 I 上 之 位 數 和 {:h 倍 精 確 度 之位元 幅 度 至少 多1位元之位元_ 幅 度 之 加 算 结 果 1 1 1 加 算 结 果 保 持 裝 置 用 來保持 上 述 加算 装置之輸出之加 1 [ 算 結 果 和 線 位 數 合 併 装 置 用 來 選 擇上述 之 加 算結 果保持裝置之保 1. 農 ” 0 ”中之- -方 經由進行位數合併處理將其作 [ 為 上 述 加 算 裝 置 之 被 加 數 的進行 輸 出 ύ 1 1 I 7 · 如 申 請 專 利 範 圍 第 6項之裝t,其中 1 1 在 簧 行 倍 精 確 度 乘 算 藉 以求得 倍 精 確度 乘數下位字和倍 1 1 精 確 度 被 乘 數 上 位 字 /下位字之積時 使用M S Β保持裝置用 1 | 來 保 持 倍 精 確 度 乘 數 下 位 字之最 上 位 位元 Ο ] ] 8 . 如 甲 請 專 利範園 第 fi ^ ^ W Ά中上述之資科 1 1 1 選 擇 裝 置 在 實 行 倍 精 確 度 乘算藉 Μ 求 得倍 精確度乘數下位 1 1 本紙張尺度適用中國國家標率(CNS } Λ4規格(210X297公趦: -4 經濟部中央標準局員工消費合作社印策 C8 D8 六、申請專利範圍 字和倍精確度被乘數上位字/下位字之積時,選擇和輸出 值在求得倍精確度乘數上位字和倍精確度被乘數上 位字/下位字之積時,選擇和輸出上述之MSB保持裝置所保 持之倍精確度乘數下位字之最上位位元。 9.如申請專利範圔第6項之演算裝置,其中上述之乘數 編碼裝置在罝行倍精確度乘算藉Μ求得倍精確度乘數下位 字和倍精確度被乘數上位字/下位字之積時,利用小間演 算法用來對被輸入之倍精確度乘數下位字和上述資料選擇 裝置所選擇之值”0”之輸出資料進行編碼和輸出,在求得 倍精確度乘數上位字和倍精確度被乘數上位字/下位字之 積時,利用小間演算法用來對上述之資料選擇裝置所選擇 之上述HSB保持裝置所保持之倍精確度乘數下位字之最上 位位元之輸出資料進行編碼和輸出。 ·如申I專利範圍第_6項之_演算^置,其中上述之乘算 裝置具備有部份積產生裝置,在實行倍精確度乘算時,假 如上述之被乘數判別信號為活動狀態時,就判別被輸入之 被乘數為倍精確度被乘數之下位字 > 在上述被乘數之最上 位位元之上位1位元之位元附加表示正數之符號位元*求 得與上述乘數編碼裝置之輸出資料之部份積,假如上述之 被乘數判別信號為非活動狀態時,就判別被輸入之被乘數 為倍精確度被乘數之上位字,使上述被乘數之最上位位元 之符號位元擴伸1位元之符號,求得與上述乘數編碼装置 之輸出資料之部份積。 11加甲謹直菊丨益圃,ft項之演算裝置4,其中上述之乘算 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐1 _ ! I 訂 線 (請先閲讀背面之注意事項再填寫本頁) 4367 29 D8 六、申請專利範圍 裝置具備至少為2個之上述部份積產生裝置,用來對上述 之多個部份積產生裝置之輸出資科之部份積進行位數位置 之合併和加算,在加算结果之最下位位元之下位1位元之 位元附加值”0”之資料*求得其積的進行輸出。 Λ 2 .如申JI專利範.第6項之演算装置,其中設有乘算结 果保持裝置用來暫時的保持乘算装置之輸出資料,作為加 算装置之加數的進行輸出*上述之乘算裝置和上述之加算 装置可Μ並行的進行動作。 13. 如申請專利範圍第6項之演算裝置,其中上述之乘數 編碼器所具有之功能是強制的使輸入資料之乘數之最下位 位元成為值” 0”。 14. 如申請專刹園第6項之演W裝零,其中上述之乘算 装置所具有之功能是強制的使輸入資料之被乘數之最下位 位元成為值” 0 ”。 15. 如申請專利範圍第6項之演算裝置 > 其中上述之HSB 保持裝置作為用以選擇上述乘數之最上位元和值” 0”中之 一方之保持装置,用來代替保持乘數之最上位位元之装置。 |_^---j----t^.------ΐτ----- (請先閱讀背面之注意事_項再填寫本頁) 經濟部中央標準局負工消費合作社印策 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2i〇X297公嫠) 6
TW087111038A 1997-07-09 1998-07-08 Computing method and computing apparatus TW436729B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18388097 1997-07-09

Publications (1)

Publication Number Publication Date
TW436729B true TW436729B (en) 2001-05-28

Family

ID=16143454

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087111038A TW436729B (en) 1997-07-09 1998-07-08 Computing method and computing apparatus

Country Status (6)

Country Link
US (1) US6233597B1 (zh)
EP (1) EP0890899B1 (zh)
KR (1) KR19990013698A (zh)
CN (1) CN1215862A (zh)
DE (1) DE69821408T2 (zh)
TW (1) TW436729B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864703A (en) * 1997-10-09 1999-01-26 Mips Technologies, Inc. Method for providing extended precision in SIMD vector arithmetic operations
US7197625B1 (en) 1997-10-09 2007-03-27 Mips Technologies, Inc. Alignment and ordering of vector elements for single instruction multiple data processing
US6434584B1 (en) * 1998-06-04 2002-08-13 Texas Instruments Incorporated Flexible accumulator register file for use in high performance microprocessors
US6484194B1 (en) * 1998-06-17 2002-11-19 Texas Instruments Incorporated Low cost multiplier block with chain capability
US6692534B1 (en) * 1999-09-08 2004-02-17 Sun Microsystems, Inc. Specialized booth decoding apparatus
US6912557B1 (en) * 2000-06-09 2005-06-28 Cirrus Logic, Inc. Math coprocessor
US7711763B2 (en) * 2001-02-21 2010-05-04 Mips Technologies, Inc. Microprocessor instructions for performing polynomial arithmetic operations
US7181484B2 (en) * 2001-02-21 2007-02-20 Mips Technologies, Inc. Extended-precision accumulation of multiplier output
US7599981B2 (en) * 2001-02-21 2009-10-06 Mips Technologies, Inc. Binary polynomial multiplier
US7162621B2 (en) 2001-02-21 2007-01-09 Mips Technologies, Inc. Virtual instruction expansion based on template and parameter selector information specifying sign-extension or concentration
KR100402734B1 (ko) * 2001-12-21 2003-10-22 한국전자통신연구원 부호화된 피승수를 사용하는 고정 소수점 곱셈 장치 및 그방법
US7447310B2 (en) * 2002-08-06 2008-11-04 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Lean multiplication of multi-precision numbers over GF(2m)
US7401109B2 (en) * 2002-08-06 2008-07-15 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Multiplication of multi-precision numbers having a size of a power of two
FR2853425B1 (fr) * 2003-04-07 2006-01-13 Atmel Corp Sequence de multiplication efficace pour operandes a grands nombres entiers plus larges que le materiel multiplicateur
US7266580B2 (en) * 2003-05-12 2007-09-04 International Business Machines Corporation Modular binary multiplier for signed and unsigned operands of variable widths
US20060059221A1 (en) * 2004-09-10 2006-03-16 Cavium Networks Multiply instructions for modular exponentiation
JP4349265B2 (ja) * 2004-11-22 2009-10-21 ソニー株式会社 プロセッサ
JP2006227939A (ja) * 2005-02-17 2006-08-31 Matsushita Electric Ind Co Ltd 演算装置
US20070011222A1 (en) * 2005-07-07 2007-01-11 Dance Sherman M Floating-point processor for processing single-precision numbers
WO2008022307A2 (en) * 2006-08-18 2008-02-21 Conexant Systems, Inc. Systems and methods for implementing a double precision arithmetic memory architecture
US8495125B2 (en) * 2009-05-27 2013-07-23 Microchip Technology Incorporated DSP engine with implicit mixed sign operands
CN101697116B (zh) * 2009-10-27 2011-11-09 飞天诚信科技股份有限公司 数据变换方法及装置
US8566385B2 (en) * 2009-12-02 2013-10-22 International Business Machines Corporation Decimal floating point multiplier and design structure
US9817791B2 (en) 2015-04-04 2017-11-14 Texas Instruments Incorporated Low energy accelerator processor architecture with short parallel instruction word
US11847427B2 (en) 2015-04-04 2023-12-19 Texas Instruments Incorporated Load store circuit with dedicated single or dual bit shift circuit and opcodes for low power accelerator processor
US10503474B2 (en) 2015-12-31 2019-12-10 Texas Instruments Incorporated Methods and instructions for 32-bit arithmetic support using 16-bit multiply and 32-bit addition
US10401412B2 (en) 2016-12-16 2019-09-03 Texas Instruments Incorporated Line fault signature analysis
CN107423023B (zh) * 2017-08-10 2020-12-11 南京航空航天大学 一种16×16-digit冗余十进制乘法器
FR3101982B1 (fr) * 2019-10-11 2024-03-08 St Microelectronics Grenoble 2 Détermination d'un bit indicateur
US11599334B2 (en) 2020-06-09 2023-03-07 VeriSilicon Microelectronics Enhanced multiply accumulate device for neural networks
US20230083270A1 (en) * 2021-09-14 2023-03-16 International Business Machines Corporation Mixed signal circuitry for bitwise multiplication with different accuracies

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061438B2 (ja) 1984-04-26 1994-01-05 日本電気株式会社 倍精度乗算器
US4809212A (en) * 1985-06-19 1989-02-28 Advanced Micro Devices, Inc. High throughput extended-precision multiplier
US4754421A (en) * 1985-09-06 1988-06-28 Texas Instruments Incorporated Multiple precision multiplication device
US4876660A (en) 1987-03-20 1989-10-24 Bipolar Integrated Technology, Inc. Fixed-point multiplier-accumulator architecture
US5121431A (en) * 1990-07-02 1992-06-09 Northern Telecom Limited Processor method of multiplying large numbers
JPH05216626A (ja) 1992-02-03 1993-08-27 Nec Corp 乗算器
JP3096574B2 (ja) 1994-07-20 2000-10-10 松下電器産業株式会社 倍精度乗算を実行する方法及び演算装置
JP2705640B2 (ja) 1995-05-01 1998-01-28 日本電気株式会社 積和演算器
US5784305A (en) 1995-05-01 1998-07-21 Nec Corporation Multiply-adder unit
JP2765516B2 (ja) 1995-05-29 1998-06-18 日本電気株式会社 積和演算器
US5771186A (en) * 1995-06-07 1998-06-23 International Business Machines System and method for multiplying in a data processing system
US5764558A (en) * 1995-08-25 1998-06-09 International Business Machines Corporation Method and system for efficiently multiplying signed and unsigned variable width operands
US5751622A (en) 1995-10-10 1998-05-12 Chromatic Research, Inc. Structure and method for signed multiplication using large multiplier having two embedded signed multipliers
KR100222032B1 (ko) * 1996-12-24 1999-10-01 윤종용 디지탈 신호 처리기에서의 2배 정밀도 곱셈연산 수행방법

Also Published As

Publication number Publication date
DE69821408T2 (de) 2004-12-16
EP0890899B1 (en) 2004-02-04
EP0890899A2 (en) 1999-01-13
EP0890899A3 (en) 2000-01-05
KR19990013698A (ko) 1999-02-25
DE69821408D1 (de) 2004-03-11
US6233597B1 (en) 2001-05-15
CN1215862A (zh) 1999-05-05

Similar Documents

Publication Publication Date Title
TW436729B (en) Computing method and computing apparatus
TW434507B (en) High accuracy estimates of elementary functions
JP4554239B2 (ja) モンゴメリー類型のモジュラー乗算装置及び方法
JPS60229140A (ja) 倍精度乗算器
US10684825B2 (en) Compressing like magnitude partial products in multiply accumulation
US20050125480A1 (en) Method and apparatus for multiplying based on booth's algorithm
US4598266A (en) Modulo adder
JPH0713741A (ja) アルファ合成演算器
TW451124B (en) Method and apparatus for decoding an error correction code
JPS5858695B2 (ja) 2進数乗算装置
JP4728392B2 (ja) 大数乗算方法およびデバイス
CN115827555A (zh) 数据处理方法、计算机设备、存储介质和乘法器结构
US4588980A (en) Residue to analog converter
US4584561A (en) Method of residue to analog conversion
Muscedere et al. On efficient techniques for difficult operations in one and two-digit DBNS index calculus
US4584563A (en) Method of residue to analog conversion
JPH03661B2 (zh)
JPS5841532B2 (ja) セキワケイサンカイロ
US5923888A (en) Multiplier for the multiplication of at least two figures in an original format
JP3214831B2 (ja) データ処理装置
US4584562A (en) Method of residue to analog conversion
TW200525423A (en) Joint adaptive fixed-point representation and related arithmetic and processor thereof
TW588280B (en) General finite-field multiplier
JPH0645947A (ja) 直交変換装置及び逆直交変換装置
JPH0585924B2 (zh)

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees