TW434539B - Ferro-electric write-/read-memory with memory-cells (CFRAM) connected in series - Google Patents

Ferro-electric write-/read-memory with memory-cells (CFRAM) connected in series Download PDF

Info

Publication number
TW434539B
TW434539B TW088108112A TW88108112A TW434539B TW 434539 B TW434539 B TW 434539B TW 088108112 A TW088108112 A TW 088108112A TW 88108112 A TW88108112 A TW 88108112A TW 434539 B TW434539 B TW 434539B
Authority
TW
Taiwan
Prior art keywords
memory
transistor
ferroelectric
resistor
capacitor
Prior art date
Application number
TW088108112A
Other languages
English (en)
Inventor
Ronny Schneider
Georg Braun
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW434539B publication Critical patent/TW434539B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

汾 $4·§3 9 蠓 ' A7 ^_B7_ 五、發明說明(『) 本發明僳關於一種寫入_ /讀出記億體,每一記億體 單胞都具有一個鐵電性電容器及至少一個電晶體。在鐵 電性記億體中使用介電質之電性搔化之剩磁狀態來儲存 二個邏輯狀態。這樣會産生各種不同之效應,這些效應 會影響相同位元線或字線上之其它單胞之極化,其中單 胞所儲存之資訊可能被損毀。在已極化之電容器中若施 加一箜不固定之電位,則會由於此種至基體之漏電流而 形成一種電壓,其可能和極化成反向。因此,只要電容 器不被讀出或寫入資訊時,須要使電容器之二惻盡可能 保持在相同之電位》 由 Digest 〇 f Technical Papers to Symposium on VLSI Circuits 1997,第83和84頁中已知有一種鐵電性 記憶體,其中許多記镱體單胞或鐵電性電容器串聯相接 且各別之電容器可分別經由相關之電晶體而短路。於是 鐵電性電容器之二個電極可保持在相同之電位,此種電 位在未進行讀出或寫入時都保持相同〇若有一個單胞進 行讀出或寫入時,則相對應之電晶體截止(〇 f f )。此外, (請先聞讀背面之生意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 與。在胞這體胞 可異 。單 ,億單 不差和體態記之 種之飽億狀使取 此大至記通些選 和很電之導這所 是有充取持由經 值值被選保經流 壓壓器別都可而 電電容各間流體 種之電在期電晶 此上性或此電電 ,面電中在放之 3 壓板鐵路體或路 電器使電晶流短 種容可聯電電器 一 電差串它電容 加之之各其充電 施接值之有:Μ 上連壓胞所保 Θ . 線相電單之確塊 元線種體中可方 位元二憶塊就胞 在位此記方樣單 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 經濟部智慧財產局員工消費合作社印製 B7_五、發明說明(> ) 電容器。但經由所接通之電晶體之導通(on)電阻會産生 一種電壓降,此種電壓降亦施加於相關之鐵電性電容器 且依據鐵電性電容器之極化以及充電電流或放電電流之 方向而使極化加強或減弱。在減弱之情況中上逑電壓降 是以干擾脈衝顯示出來,其在足夠之振幅及/或頻率下 會使極化改變,這樣會使鐵電性電容器所儲存之資訊受 到破壞。由於盡可能多之此種鐵電性記憶體單胞所形成 之串聯電路,則電流路徑之總電阻會變大而電流值會變 小,這樣亦可使未選取之記億體單胞之鐵電性電容器上 之不期望之干擾脈衝變小。但這樣所造成之缺點是;鐵 電性電容器(其須進行謅出和寫入)之充電過程和放電過 程所需之時間會多岀很多。由於此種原因,則在上述之 先前技藝中須設置多値記億體單胞方塊(其具有例如由 16値單一單胞所構成之串聯電路)。這樣所具有之缺點 是:干擾脈衝常常會大到不允許之程度且會發生一種資 料損耗,因為電晶體之導通(on)電阻(由於此處所需之 很大之電晶體寬度或很高之電荷載體移動性)而不能任 意地降低。 本發明之目的提供一種鐵電性寫入-/讀出記億體, 其具有串聯相接之記憶體單胞,其中未選取之記億體單 胞之鐵電性電容器上之干擾電壓以及電路技術上之費用 是盡可能小。 依據本發明,上述目的是藉由申請專利範圍第1項之 特徴來達成〇較佳之其它彤式則敘述在其它申請專利範 -4 - (請先閱讀背面之注意事項再填寫本頁) 裝--------訂----- .1 線-ν- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 43^39® a? _B7 五、發明說明(—) 逑 描 作 子 例 之 中 式 圖 在 示 顯 據 依 將 上 以 明 P 發 中本 圍 入 入 寫 寫 性. 性 電 電 :鐵 鐵 下明 明 如發 發 明本 本 說 單圖 圖 簡 1 0 2 0 3 式第例第例第 圖施施 實 實 一 二 第 第 之 之 罃1 憶. 憶 記 記 出 出 讀 讀 係 之 間 時 對 壓 電 擾 干 之 中 胞 單 農 憶 記 知 習 圖 圖 。圖 4 圖 5 。第傷第 圖 關 之 時 對 壓 E 質 擾 干 之 中 體 憶 記 之 圖 1X 第 據 依 之 間 時 對 壓 電 擾 干 之 中 體 億 記 之 圖 2 第 據 依 i ίξϊΠΓ 之 制 feE 控 受 之 殊 特一 或 阻 電 镝一 是 上本 基 。明 圔發 傺本 謂 式擾 方干 種之 此上 以器 且容 器電 容性 電電 性鐵 電之 鐵胞 之單 lgm 單憶 體記 憶之 記址 各定 至被 聯未 串巧 體恰 晶使 生 産 所 時 出 讀 胞 單 體 憶 記 之 址 定 被 已 各 於 由 是 其 (請先閱讀背面之注意事項再填寫本頁) _ 1 I -----訂 I I-- 除 消 被 或 衝減 .0 被 程 之 許 允 不 至 高 提 會 不 間 時 取 存 中 其 經濟部智慧財產局員工消費合作社印製 度 四 由 種一 是式 形 其 例 施 實一 第 明 發 本 示 顯 中 圖 中體 其晶 i , 質 塊擇 方選 體由 億經 記可 之路 成電 形聯 所串 胞之 單成 體形 憶所 記胞 性單 電體 鐵憶 之記 聯個 串四 個此 有一 所 Z 。胞 接單 連體 相憶 B 記 線一 元第 位像 與就 而造 }構 制Μ 控之 Μ Μ ο 單 WL體 線憶 字記 由之 可聯 其串 Μ値 Η 四 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 五、發明說明(4 ) A7 B7 與 値 在 而 式 方 ,Μ 種 11體此 ZF晶以 器電 。 容與接 電是連 性路相 i -s 1 9™^ TL·帛二 ^ β U 是 具 ,S 1 1 極 z R 閘 吧Ρ1 單電 U 。之Ml 樣聯體 串 聯 並 晶 置 賃 它 其 器 容 電 性 電 鐵 它 其 置 設 R 中8 胞 ·· ί 2 單 R 値 阻 三電 籍 sn 晶 ?- Ι^ΟΓ 它 .一:*·' 其 及 接 它連 其相 ,件 14元 ZF些 ——這 經濟部智慧財產局員工消費合作社印製 且可經由其它字線WL2...WL4來控制β位元線BL可經由 選擇電晶體M10以及串聯電路(其由電晶體M11...M14所 構成)而與節點PL相連接,節黏PL之電壓位準典型是上 大約VDD/ 2。雷晶體M10...M14可有利地具有一個共同 之基體端(B u 1 U。 藉由字線WL0上適當之信號,則可在位元線BL上讀取 所選取之方塊之單胞β例如若謓取單胞21,則字線WL2·.. WL4可獲得一種相對應之信號,使電晶體Μ12...Μ14導通 且未被選取之單胞(在此情況下是由鐵電性電容器和電 阻所構成之各串聯電路)經由這些電晶體而被跨接 (bridged),電晶體Mil則由字線WL1上之信號所控制, 使雷晶體Mil截止(off)。這樣可使位元線BL經由選擇電 晶體Mlfl,電阻R1和鐵電性電容器ZU以及導通之電晶髏 M12. . .M14而與電壓位準几相連接。由電晶體M12· ·Μ14 之導通電阻所造成之電壓降分別施加於由鐵電性電容器 (例如,ZF12)和相關電阻(例如,R2)所構成之串聯電路 上,癔樣就可使經由各鐵電性電容器ZF 12----ZF14之干 擾電壓U2...V14由於單胞Z1之諛出雷’流而較先前技藉 大大地減少。 (諳先閲讀背面之注意事項再填寫本頁) -裝 ----訂--------- ί 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 43453 9** A7 B7 五、發明說明(Γ ) 1 性 第電 與鐵 其與 ,些 例這 施 ’, 實點 一 同 B 不 之述 明下 發有 本上 是本 者基 示例 所施 中實 圔之 2 示 第所 在中 圖 件 R .元 * 铜 R1控 阻由 電經 之可 聯端 串極 器閘 容其 電 , 體 晶 電 由 是 代 取 所 線 字 據 依 而
4 L 制 控 到 受 來 號 信 之 上 接 , fcs }a 接相 連線 相元 線位 元與 位而 ο 與 2 而1M ο 體 H1晶 Z 胞 胞單 單置 用設 使可 不則 若 , 體電是 晶由21 電經ZF 由其器 經,容 其,1電 rl. 7TJ 性 電 鐵 其 且 f 體 d 晶ri lb ΙζΓβΓ /1 與接
橋 Iff晶 2 Μ 電 體之 晶中 電圖 由 1 經第 可則 路 , 電式 聯方 串之 I _ 曠 此對 且相 聯以 串 C 示 2 表F2 K Z M2是 :中 2.圃 2 Μ 2 以第 是在 4 中 1 圖ZF 2 . 第 2 在 F 4 Ζ ^器 ο容 2 電 Μ 之 中表 圖來 (請先閱讀背面之注意事項再填寫本頁) 壓 電 擾 干 外 此 0 示 器 容 匿 霄 性 電 鐵 於 施 上 點 端 之 同 共 與 須 端 體 基 之 體 晶 電 有 所 是 式 方 之 。 利接 有連 助聯 藉串 中器 其容 ,電 者之 置胞 配單 之之 圖取 1 選 第所 於與 1βΛC1TI·-— 似揮 類此 式使 方可 用RL 作CT 之元 圖單 2 制 第控 於 如 例 之元 胞單 單制 之控 取由 選須 被4) 未M3 與: I 種 2 此M3 a , 通如 導例 ) ί 31體 M t 晶 ‘電 之 聯 體串 晶器 電容 之電 經濟部智慧財產局員工消費合作社印製 (0電 止之 截聯 全串 完器 未容擾 巧電干 恰之則 體胞, 晶單止 電之截 此一I 取全 這選完 使被4) t'3 ,未 Μ 制與 一 控種2 α 此M3 R 若 , ΐ ΰ C 极 完 未 較 K 0 sc 晶 電極 體 極 源 是 這搔 ,汲 大和 還容 者電 中』 因 極 源 例 之 止 體截 晶全 閘成 ’ 形 容器 電容 散電 擴性 之電 _ 鐵 晶與 電會 些容 這電 為- 爱 公 97 2 X ο 21 /CV 格 規 4 )Α s) N (c 準 標 r I國 I國 中 用 適 度 尺 張 紙 本 ^34539* A7 _B7_五、發明說明(心) 一種電容性分壓器。 第3圖中所顯示的是習知情況時之干擾電壓V02...V04 ,此時鐵電性電容器(其不具備串聯之電阻或電晶體)直 接並聯於各自之電晶體f其中干擾電壓位準此時例如是 大約-0.4伏特(volt),此種值是在一般鐵電性電容器之 抗磁電壓之範圍中。 第4圖顯示此種未選取之記億體單胞之鐵電性電容器 Z F 1 2 ... Z F 1 4上之干擾電壓V 1 2 ... V 1 4之時間圖,其中第 3圖中之電阳.R1...R4例如是在100ΚΩ之範圍中。干擾 電 V 1 2 ... V 1 4所具有之值都是小於-0 . 1伏特,這較一 般鐵電性電容器中之抗磁電壓小很多。 就第2圔之鐵電性記憶體(其具有此種與鐵電性電容 器串聯之電晶體),則第5圖所顯示的是未被選之記 億體單胞之鐵電性電容器上之干擾電壓V22...V24,其 中這®干擾電壓之值較此種記憶體(其具有與鐵電性電 容器串聯之電阻)中者小很多,其中耗費在存取c e s s ) 時之時間較此種技藝之習知鐵電性記億體中者不會差很 多〇 經濟部智慧財產局員工消費合作社印製 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) lip (請先閲讀背面之注意事項#:填寫本頁)
J 11 I 11 訂---—I f. —Γ 經濟部智慧財產局員工消費合作社印製 43㈣39餐 A7 ^_B7 五、發明說明(7 ) 符號説明 9 Μ 1 0… …M 1 4 .,, 選 擇 電晶體 M LO… …ML4… 字 線 R 1… .R4..... 電 阻 Z F 1 1 . ...Ζ F 1 4 . -· 電 容 器 Z F 2 1 . ...ZF24 . * - 電 容 器 CTRL , ...控制單元 Μ 2 0 .. • . Μ 2 4 … 電 晶 aw> m Μ 3 1 .. ..Η34 ... 電 晶 體 Z 1 , Z 1 '.....記 憶 體 瓶 tan 早 胞 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐)

Claims (1)

  1. il34S3 A8 B8 C8 D8
    (89年12月修正') 六、申請專利範圍 1 . 一種具有多橱串聯式記憶體單胞(Z 1 )之鐵電性寫入 /讀出記億體,其特徵為: 各别之記億體單胞(Z 1 )分別具有鐡電性電容器(Z F 1 1 ,電阻(R 1 )及電晶體(Μ 1 1 ), 各鐵電性電容器分別與電阻串聯且此種由鐵電性電 容器和電阻所構成之串聯電路可藉由各別之電晶體依 據各別字線(W L 1 )之倍號而以低歐姆方式連接,各字線 (W L 1 >是與各別電晶體之閘極相連接。 2 .如申請專利範圍第1項之鐵電性寫入-/讀出記憶體t 其中電阻U1)是由另一電晶體(M31)所取代且依據各 別字線之信號來影響此電晶體(Μ 3 1 )之導通性D 3 ,如申請專利範圍第2項之鐵電性寫入-/讀出記憶體, 其中須存在一種控制單元(CTRL),使由各別字線(WL1) 之信號所選取之記憶體單胞(Z 1 | )依據此信號而使所 選取之記億體單胞之電晶體(Μ 3 1 )導通旦須對未被選 取之記憶體單胞之所有其它電晶體(Μ 3 2 ... Μ 3 4 )進行 控制,使這呰電晶體恰巧仍未截止(〇 f f )。 (請先閱讀背面之生音?事項再填寫本頁) 裝------訂---------線· I 經濟部智慧財產局員工消費合作社印製 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088108112A 1998-07-10 1999-05-18 Ferro-electric write-/read-memory with memory-cells (CFRAM) connected in series TW434539B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19830963 1998-07-10

Publications (1)

Publication Number Publication Date
TW434539B true TW434539B (en) 2001-05-16

Family

ID=7873627

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088108112A TW434539B (en) 1998-07-10 1999-05-18 Ferro-electric write-/read-memory with memory-cells (CFRAM) connected in series

Country Status (8)

Country Link
US (1) US6697279B2 (zh)
EP (1) EP1099222B1 (zh)
JP (1) JP2002520764A (zh)
KR (1) KR100615746B1 (zh)
CN (1) CN1154115C (zh)
DE (1) DE59905208D1 (zh)
TW (1) TW434539B (zh)
WO (1) WO2000003396A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3913451B2 (ja) * 2000-08-23 2007-05-09 株式会社東芝 半導体記憶装置
JP2008102982A (ja) * 2006-10-17 2008-05-01 Toshiba Corp 強誘電体メモリ
JP2008108355A (ja) * 2006-10-25 2008-05-08 Toshiba Corp 強誘電体半導体記憶装置及び強誘電体半導体記憶装置の読み出し方法
US10665282B2 (en) * 2015-05-15 2020-05-26 Tohoku University Memory circuit provided with variable-resistance element
DE102018215881B3 (de) * 2018-09-19 2020-02-06 Siemens Aktiengesellschaft Vorrichtung und Verfahren zum Koppeln zweier Gleichstromnetze

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320782B1 (en) * 1996-06-10 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
JP3766181B2 (ja) * 1996-06-10 2006-04-12 株式会社東芝 半導体記憶装置とそれを搭載したシステム
DE19724449B4 (de) * 1996-06-10 2004-04-22 Kabushiki Kaisha Toshiba, Kawasaki Halbleiterspeichereinrichtung
US5892728A (en) * 1997-11-14 1999-04-06 Ramtron International Corporation Column decoder configuration for a 1T/1C ferroelectric memory
US5898609A (en) * 1998-05-29 1999-04-27 Samsung Electronics Co., Ltd. Ferroelectric memory having circuit for discharging pyroelectric charges

Also Published As

Publication number Publication date
KR20010053482A (ko) 2001-06-25
CN1154115C (zh) 2004-06-16
KR100615746B1 (ko) 2006-08-25
CN1308763A (zh) 2001-08-15
EP1099222B1 (de) 2003-04-23
WO2000003396A2 (de) 2000-01-20
DE59905208D1 (de) 2003-05-28
JP2002520764A (ja) 2002-07-09
US20010015906A1 (en) 2001-08-23
WO2000003396A3 (de) 2000-02-24
EP1099222A2 (de) 2001-05-16
US6697279B2 (en) 2004-02-24

Similar Documents

Publication Publication Date Title
US6574135B1 (en) Shared sense amplifier for ferro-electric memory cell
TW498537B (en) Method for driving semiconductor memory
JP2892887B2 (ja) 強誘電体コンデンサの非破壊的読取
US5541871A (en) Nonvolatile ferroelectric-semiconductor memory
US6873536B2 (en) Shared data buffer in FeRAM utilizing word line direction segmentation
EP1364372B1 (en) Non-destructive readout
US7518901B2 (en) Ferroelectric semiconductor memory device and method for reading the same
US20040062075A1 (en) Memory array employing single three-terminal non-volatile storage elements
TW446943B (en) Semiconductor memory apparatus and access method for a semiconductor memory apparatus
US6980459B2 (en) Non-volatile SRAM
KR19990013853A (ko) 강유전체 기억 장치
JP2007087579A (ja) メモリマトリックスのアドレス指定
US6091625A (en) Ferroelectric memory and method for preventing aging in a memory cell
TW558721B (en) Memory device having redundant cells
TW434539B (en) Ferro-electric write-/read-memory with memory-cells (CFRAM) connected in series
TW446948B (en) Non-volatile semiconductor memory device
JP3717097B2 (ja) 強誘電体メモリ
KR100823007B1 (ko) 넌-스위칭 사전 및 사후-방해 보상 펄스들
TW501132B (en) Integrated memory with memory-cells of 2-transistors/2-capacitors
TW536701B (en) Integrated memory having a reference potential and operating method for such a memory
JPH08124378A (ja) 強誘電体メモリ
EP0516548A2 (en) A dynamic random access memory cell
JPH0822692A (ja) 半導体記憶装置
TW451197B (en) Ferro-electric memory-arrangement
JPH04228191A (ja) 半導体集積回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees