TW432566B - Backside emission analysis of ball-grid array package IC - Google Patents

Backside emission analysis of ball-grid array package IC Download PDF

Info

Publication number
TW432566B
TW432566B TW87120016A TW87120016A TW432566B TW 432566 B TW432566 B TW 432566B TW 87120016 A TW87120016 A TW 87120016A TW 87120016 A TW87120016 A TW 87120016A TW 432566 B TW432566 B TW 432566B
Authority
TW
Taiwan
Prior art keywords
circuit board
wafer
chip
board
integrated circuit
Prior art date
Application number
TW87120016A
Other languages
English (en)
Inventor
Yu-Ting Lin
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW87120016A priority Critical patent/TW432566B/zh
Application granted granted Critical
Publication of TW432566B publication Critical patent/TW432566B/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

P4325 6 6 a - ___________137 _______ 五、资明説明() 5-1發明領域: 本發明是有關一種球栅陣列封裝積體電路的故障分析方 法,特別有關於一種球柵陣列封裝積體電路的背向微光偵 測方法。 5-2發明背景: 現今積體電路已是超大型積體電路,製造過程必須使 用數百個製程步驟’而積體電路的線寬,已從0.25微米下 降到0.25微米以下,整個積體電路的製造過程,已經成為 一項非常複雜的技術。當然在這些複雜的製造過程之尹, 難免會有需多的缺陷發生在積體電路之中,這將造成積體 電路的失誤,於是需要一種在積體電路中尋找缺陷的方 法。 經濟部中央標車局貞工消费合作社印" 一種背面微光偵測技術(backside emission analysis)可 用來偵測積體電路之中的缺陷。要利用這種偵測技術須測 積體電路的缺陷,首先需將從銲墊送入電訊號,使得積體 電路處於正常操作的狀態之下,此時在積體電路的缺陷之 處,會產生電子或電洞的躍遷,於是會有光譜發射出來, 此種光譜通常為紅外線光譜,在微光偵測顯微鏡之下,可 以很容易的被觀察到。在經由微光偵測顯微鏡觀察到積體 電路的缺陷之後,利用種種的方法,改善製程的失誤,以 減少缺陷的數目。 2 本紙張尺度通用中國國家榡潭·( CNS ) A4規格(210X297公牮) ' ' 經濟部中央標象局負工消费合作社印裝 1^4 325 6 6 五、發明説明() 這種背面微光偵測技術,是一種破壞性的分析技術, 通常是在完成積體電路的封裝製程之後,所進行的分析技 術。現今最常見的積體電路封裝製程為球柵陣列封^印^^ grid array package),這種封裝方式是在半導體晶片固定於 電路板之後,利用銲線連接積體電路與電路板,然後覆蓋 一廣封裝板在半導體晶片與電路板之上,而在電路板的背 面’利用錫球將銲線固定在電路板之上。可是背面微光横 測技術通常不適用於球柵陣列封裝積體電路,因為要在已 完成球栅陣列封裝的積趙電路上’進行此種偵測技術,必 須破壞在電路板背面的錫球,使得半導體晶片的晶圓面能 夠被暴露出來,使得從積髏電路所發出的紅外線光譜,不 會被電路板所阻擋。但是,一旦破壞了電路板上的錫球, 也就無法送入電訊號至積體電路,積體電路無法正常的工 作,也就無法偵測到缺陷之處所發出的光譜。 於是,尋找一種可以在球栅陣列封裝積體電路上進行 背面微光偵測的方法,在製作偵測樣品之後,依然可以送 入電訊號至積體電路之中,使得積體電路處於正常工作狀 態之下,同時完全露出半導體晶片的晶圓背面,在微光偵 測顯微鏡之下,可偵測到從缺陷處所發射出來的紅外線光 譜,正確地確認積體電路的缺陷。 5-3發明目的及概述: 本發明揭露一種製作球栅陣列封裝積體電路之背面微光 3 本紙張尺度適用中國^家榡準(CNS 規格(2]〇>Γ^^"5 ϋ n I Γ .-·- -ί ,·1 -- - . - - -.....- ^^1 1—i . (n τ» ..... —I— si I— n 、va- (锖先閱讀背1&之注意事項孙填$本真) 經濟部中央標準局員工消费合作社印" 325 6 6 a7 B"7____ 五、發明説明() 偵測樣品的方法,在晶片的封裝製程完成之後,將晶片從 電路板上分離,使得晶片的晶圓面整個曝露出來,而且積 體電路的銲線黏著在封裝板之上,可從晶片的晶圓面進行 背面微光偵測分析。利用本發明的方法可以背面微光偵測 技術。,運用於球柵陣列封裝積體電路,而且可以送入訊 號至積體電路之中,使得積體電路在微光偵測顯微鏡的觀 測之下,依然可以處於正常操作的狀況。 本發明揭露一種球柵陣列封裝積體電路之背面微光偵測 方法,其方法為固定晶片在電路板之上表面上,在電路板 上具有線路,晶片經由數條銲線連接到電路板的金屬板與 接觸點,其中晶片的下表面接觸電路板的第一表面,而一 積體電路形成在晶片的上表面;利用灌膠方式形成封裝板, 覆蓋在晶片與電路板之上,將整個晶片與所有的銲線固定 在電路板之上,其中封裝板的下表面,接觸晶片的上表面; 接著,定義一研磨窗在電路板的下表面,在電路板的下表 面並製作有錫球,為電路的輸出端,其中研磨窗是位於晶 片所在位置的電路板之上,而且研磨窗的面積,略大於晶 片的面積;進行研磨製程,對電路板的下表面進行研磨, 將在研磨窗之内的電路板磨穿;分離封裝板與電路板,晶 片與所有的銲線黏著在封裝板之下表面上;最後,利用探 針對銲線送入訊號,使得在晶片上的積體電路正常操作, 使用微光偵測顯微鏡對晶片的下表面量測紅外線光譜,偵 測積體電路之中的缺陷位置。 一種球栅陣列封裝積體電路之背面微光偵測方法,固定 4 本紙張尺度適用中國國家標準(CNS ) Α4現格(210X297公犛) ---_---!---- '裝------訂 f „ π {請先閲讀背而之注意事項4填'?本頁) 經濟部中央標準局貝工消費合作社印裴 「醪4 325 6 6 a- ____B7 五、發明説明.() 晶片在電路板之上表面上’在電路板上具有金屬板與接觸 點,晶片經由數條銲線連接到電路板,其中晶片的下表面 接觸電路板的上表面’一積髏電路位於晶片的上表面;形 成封裝板’覆蓋在晶片與電路板之上,其中封裝板的下表 面’接觸晶片的上表面;在電路板的上表面定義研磨窗, 其中研磨窗是位於晶片的背面,而且研磨窗的面積略大於 晶片的面積;分離封裝板與電路板,晶片與所有的銲線黏 著在封裝板之下表面上’其中研磨窗範圍之内的電路板, 附著在晶片的第一表面;進行研磨製程,對在晶片的下表 面上的電路板進行研磨’使得晶片的下表面曝露出來;最 後’經由鋒線送入訊號’使得在晶片上的積體電路正常操 作’然後對晶片的下表面量測光線,福測積趙電路之中的 缺陷。 本發明更揭露一種球栅陣列封裝積體電路之背面微光偵 測樣品的結構’ 一晶片,積體電路位於在此晶片之上表面 上,積體電路具有數個銲墊,而數條銲線用來連接銲墊; 以及’一封裝板’晶片的上表面連結於封裝板之上,而銲 線固定在封裝板之上,在進行積體電路的背面微光偵測時, 對銲線玫送訊號,操作積體電路。 5-4囷式簡單說明: 本發明的許多發明目的與優點,將會因為參考下列的詳 細說明,變得更容易被鑑賞與瞭解,同時參酌下列的圖式 5 本紙張尺度適用中國困家標隼(CNS ) A4規格(210X297公漦) (請先閲讀背而之注意事項再4〈-本頁 -裝. 訂 r P4325 6 6 at _ B7 五、發明説明.() 加以說明,其中: (請先閱讀背面之注意事項弄填:巧本頁 第一圖係顯示積體電路之晶片固定在電路板上的示意 圖’在電路板上有數道金屬板,在晶片上的銲墊, 經由銲線連接到金屬板; 第二圖係顯示電路板背面的示意圖,在電路板的周圍與 中心’具有許多個錫球,用以傳遞信號經由電路板 銲線進入晶片; 第三圖係顯示積體電路之晶片在封裝之後的示意圚,對 電路板上的晶片灌膝’形成一個封裝板,覆蓋住晶 片、金屬板與銲線,形成固定的晶片; 第四圖係顯示電路板的背面,在電路板的中心,也就是 在晶片的背面,定義研磨窗,對研磨窗進行研磨, 磨去研磨窗中的電路板’直到晶片的背面裸露出 來;以及 第五圖係顯示於電路板背面的研磨過程之後,將封裝板 與電路板分離,晶片與銲線固定在封裝板背面的示 意圖,此時晶片的背面及接觸點,裸露在封裝版外。 經濟部中央標隼局員工消f合作杜印装 圖號說明: 100-電路板 200-金屬板 300-接觸點 500-銲線 1000-晶片 1100-銲墊 A-錫球 2000-封裝板 5-5發明詳細說明: 6 本紙張尺度適用中國國家揉準(CNS ) A4規格(2丨0X297公#+ } * 1^4 3256 6 Λ: 13; 經漪部中央標嗥局員工消費合作社印災 五、發明説明.() 於本發明之中,揭露一種對球栅陣列封裝積體電路進行 背面微光谓測的方法,首先對半導體晶片固定在電路板之 上’在半導趙晶片上具有積體電路,然後利用鲜線連結積 體電路與電路板,在電路板的背面,利用錫球做為電路信 號的輸出端。在固定半導體晶片之後,覆蓋一封裝板在半 導體晶片與電路板之上,作為固定之用。接著,在電路板 的老面,也就是在半導體晶片的背面,定義出一個研磨窗, 然後磨穿研磨窗範圍之内的電路板,再分離電路板與半導 體晶片,整個半導體晶片與銲線會黏著在封裝板之上。最 後,利用探針接觸銲線,送入電訊號至積體電路内,在微 光偵測顯微鏡之下,觀察從半導體晶片所發射出來的紅外 線光譜,確定積體電路的缺陷位置。另一種準備樣品的方 法,疋先切割電路板上的研磨窗,將封裝板脫離電路板, 而半導體晶片與和銲線黏著在封裝板之上,然後研磨半導 體晶片上的電路板,露出半導體晶片的晶圓表面,利用探 針經由銲線送入電訊號至積體電路之中,進行背面微光偵 測分析(backside emission analysis)。 請參閲第一圖,圖中顯示出一個半導趙晶片1 〇〇〇黏著 在電路板100之上’在半導體晶片1〇〇〇之上具有積體電 路。在半導趙晶片1000的上表面,具有數個銲勢U〇〇, 是作為積體電路的輸出或輸入訊號之用》在電路板10〇的 上表面’具有幾個金屬板200圍繞在半導體晶片100〇的 周圍’在金屬板200的最外圍更有接觸點300,作為訊號 7 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X 297公尕) 《請先閱讀背而之注念事項再填:^本頁) .裝- 丁 經濟部中央標來局貝工消费合作社印製 「酽4 325 6 6 at B7 五、發明説明.() 的導入或導出。積體電路的銲墊1100經由數條銲線500, 與電路板1⑽上的金屬板200或接觸點300作電性連接。 在第一圖之中,為一個半導體晶片1000黏著於電路板1〇〇 的上視圖’在第二圖之中’將從電路板1〇〇的下視圖,也 就是顯示出電路板100的背面’說明電路板100的構造。 請參閱第二圖,圖中顯示出電路板1〇〇的背面圖。許 多個錫球A黏著在電路板100的背面,這些錫球A為接 觸點300及200的輸出端(透過電路板100中繞線連接)。 從此個角度來看,若是隨意破壞電路板100上的錫球A, 將會使得積體電路的電訊號輸入或輸出無法進行,這也就 是進行背面微光偵測技術的困難之處。 請參閱第三圖,在將半導體晶片1000固定在電路板100 之後,進行灌膠的製程,形成一封裝板2000覆蓋在半導 體晶片1000與電路板100之上。封裝板2000將完整的覆 蓋住半導體晶片1000,並且固定住銲線500,整個電路板 100的上視圖,就如第三圖所示》 請參閱第四圖,顯示出電路板100的背面,定義一研 磨窗W在電路板100之上,此研磨窗W是位於電路板100
的中央’以就是在半導體晶片1000的正後方。研磨窗W 的面積比起半導體晶片1000的面積略大,使得半導體晶 片1000完全位於研磨窗w之内。在定義研磨窗W的範圍 之後’對在此區域内的電路板100進行研磨製程,將半導 體晶片1000背後的電路板100磨穿,並破壞在電路板100 之上的錫球Α»等到在半導體晶片1000的晶圓面完全露 8 本紙張尺度適用中S國家標準(CMS ) A4規格(2丨OX 297公始) --— r--U---.-裝------訂1----L--,/ (請先聞讀背面之注意事項"填朽本瓦) 經濟部中央樣隼扃貝工消费合作社印聚 ’4325 6 6 A7 ___ B7 五、發明説明() 出之時,即停止研磨製程,在此時整塊封裝板2000依然 黏著在電路板100之上。然後,利用外力撬開整塊封裝板 2〇〇〇 ’則整個半導體晶片1〇〇〇與所有的銲線500皆附著 在封裝板2000之上,完成樣品的製作。 除了上述製備樣品的方法之外,尚有另一種方式,可 將半導體晶片1000與銲線500黏著在封裝板2000之上β 首先,在定義研磨窗W之後,切割研磨窗W的周圍,將 半導體晶片1000所座落的位置與電路板1〇〇割開,然後 分離封裝板2000與電路板1〇〇,則整個半導體晶片1〇〇〇 與所有的銲線500會黏著在封裝板2000之上《接著,對 黏著與半導體晶片1〇〇〇的晶圓面上的電路板100進行研 磨’將整個晶圓面曝露出來,完成樣品的製作。 請參閱第五圖,圖中顯示出整個半導體晶片1〇〇〇與所 有的銲線500黏著在封裝板2000的底面,而半導體晶片 1〇〇〇的晶圓面是被暴露出來的’連結積體電路的銲線500 依然可以很完整的連接在一起。 在進行背面微光偵測技術(backside emission analysis) 的過程中,是利用探針接觸銲線500的末端點(靠近接觸 點300)’以送入電訊號至積體電路之中’使得積體電路能 夠處於正常運作的狀態之下,然後將半導體晶片1000放 入微先偵測顯微鏡之下》由於在積體電路的缺陷之處,會 產生電子或電動的躍遷,會放射出紅外線光譜,因此觀察 從半導體晶片1000之中所發射出的紅外線光譜,便可確 定積體電路的缺陷位置》 g 本紙張尺度適用中國固家榡準(CNS ) A4規格(2!0><297公犮) - I » i— i . : - SI « n^f I I -i I —^n urn/----. *-e (請先閱讀背面之注意事項再填rc;,本I } 14 325 6 6 A7 B7 五、發明説明.() 一般而言,當半導體晶片完成銲線的製程之後,就可 以從電路板上的錫球送入電訊號,使得積體電路處於正常 的工作狀態之下。但是,從半導體晶片的正面觀察内部所 發出的紅外線光譜,會因為在接近於晶片表層的金屬層, 會阻擋光線的發出,使得缺陷的位置不容易被確認。因此, 如果從半導體晶片的背面觀察紅外線光譜的發射,便不會 受到任何的阻礙,可以更有效的確認發生缺陷的位置。 本發明以較佳實施例說明如上,而熟悉此領域技藝者, 在不脫離本發明之精神範圍内,當可作些許更動潤飾,其 專利保護範圍更當視後附之申請專利範圍及其等同領域而 定。 .^1 ·· ? *n^i ——^1« \ -'0 1'〆 ^11— ϋ.^1 ^^^^1 - U5.-*\ ("先閱讀背面之注意事項呼填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS > Α4規格(2丨ΟΧ297公总)

Claims (1)

  1. Λ 8 Β8 C8 D8 14325 6 6 六、申請專利範圍 1·一種球柵陣列封裝積體電路之背面微光偵測方法,一晶片 固定在一電路板之一第一表面上,在該電路板上具有線 路’該晶片經由複數條銲線連接到該電路板,該晶片的 一第一表面接觸該電路板的該第一表面,一封裝板覆蓋 在該晶片與該電路板之上,該封裝板的一第一表面,接 觸該晶片的一第二表面,該方法至少包含: 疋義一研磨窗在該電路板的一第二表面,其中該研磨窗 是位於該晶片所在位置的該電路板之上,而且該研磨窗 的面積,略大於該晶片的面積; 進行一研磨製程,對該電路板的該第二表面進行研磨, 將在該研磨窗之内的該電路板磨穿; 分離該封裝板與該電路板,該晶片與該複數條銲線黏著 在該封裝板之該第一表面上;以及 對該複數條銲線送入訊號,使得在該晶片上的積體電路 正常操作,對該晶片的該第一表面量測光線,偵測積體 電路之中的缺陷位置。 2·如申請專利範圍第1項所述之背面微光偵測方法,其中該 銲線是以錫球固定在該電路板的該第二表面。 3·如申請專利範圍第1項所述之背面微光偵測方法,其中對 該晶片的該第一表面量測光線,是量測從該晶片中所發 出的紅外線。 11 本紙張尺度通用中國國家梯準(CNS ) A4規格(210X29?公釐) -------,聱-- (請先聞讀背面之注意事項再填寫本頁) 言· 經濟部中央棵隼局負工消費合作社印轚 經濟部中央標隼局員工消f合作社印製 ^F4 325 b 6 it C3 D8六、申請專利範圍 4.如申請專利範圍第1項所述之背面微光偵測方法,其中形 成該封裝板是利用灌膠方式,覆蓋在該晶片與該電路板 之上。 5·如申請專利範圍第1項所述之背面微光偵測方法,其中複 數個金屬板與複數個接觸點固定在該電路板之上,圍繞 於該晶片’在該晶片上的該複數個鲜塾,經由該複數條 銲線連結該複數個金屬線與該複數個接觸點。 6·如申請專利範圍第1項所述之背面微光偵測方法,其中分 離該電路板與該晶片是沿著該研磨窗的邊緣切割。 7. 如申請專利範圍第1項所述之背面微光偵測方法,其中分 離該電路板與該晶片是從兩者之中的接面加以分離。 8. —種球柵陣列封裝積體電路之背面微光偵測方法,一晶片 固定在一電路板之一第一表面上,在該電路板上具有線 路,該晶片經由複數條銲線連接到該電路板,該晶片的 一第一表面接觸該電路板的該第一表面,一封裝板覆蓋 在該晶片與該電路板之上,其中該封裝板的一第一表面, 接觸該晶片的一第二表面,該方法至少包含: 在該電路板的一第二表面定義一研磨窗,其中該研磨窗 是位於該晶片的背面,而且該研磨窗的面積,略大於該 晶片的面積, 12 I 訂 '^ (請先聞讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家揉準(CNS ) A4洗格(210X297公釐) *432566 益 C8 —----____ 六、申請專利範圍 分離該封裝板與該電路板’該晶片與該複數條銲線黏著 在該封裝板之該第一表面上,其中該研磨窗範圍之内的 該電路板’附著在該晶片的該第一表面; 進行一研磨製程’對在該晶片的該第一表面上的該電路板 進行研磨,使得該晶片的該第一表面曝露出來;以及 對該複數條銲線送入訊號,使得在該晶片上的積體電路正 常操作,對該晶片的該第一表面量測光線,偵測積體電 路之中的缺陷。 9_如申請專利範圍第8項所述之背面微光偵測方法,其中該 銲線是以錫球固定在該電路板的該第二表面。 10.如申請專利範圍第8項所述之背面微光偵測方法,其中 對該晶片的該第一表面量測光線,是量測從該晶片中所 發出的紅外線。 11_如申請專利範圍第8項所述之背面微光偵測方法,其中 經濟部中央標準局負工消費合作杜印裝 --I m - - I -- t··^— ^^^1 n I I ; 1 - - --11 i 1 faJ (請先w讀背面之注意事項再填寫本頁) 形成該封裝板是利用灌膠方式,覆蓋在該晶片與該電路 板之上。 12.如申請專利範圍第8項所述之背面微光偵測方法,其中 複數個金屬板與複數個接觸點固定在該電路板之上,圍 繞於該晶片’在該晶片上的該複數個銲墊,經由該複數 條銲線連結該複數個金屬線與該複數個接觸點。 本紙張歧逋用中U1I家揉準(CNS)从胁(21(}><297公·) 經濟部t央標準局貝工消费合作社印策 r *4325 6 6 CS •^ P8______ '申請專利範圍 13_如申請專利範圍第8項所述之背面微光偵測方法’其中 分離該電路板與該晶片是沿著該研磨窗的邊緣切割。 14.如申請專利範圍第8項所述之背面微光偵測方法,其中 分離該電路板與該晶片是從兩者之中的接面加以分離。 b‘一種球栅陣列封裝積體電路之背面微光偵測的樣品,至 少包含: 一晶片’該晶片為一半導體晶片,一積體電路位於在該 晶片之一第一表面上’該積體電路具有複數個銲墊,而 複數條銲線分別連接該複數個銲墊;以及 封裝板’該晶片的一第一表面連結於該封裝板之上, 而該複數條辉線固定在該封裝板之上,在進行該積趙電 路的背面微光偵測時,對該複數條銲線放送訊號,操作 該積體電路。 16.如申請專利範圍第15項所述之背面微光偵測樣品,其中 該晶片的該第一表面為一矽晶圓的表面。 本紙浪尺度逋用中國國家輮準(CNS ) A4说格(210X297公釐) ---,--,----I裝------訂------冰 (請先H讀背面之注意事項再填寫本頁)
TW87120016A 1998-12-02 1998-12-02 Backside emission analysis of ball-grid array package IC TW432566B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW87120016A TW432566B (en) 1998-12-02 1998-12-02 Backside emission analysis of ball-grid array package IC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW87120016A TW432566B (en) 1998-12-02 1998-12-02 Backside emission analysis of ball-grid array package IC

Publications (1)

Publication Number Publication Date
TW432566B true TW432566B (en) 2001-05-01

Family

ID=21632153

Family Applications (1)

Application Number Title Priority Date Filing Date
TW87120016A TW432566B (en) 1998-12-02 1998-12-02 Backside emission analysis of ball-grid array package IC

Country Status (1)

Country Link
TW (1) TW432566B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730527B1 (en) 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate
CN111370347A (zh) * 2020-03-24 2020-07-03 上海华虹宏力半导体制造有限公司 功率器件的失效分析方法
CN113447848A (zh) * 2021-06-24 2021-09-28 深圳市美信咨询有限公司 一种pcb孔间漏电的定位方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730527B1 (en) 2001-12-31 2004-05-04 Hyperchip Inc. Chip and defect tolerant method of mounting same to a substrate
CN111370347A (zh) * 2020-03-24 2020-07-03 上海华虹宏力半导体制造有限公司 功率器件的失效分析方法
CN113447848A (zh) * 2021-06-24 2021-09-28 深圳市美信咨询有限公司 一种pcb孔间漏电的定位方法

Similar Documents

Publication Publication Date Title
JP4252491B2 (ja) 検査機能付きモジュール及びその検査方法。
US6351405B1 (en) Pad for integrated circuit device which allows for multiple probing and reliable bonding and integrated circuit device including the pad
TW504779B (en) Compliant wirebond pedestal
EP0880171A3 (en) Integrated circuit chip structure for improved packaging
TW432566B (en) Backside emission analysis of ball-grid array package IC
JP2536419B2 (ja) 半導体集積回路装置
EP0840133A3 (en) Probe card integrated with dummy components equivalent to parasitic components coupled to bare chip sealed in package
CN101614784A (zh) 半导体元件的测试装置
US5085084A (en) Method and apparatus for testing lead bonds and detecting failure
JP3535728B2 (ja) 半導体集積回路の検査装置
JPS62261139A (ja) 半導体装置
TW469610B (en) Package structure having testing pads on chip
JPH05343487A (ja) 半導体集積回路装置
TW490789B (en) Semiconductor device having chip-on-chip structure
TW517372B (en) Semiconductor device and method of testing electrical parameters of the same
CN108122795A (zh) Cmos摄像头晶圆单颗电性和功能检测装置及方法
JP2007147330A (ja) 半導体チップおよびその試験方法
TW318259B (en) Preparing method of observing chip sample by backside emission
JP2004207556A (ja) 半導体装置とその製造方法
TW565900B (en) Method of chip test
JP3753023B2 (ja) ボンディングダメージの計測用バンプ付きチップ
JPH11218511A (ja) ガスセンサ
JPS62279648A (ja) 半導体集積回路装置
JP2665075B2 (ja) 集積回路チェックパターンおよびそのチェック方法
KR200177064Y1 (ko) 볼 그리드 어레이 패키지 전기특성 검사용 테스트장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent