TW425666B - Manufacturing method for borderless via on semiconductor device - Google Patents
Manufacturing method for borderless via on semiconductor device Download PDFInfo
- Publication number
- TW425666B TW425666B TW088113786A TW88113786A TW425666B TW 425666 B TW425666 B TW 425666B TW 088113786 A TW088113786 A TW 088113786A TW 88113786 A TW88113786 A TW 88113786A TW 425666 B TW425666 B TW 425666B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal
- layer
- wire
- plug
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 121
- 239000002184 metal Substances 0.000 claims abstract description 121
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 50
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 40
- 239000010937 tungsten Substances 0.000 claims abstract description 40
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 113
- 238000000034 method Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 11
- 230000002079 cooperative effect Effects 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 101100269850 Caenorhabditis elegans mask-1 gene Proteins 0.000 claims 1
- 241000238631 Hexapoda Species 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052770 Uranium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
經濟部智慧財產局員Η消費合作社印製 425666 5061twf.doc/006 A7 __B7_____ 五、發明說明(/ ) 本發明是有關於一種積體電路製程,且特別是有關於 一種介層窗的製造方法。 爲了能在有限的晶片表面上製作足夠的金屬內連線 (Metal Interconnects),已配合日趨精密且複雜的積體電路 發展需求,在晶片上製作兩層以上的金屬層,早已成爲半 導體發展的一種趨勢。爲了電性連接上下不同的金屬層, 已發展出一些介層窗插塞技術。 第1圖繪示習知的內連線結構的部份剖面示意圖。如 圖中所示,介層窗插塞110係爲形成在金屬導線104上, 內金屬介電層(IMD)i06之開口 108中的導體結構。至於位 在金屬導線104下方的的可以是矽基底100上的內金屬介 電層或內層介電層102。 隨著半導體元件積集度的增加,圖中的內連線結構也 變得越來越緊密。因此,無接界介層窗(Borderless Via)技 術已成爲這種內連線結構的核心技術。不過,當元件有高 積集度要求時,無接界介層窗插塞110常不能準確地對準 下方的金屬導線104,因而無法完全座落在金屬導線104 上。這種極具關鍵性的對準失誤大大地影響量產時的產 率,故而亟需發展出能使無接界接觸窗插塞110與金屬導 線104重疊良好的方法,以防止上述對準失誤等問題。 緣此,本發明提供一種半導體元件上之無接界介層窗 的製造方法,用以使介層窗插塞對準下方的導線。首先’ 提供一第一介電層。接著,在第一介電層上依序形成一導 體層和一金屬層。然後,在金屬層上覆蓋一第一罩幕圖案。 4 ---------------裝------I 訂----1----線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度遶用中國國家標準(CNS)A4規格(210 X 297公釐) 506ltwf.doc/006 A7 506ltwf.doc/006 A7 經濟部智慧財產局員工消费合作社印製 五、發明說明(1) 之後,以第一罩幕圖案爲蝕刻罩幕,蝕刻金屬層,以形成 一金屬插塞。接著’在導體層上形成一第二罩幕圖案部份 覆蓋第-罩幕圖案和導體層。然後,以第一罩幕圖案、第 二罩幕圖案、和金屬插塞爲蝕刻罩幕,蝕刻導體層,以於 金屬插塞下形成一導線,此時金屬插塞可完全座落在導線 上。之後,在金屬插塞和導線的周圍形成一第二介電層緊 密包圍金屬插塞和導線。 上述金屬層的材質可以是鎢、鋁、或銅。上述導體層 的材質可以是金屬或摻雜複晶矽。此外,在導體層和金屬 層之間更可形成有一阻障層,其可在導體層被蝕刻之前被 蝕刻。再者,第一罩幕圖案和第二罩幕圖案的材質可以是 光阻材料。 本發明利用第一和第二光阻圖案來形成介層窗和導 線,可使介層窗即使在第二光阻圖案無法對準第一光阻圖 案的情況下,仍能對準下方的導線。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉較佳實施例,並配合所附圖式,作詳細 說明如下: 圖式之簡單說明: 第1圖繪示習知的內連線結構的部份剖面示意圖;以 及 第2A圖至第2D圖繪示根據本發明,一種介層窗製程 的流程剖面圖。 圖式之標記說明: 5 本紙張尺度適用中國國家標準(CNS>A4規格(210x297公釐) ------I---I--裝--------訂---I--! 線 (請先閱讀背面之注項再填寫本頁) 4256 6 6 5061twf .doc / 006 A7 B7 發明說明(3) 100 : ϊ夕基 底 102 ' 106、 202 :介電層 104、 204a :導線 108 : 開口 110、 208a :插塞 204 : 金屬 層 206、 206a :阻障層 208 : 鎢金 屬層 210 : 光阻圖案 212 : 第二 光阻圖案 214 : 內金屬介電層 實施例 (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第2A圖至第2D圖繪示根據本發明,一種介層窗製程 的流程剖面圖。 請參照第2A圖,首先,提供一介電層202。接著,在 此介電層202上依序形成金屬層204、阻障層206、和鎢金 屬層208。然後,在鎢金屬層208上覆蓋第一光阻圖案210。 至此,雖然本實施例已揭露以上所述之各種材料,然 其並非用以限定本發明,任何熟習此技藝者,在不脫離本 發明之精神和範圍內,當可作各種之更動與潤飾。例如, 就更動而言,上述金屬層204也可以是其他具有導電性質 的材料層,例如像摻雜複晶矽層;而上述鎢金屬層208也 可以替換成鋁或銅等其他金屬材料層。就潤飾來說,上述 介電層202可以是一種內層介電層(ILD),或者是一種內金 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7
56BG 5061twf.doc/006 五、發明說明(卒) 屬介電層(IMD);至於上述阻障層206,則可以是由鈦和氮 化鈦堆疊而成(Ti/TiN)。 (請先閱讀背面之注意事項再填寫本頁) 請參照第2B圖,就阻障層206爲Ti/TiN的例子而言, 這種阻障層206和鎢金屬層208(第2A圖)之間具有不錯的 蝕刻選擇比。因此,吾人可以阻障層206爲飩刻終點,並 以第一光阻圖案210爲蝕刻罩幕,進行第一蝕刻步驟。在 此第一蝕刻步驟中,鎢金屬層208被蝕刻成鎢金屬插塞 208a。 經濟部智慧財產局員工消费合作社印製 接著,在阻障層208上形成第二光阻圖案212部份覆 蓋第一光阻圖案210和阻障層206。事實上,以阻障層206 爲基準,這個第二光阻圖案212的高度必須實質上高於鎢 金屬插塞208a加上第一光阻圖案210的高度,如此才足以 覆盖束| 一光阻圖案210。特別注意的是,第二光阻圖案212 只要能部份覆蓋第一光阻圖案210即可,也就是無須全面 覆蓋第一光阻圖案210,即可達到本發明所要的效果。此 外,仍須注意的是,在阻障層206上,被第一光阻圖案210、 第二光阻圖案212、以及鎢金屬插塞208a所共同覆蓋的區 域,將是後續欲形成金屬導線的區域。由於鎢金屬插塞208a 將是後續蝕刻的蝕刻罩幕之.一,因此吾人可以瞭解此鎢金 屬插塞208a必能對準後續所形成的金屬導線,而不會發 生對準失誤的情形。
請參照第2C圖,以第一光阻圖案210、第二光阻圖案 212、以及鎢金屬插塞208a爲蝕刻罩幕,進行第二蝕刻步 驟,以蝕刻阻障層208(第2B圖),並蝕刻金屬層204(第2B 7 本紙張尺度適用中固國家標準(CNS)A4規格(210 * 297公釐〉 425666 5061twf . doc/006 A7 __B7 _ 五、發明說明(夕) (請先閱讀背面之注杳Ϊ事項再填寫本頁) 圖)成爲金屬導線204a。蝕刻後的阻障層標記爲206a。再 次強調的是,由於鎢金屬插塞2 0 8 a是i虫刻罩幕之一,因 此鎢金屬插塞208a必能對準此時所形成的金屬導線204a, 或者說必能完全作落在金屬導線204a上,而不會發生對 準失誤的情形。 當然,第二光阻圖案212並非刻意不完全覆蓋第一光 阻圖案210。應該是說原本吾人欲以第二光阻圖案212來 作爲金屬導線的圖案,而將此第二光阻圖案212實質上對 準第一光阻圖案210,但即使因故無法完全對準,而略有 如第2B圖所示的偏差,仍不會影響本發明所要達到的效 果。這是因爲在本發明中,形成金屬導線204a所用的蝕 刻罩幕,除了有第二光阻圖案212之外,實質上更包括第 一光阻圖案210,故而即使有上述偏差的存在,鎢金屬插 塞208a仍能完全座落在金屬導線204a上,如第2C圖所示。 經濟部智慧財產局員工消費合作社印製 請參照第2D圖,去除第一光阻圖案210和第二光阻 圖案212,接著在鎢金屬插塞208a、阻障層206a、和金屬 導線204a周圍形成內金屬介電層(IMD)202緊密包圍鎢金 屬插塞208a、阻障層206a、和金屬導線204a。上述內金 屬介電層214的形成方式例如是先在介電層202上沈積另 --層介電層(未繪示)完全覆蓋鎢金屬插塞208a、阻障層 206a、和金屬導線204a,然後再以鎢金屬插塞208a爲終 點對沈積之介電層進行化學機械硏磨。被內金屬介電層214 所包圍的鎢金屬插塞208a即爲一種無接界(Borderless)的介 層窗結構。
S 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 經濟部智慧財產局員工消费合作社印製 425666 5〇6itwf.d〇c/〇〇6 A7 五_、發明說明() 雖然上述實施例已以第一和第二光阻圖案爲例揭露如 上’然其並非用以限定本發明,因爲任何熟習此技藝者, 都知道這些光阻圖案是用來作爲鎢金屬層、阻障層、和金 屬層圖案化的諸多罩幕材料之一而已。在不脫離本發明之 精神和範圍內,任何熟習此技藝者都可利用其他罩幕材料 來替代上述之光阻圖案。 雖然從上述說明中可以得知,阻障層是在第二蝕刻步 驟中被蝕刻,然其並非用以限定本發明。任何熟習此技藝 者,在不脫離本發明之精神和範圍內’當可作各種之更動 與潤飾。例如,阻障層也可在第一蝕刻步驟中被鈾刻,端 視其材質之特性。比方其材質與下方金屬層之間具的蝕刻 選擇比優於與上方鎢金屬層之間的蝕刻選擇比,則可作如 上之更動與潤飾。 本發明的幾個優點整理如下: 1. 本發明利用第一和第二光阻圖案來形成介層窗和金屬 導線’可使介層窗即使在第二光阻圖案無法對準第一 光阻圖案的情況下,仍能對準下方的金屬導線。 2. 本發明所提供之介層窗製程不需要事先形成介層窗開 口,因而也不需要爲形成開口而進行易於提高接觸電 阻的過度蝕刻步驟。 3. 既然鎢金屬插塞可以完全座落在金屬導線上,鎢金屬 插塞的尺寸不需僳習知技藝那樣因要考慮對準問題而 加大,進而有利於提高積體電路的積集度。也因此, 本發明適合應用於製造高積集度之積體電路,因其良 ---------------裝 i — ---I I 訂· i II !-線 (請先閲讀背面之注咅?事項再填寫本頁) 本紙張尺度適用+國國家標準(CNS>A4規格(210x297公釐) 4256 6 6 S061twf.doc/006 ___B7______ 五、發明說明(Ί) 率較不受對準問題的影響。換句話說,本發明可以提 高積體電路產品的良率° 雖然本發明已以較佳實施例揭露如上’然其並非用以 限定本發明,任何熟習此技藝者’在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾。因此’本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 ---.------IIIt·---!|訂------I--線、 <請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210*297公釐)
Claims (1)
- 經濟部智慧財產局員工消费合作社印製 - 42566 6 A8 B8 506ltwf.doc/006 C8 D8 六、申請專利範圍 1. 一種半導體元件上之無接界介層窗的製造方法,包 括下列步驟: 提供一介電層; 在該介電層上依序形成一金屬層、一阻障層、和一鎢 金屬層; 在該鎢金屬層上覆蓋一第一光阻圖案; 以該阻障層爲蝕刻終點’並以該光阻圖案爲蝕刻罩幕, 進行一第一蝕刻步驟,而使鎢金屬層被蝕刻成鎢金屬插 垂, 在該阻障層上形成一第二光阻圖案部份覆蓋該第一光 阻圖案和該阻障層; 以該第一光阻圖案、該第二光阻圖案、以及該鎢金屬 插塞爲蝕刻罩幕,進行一第二蝕刻步驟,以蝕刻該阻障層, 並蝕刻該金屬層成爲一金屬導線; 去除該第一光阻圖案和該第二光阻圖案;以及 在該鎢金屬插塞、該阻障層、和該金屬導線周圍形成 內金屬介電層(IMD)。 2. 如申請專利範圍第1項所述之半導體元件上之無接 界介層窗的製造方法,其中該阻障層是由鈦和氮化鈦堆疊 而成(Ti/TiN)。 3. 如申請專利範圍第1項所述之半導體元件上之無接 界介層窗的製造方法,其中該內金屬介電層的形成方法包 括: 先在該介電層上沈積另一層介電層完全覆蓋該鎢金屬 本紙張尺度適用令國國家標準(CNS>A4規格(210 X 297公釐) -------·-------裝 i— — — !— 訂_|1------線' <請先閱讀背面之注意事項再填寫本頁) 8 8 8 8 ABCD 4 2 δ S B S 5061twf.doc/006 、申請專利範圍 插塞、該阻障層、和該金屬導線;以及 以該鎢金屬插塞爲終點,對該沈積之介電層進行化學 機械硏磨。 4. 如申請專利範圍第1項所述之半導體元件上之無接 界介層窗的製造方法,其中該介電層是一種內層介電層 (ILD)。 5. 如申請專利範圍第1項所述之半導體元件上之無接 界介層窗的製造方法,其中該介電層是一種內金屬介電層 (IMD)。 6. —種金屬插塞和導線的製造方法,用以使製造出來 的金屬插塞能完全座落在導線上,該製造金屬插塞和導線 的方法包括: 提供一第一介電層; 在該第一介電層上依序形成一導體層和一金屬層; 在該金屬層上覆蓋一第一罩幕圖案; 以該第一罩幕圖案爲蝕刻罩幕,蝕刻該金屬層,以形 成一金屬插塞; 在該導體層上形成一第二罩幕圖案部份覆蓋該第一罩 幕圖案和該導體層; 以該第一罩幕圖案、該第二罩幕圖案、和該金屬插塞 爲蝕刻罩幕1蝕刻該導體層,以於該金屬插塞下形成一導 線,此時該金屬插塞可完全座落在該導線上;以及 在該金屬插塞和該導線的周圍形成一第二介電層緊密 包圍該金屬插塞和該導線。 ---1---.-------裳--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) B8 5061twf .doc ^ 006 C8 D8 六、申請專利範圍 7. 如申請專利範圍第6項所述之金屬插塞和導線的製 造方法,其中該金屬層的材質係選自於由鎢、鋁、和銅所 組成的族群。 8. 如申請專利範圍第6項所述之金屬插塞和導線的製 造方法,其中該導體層的材質係選自於由金屬和摻雜複晶 矽所組成的族群。 9. 如申請專利範圍第6項所述之金屬插塞和導線的製 造方法,其中在該導體層和該金屬層之間更形成有一阻障 層。 10. 如申請專利範圍第9項所述之金屬插塞和導線的 製造方法,其中在蝕刻該導體層之前,更包括以該第一罩 幕圖案、該第二罩幕圖案、和該金屬插塞爲蝕刻罩幕,貧虫 刻該阻障層。 11. 如申請專利範圍第6項所述之金屬插塞和導線的 製造方法,其中該第一罩幕圖案的材質爲光阻材料。 12. 如申請專利範圍第6項所述之金屬插塞和導線的 製造方法,其中該第二罩幕圖案的材質爲光阻材料。 — IJ—I-S· — !· — - - J I I ί I 訂---------1 (請先閱讀背面之泫意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW088113786A TW425666B (en) | 1999-08-12 | 1999-08-12 | Manufacturing method for borderless via on semiconductor device |
US09/414,252 US6242342B1 (en) | 1999-08-12 | 1999-10-07 | Fabrication method for a borderless via of a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW088113786A TW425666B (en) | 1999-08-12 | 1999-08-12 | Manufacturing method for borderless via on semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
TW425666B true TW425666B (en) | 2001-03-11 |
Family
ID=21641887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088113786A TW425666B (en) | 1999-08-12 | 1999-08-12 | Manufacturing method for borderless via on semiconductor device |
Country Status (2)
Country | Link |
---|---|
US (1) | US6242342B1 (zh) |
TW (1) | TW425666B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4312252A1 (en) * | 2022-07-27 | 2024-01-31 | Imec VZW | A method for forming an interconnect structure |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4410622A (en) * | 1978-12-29 | 1983-10-18 | International Business Machines Corporation | Forming interconnections for multilevel interconnection metallurgy systems |
US4954423A (en) * | 1985-08-06 | 1990-09-04 | Texas Instruments Incorporated | Planar metal interconnection for a VLSI device |
US5132775A (en) * | 1987-12-11 | 1992-07-21 | Texas Instruments Incorporated | Methods for and products having self-aligned conductive pillars on interconnects |
US5025303A (en) * | 1988-02-26 | 1991-06-18 | Texas Instruments Incorporated | Product of pillar alignment and formation process |
EP0373258B1 (de) * | 1988-12-16 | 1993-03-10 | Siemens Aktiengesellschaft | Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen |
US4966864A (en) * | 1989-03-27 | 1990-10-30 | Motorola, Inc. | Contact structure and method |
US4917759A (en) * | 1989-04-17 | 1990-04-17 | Motorola, Inc. | Method for forming self-aligned vias in multi-level metal integrated circuits |
US5175127A (en) * | 1992-06-02 | 1992-12-29 | Micron Technology, Inc. | Self-aligned interlayer contact process using a plasma etch of photoresist |
JPH06314687A (ja) * | 1993-04-30 | 1994-11-08 | Sony Corp | 多層配線構造の半導体装置およびその製造方法 |
-
1999
- 1999-08-12 TW TW088113786A patent/TW425666B/zh not_active IP Right Cessation
- 1999-10-07 US US09/414,252 patent/US6242342B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6242342B1 (en) | 2001-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW507293B (en) | Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide | |
TW462112B (en) | Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide | |
TW413896B (en) | Manufacturing method for dual damascene structure | |
KR0185298B1 (ko) | 반도체 소자의 콘택홀 매립용 플러그 형성방법 | |
KR20090035766A (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
TW480662B (en) | Method for forming dual damascene | |
US6350642B1 (en) | Method of manufacturing semiconductor memory device including various contact studs | |
US5966632A (en) | Method of forming borderless metal to contact structure | |
TW425666B (en) | Manufacturing method for borderless via on semiconductor device | |
TW451417B (en) | Manufacturing method for dual damascene structure | |
US6214722B1 (en) | Method for improving wafer topography to provide more accurate transfer of interconnect patterns | |
TW200540969A (en) | Semiconductor device with partially recessed hard mask and method for contact etching thereof | |
US20020106901A1 (en) | Method for forming semiconductor device having high-density contacts | |
TW396527B (en) | Manufacturing method for forming bit line and node contact landing pad simultaneously | |
US6245667B1 (en) | Method of forming via | |
US20240162087A1 (en) | Mandrel-pull-first interconnect patterning | |
KR100432885B1 (ko) | 층간절연막 패턴 형성 방법 | |
KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
TW451327B (en) | Dual damascene process | |
TW403956B (en) | The method of forming better alignment mark | |
KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
TW415032B (en) | Dual damascene process | |
TW383457B (en) | Manufacturing method for via | |
TW396534B (en) | Process for dual damascene | |
TW380304B (en) | Manufacturing method for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |