TW422990B - SDRAM clocking test mode - Google Patents

Description

經濟部中央標準局負工消費合作.社印製 A7 ---------B7 五、發明説明（彳) 技術範圍 本發明一般言之與測試半導體記憶裝置之方法與器材有 關’特別與產生用於測試SDRAM高頻内部時鐘信號之方法 與器材有關。 發明背景 製造SDRAM時，一如製造其他半導體記憶裝置，必須將 SDRAM加以測試而確保裝置之正常操作。對SDRAM所作之 一種標準測試方法爲頻率測試，是以高頻時鐘信號驅動 SDRAM並監測SDRAM之作業。圖丨所示爲一標準頻率測試 之配置，顯示出將傳統式SDRAM 10耦合至一傳统式 SDRAM測試器12。SDRAM 10包括一控制邏輯電路14、一位 址解碼器16及一讀/寫電路18，全部耦合至一記憶體陣列 20。位址解碼器16後位址滙流排22接收一位址而提供—經 解碼之位址至？己憶體陣列20俾選出記憶體陣列中之一彳固別 ?己憶格。讀/寫電路18從資料滙流排24接收資料而在手窝作 業時將該資料提供給記憶體陣列2〇並在讀出作業時將來自 記憶體陣列之資料提供給資料滙流排。 SDRAM 10在控制邏輯電路14之控制下執行資料移轉作 業，電路Μ從控制滙流排26接收資料移轉指令，包括讀或 窝指令在内。控制邏輯電路Μ回應此等資料移轉指令而執 行讀或寫資料移轉操作所需之每一步騍。控制邏輯電路Μ 係同步執行每一必要步驟，每一步驟之建立則根據一時鐘 信號CLK之上升邊緣。時鐘賦能信號CKE藉時鐘信號CLK：而 使控制邏輯電路14之時脈賦能。 -4- 本紙張又度適用中國國家標準（CNS ) A4規格（2!0><297公缝） {請先閑讀背面之注意事項再故玲本頁} .裝 、-0 線 广4 2 29 9 0 a? B7 經濟部中央標準局貞工消費合作社印掣 五、發明説明（2 ) 如圖1所示，SDRAM測試器12係耦合至控制滙流棑26、 位址滙流排22及資料滙流排24。測試器12亦提供時鐘信號 CLK及時鐘賦能信號CKE。測試SDRAM 10時，SDRAM測試 器12提供資料移轉指令於控制滙流排上、位址資料於位址 滙流排22上並視資料移轉指令爲讀或窝而對資料滙流排24 提供或接收資料。另外，SDRAM測試器12提供時鐘信號 CLK及時鐘賦能信號CKE俾可使控制邏輯電路14能同步執 行特定資料移轉之每一步驟。因此，SDRAM測試器12必須 能在所需之SDRAM 10測試頻率上提供時鐘信號。 以目前之技術水準而言，SDRAM測葬器12可能必須供應其 時鐘脈衝爲10毫微秒，即相當於100 MHZ頻率之時鐘信號 CLK。電子界均知當作業頻率增加時，與之相關之特定應 用電路亦愈爲複雜與筇貴。此點一部分是因爲以高頻耦合 電路各線間電磁能所需之電位、在高頻上實際線路長度之 高標準及造成電路無法作業之小型延遲之電位。因此 SDRAM測試器12必須提供時鐘信號CLK頻率愈高，SDRAM 測試器之價格愈貴。事實上此種SDRAM測試器12之成本係 按其作業頻率之增加指數而增加。例如，一個以50 MHZ作 業之SDRAM測試器12之成本約爲一百萬美元，而以100 MHZ作業之SDRAM測試器成本則可能高達五百萬美元。 熟於此項技術者均知最好能用頻率較低之SDRAM測試器 而同時可驅動在頻率測試中具有所需高頻時鐘信號之 SDRAM。 本發明之簡説 -5- 本紙倀尺度適用中國國家標準（CNS ) A4規格（2〗0 X 297公爱） 諳 先' 閱 讀 背· ιέ 之 ii

I 訂 線 42299〇

A A7 B7 五、發明説明（3 經濟部中央標準局員工消贽合作社印製 本發明爲―_試㈣對具有内部時鐘型之SDRAM提供 I測試時鐘錢。㈣試料與SDRAM共㈣於一包封 内孩包封有-時鐘接頭用以接收時鐘信號…時鐘賦能 —頭用吨收時鐘賦能信號及_測試賦能接頭用以接收測 戈賦把化號。孩測試電路會有一邏輯電路具有耦合至包封 時鐘接頭'時鐘賤能接頭及測試賦能接頭之各輸入及賴合 至SDRAM内部時鐘輸入之—輸出。邏輯電路在時鐘賦能信 號爲有效而測試賦能信號爲無效時將時鐘接頭耦合至邏輯 電路之輸出。邏輯電路從加至時鐘及時鐘賦能接頭接頭上 之各定㈣㈣H㈣鐘錢並龍㈣爲有效 時將測試時鐘信號加至邏輯電路之輸出。測試時鐘信號之 頻率大於定期信號之頻率。 附圖簡介 圖1爲一連接至傳統式SDRAIVW^試器之傳統式SDRAM# 能方塊圖。 圖2爲一測試電路之線路圖，該電路依本發—實例在 SDRAM中提供—高頻内部測試時鐘信號。 圖爲一信號定時圖，顯示出圖2測試電路實例各信號之 定時情形。 圖4爲圖2所示互斥「反或j閘實例之線路圖。 圖5爲會有圖2所示測試電路之sdraM功能方塊圈。 圖6爲包括圖5所示sdram在内之電腦系統功能方塊圖》 本發明之詳細解説 本發明可使操作於第一頻率上之SDRAM測試器在由具有 (讀先的請背面之注意事項#·战{-1¾本頁 -------裝 .1Τ 線 -6- 本紙張尺度適用中國國家襟準（CNS ) A4規格（2〗0κ297公釐） 經濟部中央標準局—工消費合作社印製 422990 A7 ____ B7 五、發明説明（4 ) 大於第一頻率之第二頻率時鐘信號驅動之SDRAM上進行頻 率測試。如此，本發明可使用價格較廉之Sdram測試器在 SDRAM上作頻率測試。 圖2所tjt爲本發明一實例之測試電路3〇β電路3〇包括用於 接收外來時鐘信號XCLK之接頭32。接頭32連接至緩路34之 一輸入，該電路回應緩衝賦能接頭36上之缓衝賦能信號將 其輸入耦合至一輸出〇緩衝賦能接頭36上之圓圏顯示緩衝 賦能信號爲一低眞實信號，亦即當緩衝賦能信號有一低邏 輯位準時，緩衝電路34之輸入即被耦合至輸出，而當緩衝 賦能信號有一高邏輯位準時，緩衝電路即與輸出分開。 緩衝電路3 4係連接至傳輸閘3 8之輸入，該閘回應一對接 頭40與42上之信號將該輸入轉合至一輸出。接收時鐘測試 k號CLKTST之接頭48直接被耦合至接頭4〇而通過反相器7〇 再至接頭42。當接頭40上之時鐘測試信號CLKTST有一低邏 輯位準時，接頭42上經反相之信號則有高邏輯位準，後而 將傳輸電路38之輸入搞合至輸出。反之，當接頭4〇上之時 鐘測試信號CLKTST有一高迷輯位準時，接頭42上經反相之 信號則有一低邏輯位準’從而使傳輸電路38之輸入與輸出 分開。 傳輸電路38之輸出被耦合至反相器44之一輸入，該反相 器傳其輸入上之信號反相而將經反相之信號提供於一輸出 上·。反相器44之輸出連接至另一反相器46，此反相器同樣 將其輸入上之信號反相而提供經反相之信號於—輸出上。 反相器46之輸出回應時鐘信號CLK而驅動圖1所示傳統式 -7- 本紙張尺度適用中国國家標準（CNS ) A4現格（2!〇χ297公釐） n *- 1— ------ - I-^本· I (請先閏讀背面之注意事項具4寫本頁) -5° 線 Α7 Β7 έ 4229 9 0 五、發明説明（5 SDRAM之控制邏輯電路14。 接頭48更連接至「反或」閘50之第—輸入，「反或」間 50之輪出則連接至緩衝賦能接頭36。「反或」閑5〇之第_ 輸入連接至緩衝電路52之一輸出，該電路於其輸入上接收 加至接頭54之時鐘賦能信號CKE。緩衝電路52之緩衝賦能 接頭56連接至地而使得緩衝電路52之輸入一直被搞合至緩 衝電路之輸出a 緩衝電路52之輸出直接耦合至互斥「反或」閉58之—輪 入X2並經由一反相器60搞合至互斥「反或J閘之—輸二 X2。互斥「反或」閘58之另一輸入>^連接至緩衝電路34之 輸出。緩衝電路34之輸出亦經由一反相器62耦合至互斥 「反或J閘58之一輸入XI。互斥「反或j閘58之一翰出連 接至傳輸電路64之一輸入，該電路回應一對接頭66與68所 收到之信號而將該輸入搞合至一輸出。接收時鐘測試信號 CLKTST之接頭48直接耦合至接頭68並經由反相器70而至接 頭66。當接頭68上之時鐘測試信號CLKTST有一高邏輯位準 時’接頭66上經反相之信號則有一低邏輯位準而將傳輸雷 路64之輸入耦合至其輸出。反之，當接頭68上之時鐘測試 信號CLKTST有一低位準時’則使得傳輸電路64之輪入與其 輸出分開。因此，當傳輸閘64被賦能時，傳輸閘38則被除 能，而當傳輸閘64被除能時，傳輸閘3 8則被賦能。傳輸電 路64之輸出係連接至反相器44之輸入。 現參看圖2及圖3中所示之信號定時圖對測試電路30之作 業加以説明。測試電路30作業時操作於三個不同之模式 -8 - 本纸張尺度適用中國國家標準（CNS ) Α4規格（2丨0X297公釐） ---------t------IT------線 (請先閏讀背面之注意事項再从艿木頁} 經濟部中央櫺準局員工消費合作社印裝 A7 B7 / ^422990 五、發明説明 挺式如時間與時間t3間之信時定時圖所 Ύ --------扣T •- —(請先閲讀背&之注意事項再冬15"頁 作業模式（特徵爲時鐘賦能信號CKE及時鐘測試信號 CLKTST均有低邏輯位準。當時鐘試能信號cke及時鐘測試 信號CI^TST均有低邏輯位準時，益無時鐘信號CLK被提供 至反相咨46(輪出。參看圖2即很容易瞭解此—作業模式， 注意到當時鐘賦能信號CKE及時鐘測試信號CLKTST均在低 邏輯位準時，「反或」問5〇之輸出爲高，後而將緩衝電路 34除能（亦即其輸入與輸出分開）。因此，外來時鐘俨號 XCLK被緩衝祕34將之與測試電路财電路之其餘部分加 以隔離°再者’當時鐘測試信號CLKTST有低邏輯位準時， 傳輸電路64被除能，因而互斥「反或」閘58並不驅動時鐘 信號CLK。所以在第—作業模式中並無時鐘信號咖。 參看圖3，測試電路3〇第二作業模式之特徵爲時鐘測試信 號cuctst有低邏輯位準而時鐘賦能信號cke有高邏輯位 準。此-作業模式如信號定時圖中從時m如所示。從产 號定時圖可看出’在此一作業模式中之時鐘信號cue等於 線 外來時鐘信號XCLK。㈣圖3顯示時鐘信號CKE與外來時 鐘信號XCLtC相同’但熟於此項技術者會知道兩個信號間實 經濟部中央標準局員工消費合作社印製 際上有-相移’此係由於測試電路3〇组件之有限延 所造成。 再者着圖2’在第二作業模式中，高時鐘賦能信號CM被 提供於緩衝電路52之輸出上’因而亦被提供至「反或」問 疋輸入。此-在「反或」閘5〇輸入上之高邏輯位準促使 「反或」問有-低邏輯位準而將緩衝電路34賦能。緩衝 ___________ -9- 本纸張尺度—適用中國國家標準（CNS ) A4規格（_2t〇X2^^~y A7 B7 &4229 9 0 五、發明説明卩 路34被賦能後，外來時鐘信號X(：LK被提供於緩衝電路之輸 出上而至傳輪電路38之輪入。因爲時鐘測試信號CLKTST在 本作業模式中有_低邏輯位準，傳輸電路38即被賦能，使 得外來時鐘錢X(：LK被提供至傳輸電路之輸出上而經由反 相器44與46被耦合而提供時鐘信號CLK。 測試電路3 〇之第三亦即測試作業模式如圖3信號定時圖中 時間〖6至tn所示。測作業模式之特微爲時鐘測試信號 CLKTST有一高邏輯位準時鐘賦能信號CKEi脈衝頻率等於 ^來時鐘信號XCLK之頻率。時鐘賦能信號⑽與外來時鐘 信號XCLK之頻率係.由信號定時圖中所示兩個信號之時間τ 來界疋。再者，注意時鐘賦能信號CKE對外來時鐘信號 XCLK移相90度，相當於時段丁之四分之一（即τ/4)，如時間 所π。在測試作業模式中，時鐘信號〇{^£之頻率兩倍於外 來時鐘㈣XCLK與時鐘賦信號CKE之頻率，如信號定時圓 中之時間【8與【9間所示’可看出時鐘信號在時段τ中有兩個 循環’顯示時鐘信號之頻率加倍。 參看圖2，現在對測試電路3〇在測試作業模式中之作業加 T説明。在測試作業模式中，時鐘測試信號clktst爲高邏 輯位準而經由Γ反或」閘5〇對緩衝電路34賦能。另外，當 時鐘測試信號CLKTST在高邏輯位料，傳輸電路38被除二 而傳輸電路64被賦能。作業時，外來時鐘信號狀^被加於 ，斥「反或」閘58之輸入XI上，此一信號之補數經由反相 态62被加至互斥「反或」閘之輸入同樣地，緩衝電路 52輸出上之時鐘賦能信號CKE被加至互斥「反或」閘“之 ___ -10- 本纸張尺度適用中國國家標準（CNS ) A4規格（2l〇x297公楚） ----------裝__ (請先閱讀背面之注意事項再螇寫本頁) 經濟部中央標準局貞工消費合作社印製 π------A------- L· A229 9 0 A7 B7 五、發明説明（8 經濟部中央榡率局貝工消費合作社印製 輸入X2上’此一信號之補數則經由反相器6〇被加至互斥 「反或J間之輸入X2。互斥「反或」閘58回應其輸入上之 此等信號而提供一測試時鐘信號於其輸出上，該時鐘信號 之頻率兩倍於時鐘賦能信號CKE與外來時鐘信號CLK之頻 率。後信號定時圖可看出，互斥「反或」閘58之操作是當 時鐘賦能信號CKE或外來時鐘信號XCLK從一個邏輯位準轉 移至互補邏輯位準時，互斥「反或」閘之輸出即從一個邏 輯位準轉移至互補邏輯位準。互斥「反或」閘58輸出上之 測試時鐘信號在測試作業模式中經由已賦能之傳輸電路64 及反相器44與46被加以耦合而提供時鐘信號CLK。 圖4所示爲互斥「反或」閘58一實例之更詳細線路圖。在 本實例中，互斥「反或」閘58包括—對電晶體72與，彼 等之源極與吸極接頭中_聯連接於電源供應器Vcc與一波節 76之間。波節76相當於互斥「反或」閘冗之輸出q。電晶 體72與74之閘極分別連接至互斥「反或」閘分之輸入幻與 X2。第二對電晶體78與8〇之源極與吸極接頭串聯於波節％ 與地之間。電晶體78與8〇之閘極分別連接至互斥「反或」 閘58之輸入X〗與瓦。 ’ 互斥「反或J閘58更包括一對電晶體82與84，彼等之源 極與吸極接頭串聯於供應電壓Vcc與波節86之間，波節料則 達接至波節76。電晶體82與84之閘接頭分別連接至互斥 「反或」閘58之輸入^與10"。另一對電晶體88與9〇之源 極與吸極接頭串聯耦合於波節86與地之間。電晶體Μ與卯 之閘接分別連接至互斥「反或」閘58之輸入X2與又了·。 _________ - 11 - 本紙張尺度適用中國國家標毕（CNS ) Λ4規格（2〗0X 297公釐） I!-------t-- I . (請先閱讀背面之注意事¾再填寫本頁) II------線---------- ' —^1 - I . * ί - A 7 B7

422990 第87100863號專利申請案 中文說明書修正頁(89年11月） 五、發明説明（9 在作業中，含有互斥「反或」閘58之各電晶體執行互斥 「反或」閘之邏輯功能。當輸入X 1與X2有相同邏輯位準 時，電晶體72與74或電晶體82與84即會接通，從而將輸出Q 置於Vcc上。同樣當輸入Xi與X2有相同邏輯位準時，電晶體 78或80及電晶體88或90將會關掉，從而使輸出Q與地分開。 若乂丨與乂]有之邏輯位準不同時，電晶體78與80或電晶體88與 90即會接通，後而將輸Q出耦合至地。同樣當乂1與乂2之邏輯 位準不同時，電晶體72或74及電晶體82與84即會關掉，從而 使輸出從Vcc斷開。例如，當輪入X 1為高邏輯位準而輸入X2 為低邏輯位準時，電晶體78與80被接通而將輸出Q拉至地。 在此情形下，其他各對電晶體中之一個即被關掉，所以其 他各對電晶體中並無任何電晶體會影響到輸出Q。 圖3所示測試電路30之實例雖是利用互斥「反或」閘58來 產生測試時鐘信號，塾於本技術者即知亦可用其他電路執 行此一功能。例如，兩個單觸發電路可將輸入分別Μ合至 接頭32與54並將輸出耦合至一「或」電路之輸入。從每個 單觸發電路選擇接頭32與54上信號間之適當相移及輸出脈 衝時段，即可產生測試時鐘信號。 圖5為本發明實例含有測試電路30之SDRAM 100之功能方 塊圖。SDRAM 100包括一位址解碼器102、一讀/寫電路104 與一控制電路106，均連接至一記憶格陣列丨08。此等組件 全部為傳統或者且為業界所熟知=測試電路30耦合至控制 電路106而提供時鐘信號CLK至控制電路》位址解碼器102 耦合至一位址匯流排，讀/寫電路104耦合至一資料匯流 -12- 本紙張尺度適用中國國家橾車（CNS ) A4规格（2IOX 297公釐） — ^ ~. 訂 冰 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消費合作社印¾ 422990 A7 B7 五 發明説明（1〇 ) 排’控制電路106耦合至一控制匯流排。 在操作時，外部電路提供位址、資料與控制信號於各匯 流排上以及外來時鐘信號XCLK、時鐘賦能信號CKE及時鐘 測試信號CLKTST至SDRAM 100。正常作業時，時鐘測試信 號CLKTST被外部電路保持於低邏輯位準，SDRAM即可進 行標準資料移轉作業。正常作業時，時鐘賦能信號cke移 轉至高邏輯位準而使測試電路3〇提供外來時鐘信號做 爲時鐘信號CLK而驅動控制電路106，使得控制電路同步執 行資料移轉作業中之每一步驟。 例如’在讀取資料移轉作業中，控制電路1〇6將控制區流 排上收到之讀取指令予以解碼並控制將位址匯流排上之位 址鎖入位址解碼器1 〇2。位址解碼器1〇2提供一經解碼之位 址至圮憶格陣列丨08，該陣列在控制電路1 〇6之控制下將位 址資料移轉至讀·/寫電路i 而將此—資料提供至資料匯流 排上以備外部電路使用。 在手窝資料移轉作業中，測試電路3〇再次提供時鐘信號 CLK上之外來時鐘信號XCLK來驅動控制電路1〇6使得控制 電路同步執行手寫資料移轉作業中之每一步騍。在手窝資 料移轉作業中，外部電路提供一記憶位址於位址匯流排 上、一資料於資料匯流排上 '及手寫指令於控制匯流排 上。控制電路1〇6將手寫指令解碼，讀/電路1〇4將提供於資 料極泥排上之資料加以閂鎖’位址解碼器1 〇2將位址匯流排 上之位址加以問鎖。在控制電路1 〇6之控制下，來自位址解 碼器102被解碼記憶位址被提供至記憶格陣列1 〇8及被控制 --- - 13- 本纸張尺度適财_家辟（CNS ) A4規格⑺Gx297公 ---------批衣—^-----.π------線 . · (請先閱讀背面之ii意事項再βκ-本頁) 經濟部中央榡率局K工消費合作社印製 4 2 2 9 9 0 ¾ A7 B7 五、發明説明（11 經 濟 部 t 央 標 準 % β 工 消 t 合 作 社 印 之記憶格陣列’ I得讀/窝電路！㈣鎖之資料被存入記憶 格陣列中已定位址之記憶格。 “ 在SDRAM HK)之測試作業模式中，外部電路將時鐘測試 信號CLKTST轉變至高邏輯位準並使時鐘賦能信號之脈 頻在與外來時鐘信號XCLK相同之頻率上。但應回想時鐘賦 能信號CKE對外來時鐘信號XCLK而言有一相位移。在此一 作業模A中，频電路30輸出之時鐘信號clk之與率兩倍 於外來時鐘信號XCLK與時鐘賦能信號CKE之頻率。外部電 路則提供所需之位址、資料與制信號於各匯流排上，俾於 測試作業模式中來測試SDRAM. 100。 圖6所示爲含有圖5中咖趙1〇〇之電腦系统·之方塊 圖。電腦系統⑽包括計算電路112用以執行各種計算功 能，諸如令特定教體執行特定計算或任務。同時電腦系.統 ㈣包括-個或多個輸入裝置U4，讀如鍵盤或滑鼠，耦 合至計算電路U2而可使操作人可與電腦系統能夠連繫。標 準上該電腦系統亦有-個或多個輸出裝置】减合至計算電 路⑴’此等輸出裝置標準上爲印表機或—視像接頭。— 個或多個資料儲存裝置118㈣合至計算電路⑴用以错存 資料或供外部儲存媒體（未示出）權取資料。標準錯存裝置 ⑴之舉例包括硬碟與敕碟、磁帶卡Μ及C时讀記憶體。 計算電路m標準上是透過控制匯流排、資料匯流排及位址 匯流排镇合至SDRAM⑽傳向sdram提供手寫資料或從其 中讀取資科。 應瞭月匕以上雖舉出本發明之各實例與優點，但僅係説明 14- ---------袖衣-- (讳先閱讀背面之注意事項再"-荇本頁) -** ---------- 1 - If· 本紙紅度顏中獅#?7^7^7似2_ , 經濟部中央標準局員工消費合作社印紫 4 2 2 9 9 0 t a? Β7 五、發明説明（12 ) 而已，在本發明之大原則下仍可作細部變更。所以本發明 僅限於後述之申請專利範圍。 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0Χ297公釐） ---------ti------IT------^ <:請先閏讀背面之法意事吼再填艿本頁)

Claims (1)

1. Λ8 B8 C8 D8 L... 422990 第87100863號專利申請案 〜~^冲請J範闹妤,丁 f (奶年1! /J+ 六、申請專利範圍 n Jn n I— ---I T <#先SI讀背面之注f項再填寫本I) 1.-種對具有㈣時鐘輸人型之同步動態隨機存取記憶體 (SDRAM)提供-測試時鐘信號之測試電路，該測試電路 與伽AM共同裝於-包封内’該包封有一時鐘接頭用以 接收時鐘信號、-時鐘賦能接頭用以接收時鐘賦能信號 及一測試赋能接頭用以接收測試賦能信號’該測試電路 含有-邏輯電路具有Μ合至包封之時鐘接頭、時鐘賦能 接頭及測試賦能接頭之各輸入及Μ至獄鳩内部時鐘 輸入之一輸出，邏輯電路在時鐘赋能信號為有效而測試 賦能信號為無效時將時鐘接頭耦合至邏輯電路之輸出， 邏輯電路從加至時鐘接頭及時鐘賦能接頭上之各定期信 號取得測試時鐘信號並當測試賦能信號為有效時將測試 時鐘信號加至邏輯電路之輸出，測試時鐘信號之頻率大 於定期信號之頻率。 2. 根據申請專利範圍第丨項之測試電路，其中各定期信號 之頻率均相等。 3. 根據申請專利範圍第2項之測試電路，其中加至時鐘賦 此接頭上之足期k號對加至時鐘接頭上之定期信號有一 相位移。 經濟部十央棣率局負工消合作社印氣 4’根據中請專利範園第3項之測試電路，其中測試時鐘作 號之頻率為定期信號頻率之兩倍。 —種對具有内部時鐘輸入型之sdram提供—測試時鐘信 號之測試電路’該測試電路與SDRAM共同裝於_包封 内’該包封有一時鐘接頭用以接收時鐘信乾、一時鐘織 能接頭用以接收時鐘賦能信號及至少一個額外接頭用以 本紙張尺度逋用中矚國家揉準（CNS )人4規格（210X297公釐} 422990 Λ8 B8 C8 D8 六、申請專利範圍 2收一額外信號’該測試電路含有一邏輯/電路具有耦 D至包封之時鐘接頭、時鐘賦能接頭及額外接頭之各輸 及 _ & 土 SDRAM内邵時鐘輸入之輸出，邏輯電路在 時知賊能信號為有效及額外接收到第一信號時將時鐘接 頭耦合至邏輯電路之輸出，邏輯電路從加至時鐘接頭及 時鐘賦忐接頭之各定期信號取得測試時鐘信號並當額外 接頭吹到第二信號時將測試時鐘信號加至邏輯電路之輸 出，測試時鐘信號之頻率大於任一定期信號之頻率。 才據申叫專利範圍第5項之測試電路，其中各定期信號 之頻率相等。 7·根據諸專利範園第6項之測試電路，其中各定期信號對 加至時鐘接頭上之定期信號有—預定數值之相位移。 8·根據中請專利範圍第7項之測試電路，丨中測試時鐘信 號之頻率為各定期信號之頻率。 9’ —種對具有内部時錢人型之SDRAM提供-測試時鐘信 經濟部中央標率局貝工消費合作社印裝 (請先閱讀背面之注意事項再填寫本筲) 訂 號之測試電路，該測試電路與sdram*同裝於一包封 ^忒包封有一時鐘接頭用以接收時鐘信號及一時鐘賦 =接頭用以接收時鐘賦能信號，該測試電路含有一邏輯 電路具有耦合至時鐘接頭與時鐘賦能接頭之各輸入及— 賴，至SDRAM内部時鐘輸人之輸出，該邏輯電路當時鐘 賦路為有效時將時鐘接頭耦合至邏輯電路之輸出， ^避輯電路從加i時鐘接頭及時鐘賦能接頭之各定期信 號取得測試時鐘信號並當各定期f言號加i時鐘接頭與時 鐘賦能接頭時將測試時鐘信號加至邏輯電路之輸出，測 ( CNS ) ( 210X2"!^ A8SD8 ί 422990 t、申請專利範圍 試時鐘信號之頻率大於各定期信號之頻率。 U).根據申请專利範園第9項之測試電路，其中各定期信號 之頻率相等。 U.根據申請專利範圍第1〇項之測試電路，其中各定期信號 對加至時鐘接頭上之定期信號有一預定數值之相位移 12. 根據申請專利範園第π項之測試電路，其中測試時鐘信 號之頻率為各定期信號頻率之整數倍數3 13. —種對一 SDRAM之内部時鐘輸入提供一外來時鐘信號或 一高頻測試時鐘信號之測試電路’該測試電路與SdrAM 共同裝於一包封内，包括： 一外部時鐘接頭用以接收一外來時鐘信號； 一時鐘賦能接頭用以接收一時鐘賦能信號； 一測試賦能接頭用以接收一測試賦能信號； 一第一緩衝電路具有一耦合至外部時鐘接頭之輸入響 應緩衝赋能接頭上之缓衝赋能信號而將外部時鐘接頭辆 合至一輸出接頭； 一賦能電路具有一耦合至測試賦能接頭之輸入接頭用 以接收測試賦能信號、一耦合至時鐘賦能接頭之輸入接 頭用以接收時鐘賦能信號及一耦合至第一緩衝電路緩衝 賦能接頭之輸出接頭，該賦能電路當時鐘測試信號與時 鐘賦能信號卡至少有—個為有效時可將緩衝賦能信號提 供於輸出接頭上； 一倍勒電路耦合至第一緩衝電路之輸出接頭用以接收 加至外部時鐘接頭上具有第—頻率之第一定期信號並 (請先閲讀背面之注意事項再填寫本頁) '氧. 訂 經濟部_央榡车局負工消犛合作.社印ft 422990 Α8 Β8 C8 D8 經濟部中央揉準局貝工消f合作杜中製 申請專利範圍 合至時鐘賦能接頭用以接收加至時鐘賦能接頭上具有第 一頻：之第二定期信號，該倍頻電路之作業可將取自第 —與第二定期信號之高頻測試時鐘信號提供於輸出接頭 上，該高頻測試時鐘信號有一大於第一與第二、 三頻率； 奔 .♦傳輸電路具有—搞合至第'緩衝電路輸出接頭 义輸入接頭、—耦合至時鐘測試接頭之賦能接頭及一耦 合至SDRAM内部時鐘輸入之輸出接頭，該第—傳輸電路 可響應當測試賦能信號為無效時將第一緩衝電路之 接頭耦合至SDRAM之内部時鐘輸入；及 ， -第二傳輸電路具有一耦合至倍頻電路輪出接頭之輪 入接頭、一耦合至測試賦能接頭之賦能接頭及一耦入至 SD副内料鐘輸人之輪出㈣，該第二傳輸電路:測 試賦能信號為有效時可將倍頻電路之輸出接頭耦合至 SDRAM之内部時鐘輸入。 14.根據+請專利範圍第13項之測試電路，其中之第二頻率 與第一頻率相等。 … 根據申請專利範圍第14項之測試電路’其中之第二信號 對第一信號移相9〇度。 16.根據申請專利範圍第15項之測試電路，其中之倍頻電路 包括： 》” —第一反相器具有一樓合至時鐘賦能接頭之輸入接頭 用以接收時鐘賦能信號可將一經過反相<時鐘賦能信號 提供於一輸出接頭上； 本紙狀錢用tH两家揉準（CNS ) A4^ ( 210X297公釐 — — {請先閎讀背面之注意事項再填寫本頁J 、1T 9〇 A8 B8 C8 DB '申請專利範圍 m V .‘久内包峪瓣出接頭之 輸入接頭用以接收外部時鐘信號可將經反相之外來時鐘 信號提供於一輸出接頭上；及 里 一 一互斥「反或」閘具有一耦合至第一緩衝電路輸出接 頭之第一輸入接頭、—耦合至第一反相器輸出接頭之第 二輸入接頭、一耦合至時鐘賦能接頭之第三輪入接頭及 —耦合至第二反相器輸出接頭之第四輸入接頭，該互斥 「反或」㈣應其各輸入接頭上之信號而提供高^ 時鐘信號於一輸出接頭上。 17·根據申請專利範圍第14項之測試電路， 六Τ弟二信號對 弟—信號移相180度。 18·根據申請專利範圍第17項之測試電路，並 包括： 〃中<倍頻電路 -第一單觸發電路具有一耦合至第一緩衝電路輸 ，之觸發輸入響應第一定期信號之—上升逢緣而將 單觸發信號提供於一輸出接頭； 翅濟部令央榛率局員工消費合作.社中袋 —第二單觸發電路具有一耦合至時鐘賦能接頭之 輪入響應第二定期信號之一上升邊緣而將第二單觸 號提供於一輸出接頭；及 ^ —「或」閘具有耦合至第一單觸發電路輸出接頭之* —輸入接頭及耦合至第二觸發電路輸出接頭之__'弟 • v. — —*-» Sm* y>, 要頭’該「或」閘提供高頻測試時鐘信號一 上。 现、輸出接頭 19.根據申請專利範圍第1 8項之測試電路， 再中号—單觸發 -5- 本紙張从適用中邮家辟（CNS ) A規( 210X297公釐） 422990 ABCD 六、申請專利範圍 L號之持績時間等於第一定期信號之第一頻率所界定時 段之四分之—。 20. 根據申請專利範圍第13項之測试電路，其中之第一傳輸 電路包括一傳輸閘具#第—與第二互補輸入接頭，第一 互補輸入接頭直接耦合至測試賦能接頭而測試賦能接頭 則透過一反相器耦合至第二互補輸入接頭。 21. =據中請專利範圍第2Q項之測試電路，#中之第二傳輸 電路包括-傳輸閘具有第—與第二互補輸人接頭，第二 =入㈣直接輕合至測試賦能接頭而測試職能接; 則透過一反相器耦合至第—互補輸入接頭。 22. 根據申請專利範圍第13項之測試電路，其中之 有-「反或」閘。 ^電路 23. 一種具有一内部時鐘輸入型之SDRAM，包括： —位址匯流排； 一控制滙流排； 一資料滙流排； 一時鐘接頭用以接收一時鐘信號； 一時鐘賦能接頭用以接收一時鐘賦能信號； 經濟部t夫揉隼局貝工消费合作社印装 1请先閲讀背面之注意事項再填寫本頁) 訂 一測試賦能接頭用以接收一測試賦能信號； 一位址解碼器耦合至位址滙流排； 一控制邏輯電路耦合至控制滙流棑； 一讀/寫電路耦合至資料滙流排； —記憶格陣列耦合至位址解碼器、控制電 ^ %及讀/寫 ；_ - 6 - 本紙張尺度適用十8國家樣準（CNS > A4規格（2〖〇Χ29?公董） 1&42299 0 Λ8 B8 C8 08 申請專利範圍 經濟部t央標车局舅工消費合作社印$L 多列之線； 多對第—與第二互補數位線； -陣列之記憶格每個均有 資科控制接頭韓合至一對互補^ = u線及一 位線中之-個；.及 丁線中第—與第二互補类 電路含有一其各輸入輪合至時鐘接頭、時鐘賴 :部較：试賦能接頭之邏輯電路並有，合至™ 料輯電路在時鐘賦能信號為有 =試賦能信號為無效時將時鐘接頭轉合至邏輯電路 2二1輯電路從加至時鐘與時鐘賦能接頭上各定 ]t號取得測試時鐘信號並在測試賦能信號為有效時將 鐘信號加至邏輯電路之輸出，該測試時鐘信號之 頻率大於各定期信號之頻率。 24. 根據t請專利範圍第23項之肅趙，其中各 頻率均相等。 25. 根據t請專利範圍第24項之sdram，其中加至時鐘賦能 接頭（疋期信號對加至時鐘接頭之定期信號有一 移3 议 26. 根據中請專利範圍第25項之SDRAM，其中測試時鐘㈣ 之頻率兩倍於定期信號之頻率。 27. 根據申請專利範圍第23項之S£)RAM，其中之每—記憶格 包括： w 一儲存元件具有一第一儲存接頭與一第二儲存接頭， 第一儲存接頭棋合至大約為Vcc/2之參考電壓源；及 (請先閲讀背面之注意事項再填寫本f)

   A8 B8 C8 D8 422990 、申請專利範圍 一記憶交換電路具有一控制接頭柄合至一相關列之 線、一第一資料接頭耦合至儲存元件之第一儲存接頭及 一第二資料接頭耦合至相關第一與第二互補數位線中之 ——- 〇 28. —種電腦系統，包括： 一資料輸入裝置； 一資料輸出裝置； 一位址遁流排； 一資料滙流棑； 一控制滙流排；及 計算電路耦合至資料輸入與輸出裝置及資料、位址與 控制滙流排，該計算電路包括 一具有内部時鐘輸入型之SDRAM，該SDRAM有一測 試電路用以提供一測試時鐘信號至SDRAM，該測試電路 與SDRAM共同裝於一包封内’該包封具有一時鐘.接頭用 以接收一時鐘信號、一時鐘賦能接頭用以接收_時鐘賦 能信號及一測試賦能接頭用以接收—測試賦能信號，該 測試電路含有一邏輯電路具有耦合至包封之時鐘接頭、 時鐘賦能接頭與測試賦能接頭之各輸入及一耦合至 SDRAM内部時鐘輸入之輸出，該邏輯電路在時鐘賦能信 號為有效而測試賦能信號為無效時將時鐘接頭耦合至運 輯電路之輸出，該邏輯電路從加至時鐘與時鐘賦能接頭 之各足期信號取得測試時鐘信號而當測試賦能信號為有 效時將測試時鐘信號加至邏輯電路之輪出，測試時鐘信 -Q - (请先閱讀背&之注意事項存填寫本頁) '1T 經濟部t央棣準局員工消費合作社印袈 本紙張从财料（CNS Y Ad-έί A ( ? 1Λ tai j\ M. \ A8 Bg C8 D8 422990 六、申請專利範圍 號之頻率大於各定期信號之頻率。 29. 根據申請專利範圍第則之系統，其中各定期信號之頻 率相等。 " 30. 根據申請專利範圍第29項之系統，其中加至時鐘試能接 頭之足期信號對加至時鐘接頭之定期信號有9()度之相位 移。 31. 根據_請專利範圍第3〇項之系統，其中測試時鐘信號之 頻率兩倍於定期信號之頻率。 32. :種對-具有内部時鐘輸入型SDRAM提供高頻測試時鐘 k號之方法’包括之步驟為： 在SDRAM時鐘接頭上接收一時鐘信號； 在SDRAM時鐘賦能接頭上接收一時鐘賦能信號； 在SDRAM測試賦能接頭上接收一測試賦能信號； 從加至時鐘與時鐘賦能接頭上之各定期信號取得高頻 測試時鐘信號，該高頻測試時鐘信號有—大於定期信號 頻率之第三頻率； & ~ 當時鐘賦能信號為有效而測試賦能信號為無效時將時 鐘信號提供至内部時鐘輸入；及 當測試賦能信號為有效時將高頻測試時鐘信號提供至 内部時鐘輸入。 33. 根據申請專利範圍第32項之方法，其中之各定期信號頻 率相等。 ^ 34. 根據申請專利範圍第33項之方法，其中加至時鐘賦能接 頭之定期信號對加至時鐘接頭之定期信號有一相位移。 -9- 本紙張尺度逋用中國曲家揉率（CNS ) Μ说格（2!〇χ297公董） (請先聞讀背面之注^|^項再填寫本頁) ,1T 鍾濟部中央標率局貝工消费合作社印装 422990 ^ A8 B8 C8 D8 •、申請專利範圍 35. 根據申請專利範圍第μ項之方法’其中測試時鐘信號之 頻率兩倍於定期信號之頻率。 36. —種對具有朽部時鐘輸入型SDRAM提供向頻測試時鐘化 號之方法，包括之步騾為： 在SDRAM時鐘接頭上接收一時鐘信號； 在SDRAM時鐘賦能接頭上接收一時鐘賦能信號； 從加至時鐘與時鐘賦能接頭上之各定期信號取得高頻 測試時鐘信號，該高頻測試時鐘信號有_大於定期信號 頻率之第三頻率； 當時鐘賦能信號為有效時將時鐘信號提供至内部時鐘 輸入；及 备相關疋期is號加至時鐘與時鐘賦能接頭時將高頻測 試時鐘信號提供至内部時鐘輸入。 37. 根據_請專利範圍第36項之方法’其中各定期信號之頻 率相等= 38. 根據申請專利範圍第37項之方法，其中加至時鐘賦能接 頭之定期信號對加至時鐘接頭之定期信號有一相位移。 39-根據申請專利範圍第38項之方法，其中測試時鐘信號之 頻率兩倍於定期信號之頻率^ (請先閲讀背面之注意事項再填寫本頁) ，1T 經濟部令央櫺準局貝工消费合作社印«. -10- 張从逍用中國( CNS ) ( 210X297^