TW422989B - Sense amplifier for flash memories - Google Patents

Sense amplifier for flash memories Download PDF

Info

Publication number
TW422989B
TW422989B TW087112050A TW87112050A TW422989B TW 422989 B TW422989 B TW 422989B TW 087112050 A TW087112050 A TW 087112050A TW 87112050 A TW87112050 A TW 87112050A TW 422989 B TW422989 B TW 422989B
Authority
TW
Taiwan
Prior art keywords
sense amplifier
unit
coupled
voltage
patent application
Prior art date
Application number
TW087112050A
Other languages
English (en)
Inventor
Kerry D Tedrow
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW422989B publication Critical patent/TW422989B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/26Sensing or reading circuits; Data output circuits
    • G11C16/28Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642Sensing or reading circuits; Data output circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065Differential amplifiers of latching type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564Miscellaneous aspects
    • G11C2211/5642Multilevel memory with buffers, latches, registers at input or output
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Amplifiers (AREA)

Description

^ 42298 9 A7 B7 經濟部中央標準局負工消費合作社印裝 五、發明説明(1 ) 發明領域 一般來說本發明用來決定半導體記憶單元的狀態,更特 別的是用來感測快閃記憶單元的狀態。 發明背景 許多計算系統’像是個人電腦、汽車和飛機控制系統、 行動電話、數位相機以及手握式通訊裝置,皆使用非揮發 性可寫入式記憶體來儲存資料或代碼或兩者。這類非揮發 性可寫入式記憶體包括電壓消除式可程式唯讀記憶體 (EEPROMs)以及快閃可消除式可程式唯讀記憶體(打㈣ EPROMs )或快閃記憶體=非揮發性可在計算系統關閉電 源時保存其資料和代碼’因此,如果系統電源關閉或電源 故障’資料或代碼也不會流失。 非揮發性半導體記憶體裝置為先前技藝電腦系統設計的 基本架構’資料儲存於非揮發性記憶體的主要機制為記憶 單元,通常之前的記憶體技術每個單元最大提供一位元或 兩種狀態的記憶容量。然而在先前技藝内,半導體記憶單 元就具備儲存超過兩個可能狀態之容量。 一種之前的非揮發性半導體記憶體就是快閃電壓消除式 可程式唯讀記憶體(flash EEPROMs),通常先前技藝快閃 EEPROMs允許同時讀取數個快閃單元。進一步,傳統先 別技藝快閃EEPROMs的儲存容量要遠大於任何時間輸出 的資料量=因此’每個快閃EEPROM的輸出通常都隨附— 行列配置的快閃單元陣列,而陣列中的每個快閃單元都可 各自足址。當使用者提供位址,則快閃EEPr〇m内的行列 -4' 本紙張尺度適用中國國家標皁(CNS ) A4規格(210X 297公釐 (靖先聞讀背面之注意事項再填寫本頁) 裝. 訂 •14 經濟部中央標準局負工消費合作社印裝 f 42298 9 A7 ____ B7 五'發明説明(2 ) 解碼邏輯裝置會選擇對應的快閃單元。 傳統先則技藝快閃記憶體由—單一場效電晶體(FET)所 組成’此電晶體包含—選擇閘、一浮動閘、一源極以及一 漏極。利用改變浮動開上的電荷數,導致快閃單元臨界電 壓剛改變’而將資訊儲存於快閃單元内。傳統先前技 藝快閃記憶單兀都處於兩種可能狀態其中之一,不是,,已 程式化"就是,|已消除"。圖丨將先前技藝快閃裝置的快閃 單兀€壓配置顯7F成vt函數。如圖所示,清除狀態和程式 狀態每個皆指疋- 壓配置或範圍。理論上來說,快閃 單元擁有加入至浮動閘的每個電子之個別可識別狀態。然 而實際上’通常(前的快閃單元只有兩種可能狀態,這是 因為快閃單兀結構的不一致'電荷經常流失、熱考量以及 無法精確地感測浮動閘上的電荷,此特性會影響決定快閃 單元内資料的能力。 為了分辨兩種可能的狀態,會利用分隔範園分隔狀態。 依照之前的一種方法,讀取快閃單元時,由快閃單元導入 的電流會與具有設定為預定參考電壓之臨界電壓v t的參 考快閃單元所導入之電洗做比較’其中預定的參考電壓位 於分隔範圍内。通常比較由單獨比較器或感測放大器進 行,並且輸出結果。 當選擇快閃單元進行讀取時,偏壓會供應至選擇閘。同 時’相同的偏壓也會供應至參考單元的選擇閘。如果將快 閃單元程式化’則浮動閘會捕捉過多的電子,並且增加快 閃單元的臨界電壓vt ’如此選擇的快閃單元會比參考快閃 _5_ 本紙張尺度適用中圉國家標芈(CNS ) A4規格(210 X 297公釐) I 扑衣 _. .11------^ (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家榡準(CNS ) Α4規格(210X 297公楚) 4 2 2 9 8 9 ^ A7 B7 五、發明説明(3 ) 單元傳導更少的漏極電流。通常之前快閃單元的程式狀態 會利用邏輯0來增加,如果清除之前的快閃單元,則浮動 閘上就沒有一點或過多的電子,並且快閃單元會比參考單 元傳導更多的漏極-源極電流。通常之前快閃單元的清除 狀態會利用邏輯1來增加。 當^決閃記憶體具有三種以上的可能狀態時,通常先前技 藝感測方法和與上述類似之電路便具有缺點。顯示一 先前技藝感測放大器2 0 0。此先前技藝感測放大器2 〇 〇由 一偏壓電路202、一差動放太器204以及一短路器2〇6所 組成。差動放大器2 0 4為使用電流鏡射負載的金屬氧化半 導體(MOS )差動對。此設計的一項缺點是,其會以$伏特 的Vcc將輸入高電平限制至大約4伏特,藉此限制感測放 大器的通用模式排斥=當4伏特的輸出高電平足夠每個單 元單獨位元的非揮發性可寫入式記憶體使用,通常會因為 限制的通用模式範圍而不夠多重電平單元應用的使用。通 常此差動對也具有不良的噪音排斥,這是因為Vcc並未一 致地耦合至兩個輸入電晶體之不平衡設計。 其他先别技藝感/則放大器2 0 0的缺點是放大器2 〇 4的差 動對之高偏壓電流需求,通常每個感測放大器需要大約 2.5毫安培的偏壓電流需求。當多重電平單元應用需要許 多感測故大器2 0 0時’累積的偏壓電流便會有電源問題。 而先前技藝感測放大器200的另一個缺點是,在電路所 使用的輸出訊號電平之間快速切換狀態内,使用短路器 206來初始感測放大器200。當短路器206啟動時,利用將 -6 ' _— n . H 私衣 I 1 ,1τI. , I·" {請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印裝 42298 9 A7 ______ B7 五、發明説明(4 ) 差動放大器204第二級的輸入和輸出短路在一起來讓它們 偏向,如此輸入會在級數的分離點上偏壓。由於放大器的 轉換速率限制,所以此短路為限制問題所需的。此短路的 缺點為通常短路器206會產生反饋至感測電路的噪音脈 衝’不管釋放或短路。此噪音會在資料鎖定之前穿過感測 電路’並且有時會將錯誤導入鎖定的資料内^ 發明概述 本發明描述一種非揮發性可寫入式記憶體的感測放大 器’此感測放大器有耦合一用來接收非揮發性可寫式記憶 體單兀訊號的前置放大器,—差動輸入鎖定器則耦合至前 置放大器的輸出’此差動輸入鎖定器提供許多單元狀態其 中之一的輸出指示》 本發明的其他特色和優點會闡述於隨附圖式和詳細說明 以及隨後的申請專利範圍内。 圖式描述 本發明利用範例做說明並且不受限於隨附圖式的數據, 僅供類似元件的參考指示,其中: 圖1將先前技藝快閃裝置的快閃單元電壓配置顯示成v t 的函數。 圖2顯示先前技藝感測放大器。 圖3將一具體實施例的多重電平快閃單元配置顯示成臨 界電壓(Vt)的函數。 圖4顯示一具體實施例的單一位元快閃單元以及對應的 感測放大器。 -7- 本紙張尺度適用中國國家標準(CNS ) A*規格(21〇χ297公釐) --------ΐ衣------訂------^ (請先閱讀背面之ΐΐ意事項再填寫本頁) Γ . M濟部中央標洚局員工消費合作社印笨 42298 9 37 五、發明説明(5 ) 圖5為一方塊圖,此方塊圖顯示一二進制搜尋方法,用 來決定具有兩個以上可能狀態的記憶單元之狀態。 圖6顯示一具體實施例具有對應感測區塊的μ L C快閃記 憶單元。 圖7顯示一具體實施例的感測放大器。 圖8顯示與高增益電路轉換速率反應有關的低增益電路 轉換速率反應。 圖9顯示差動輸入鎖定器三種狀態的訊號定時圖。 样細說明 感測放大器包含一低增益放大器、一差動輸入鎖定器以 及一邏輯裝置,此邏輯裝置用來降低差動輸入鎖定器内的 偏移’以便精確及有效的感測非揮發性可寫入式記憶體内 的電壓電平,此感測放大器在多重電平單元(MLC )非揮發 性可寫入式記憶體或MLC快閃記憶體内可提供精準的感 測。感測放大器本來的好處就包含了較寬的通用模式範圍 或輸入操作範圍 '低功率消耗、較低的系統偏移、相對降 低的鎖定時間以及較低的噪音敏感度。 在MLC快閃記憶體的一個具體實施例内,快閃單元陣列 内的每個快閃單元可以是’但不受限於四個類比狀態其中 〜’並且由兩個二進制位元表示快閃單元的狀態。圖3 將—具體實施例内的多重電平快閃單元顯示成臨界電壓 (Vt)的函數。如圖所示,每個狀態都由分隔範圍所區隔, 並且提供三個參考點R£F1、REF2和rEF;3,每個分隔範圍 内有一個,參考點用來區分類比狀態。狀態丨包含四個狀 -8- "國家標準 --- (請先閱讀背面之注意事項再填寫本頁) 裝 訂 經濟部中央標準局員工消費合作衽印裝 422989 五、發明説明(6 ) 態Vt電壓的最低範圍’並且由兩個位元皆為邏輯1 (兩個都 清除)來表示。當南階位元(位元1 )為邏輯1而低階位元 (位元0)為邏輯0 ’這就表示是狀態2。位元1為邏輯0而位 元0為邏輯1就表示是狀態3 ’兩個位元皆為邏輯〇 (兩個都 程式化)表示是狀態4,可能的狀態數量^並不限制為4。 例如:狀態的數量可為3、5、6等等。進—步,二進制位元 對於類比狀態的映像可有所改變,例如:%電壓的最低範 圍可用兩個位元都為邏輯0來表示。 除了非揮發性記憶裝置之快閃EEPROMs以外,揮發性 έ己憶裝置像是動隨機存取記憶體(DRAM )也可儲存三個 以上的類比狀態。進一步,具有浮動閘的非揮發性裝置之 類比狀態可用臨界電壓V t以外的方式表示,例如:這將使 臨界電壓vt範圍表示的類比狀態以之前顯示過的漏極電 流> I D來表示,或是以浮動閘上的儲存的電荷範圍來表示。 像是DRAM記憶單元的揮發性記憶單元通常包含—電容 器,並且同樣可以電荷、電流或電壓的範圍來表示。 具有浮動閘的非揮發性記憶單元很像是具有臨界電壓I 的場效電晶體,當電荷加至浮動閘時電壓就會增加。當臨 界電壓vt以及單元電荷電平增加,記憶單元漏極^ ^ I D (單元電流)便會減少’記憶單元臨界電壓v t和記憶單 元漏極電流I D的關係可表示如下:
Id a Gm X (VG - Vt),其中 vD > _ Vt 其中為圮憶單元的跨導,vG為記憶單元閘極電壓,v 為记憶單元漏極電壓’而v t為記憶單元臨界電壓。 -9- 本紙張尺度適用中國國家標準(CNS ) Α4規格(21 Οχ297公瘦} (請先聞讀背面之注意事項再填寫本頁} 裝 'π A7 經濟部中央標準局負工消費合作社印製 422989, ________B7 五、發明説明(7 ) 利用此關係式,有許多不同的方式可感測記憶單元浮動 閘上儲存的電荷數,包括當定電壓供應至記憶單元的選擇 閘時,感測記憶單元的單元電流;感測選擇閘上需要的& 壓值,以便提昇至記憶單元預期的單元電流;當定單元= 電壓供應至記憶單元選擇閘時,感測通過耦合至記憶單^ 漏極〈負載後的壓降’丨中單元電流決定通過負載後的壓 降量;以1感測選擇間上&需的電壓i,以便提昇至通過 耦合至記憶單元漏極的負載之預期壓降。然而’要決定記 憶單元的類比狀態’並不需要計算出浮動開上儲存的正確 電荷量,憶單元的特性與一已知的參考特性 已足夠。 有一種參考特性就是將參考記憶單以式㈣成具有已 知的參考臨界電壓Vt,此臨界電壓通常介於定義的狀賤 ϋ憶單元的感測電路會複製給參考記憶單元,然後 用差動比較器比較感測電路和參考感測電路的輸出。因為 要感測記憶單元的單元電荷電平通常需要比較電壓或電 :二所以使用電壓供應器或電流源提供參考值,以便供應 =或:流電壓或電流對應至具有定義的類比狀態之 間早元兩電平的參考記情單元。去 Μ < U早兀。為此原因,參考點 REF1、REF2和咖並不指定成為臨界電壓、單元電流或 =問;儲存的電荷電平。取而代之的是,這些對應至記 frr參考值是由單元電荷電平、單元電流^和臨 界电壓V t之間的關係式所定義。 當定電壓供應至記憶單元選擇問時,利用感測通過搞合 ___—------------裝------訂-----—Μ-----—_____ I___ (請先聞讀背面之注意事項再填寫本頁) -10- 本纸適用中國國家標準(^^77^77^^57 經濟部中央標準局員工消費合作社印聚 4 2 2 9 8 9 a? _ _ B7 五、發明説明(8 ) 至记憶單凡漏極的負載之壓降,來感測記憶單元浮動閘上 儲存的電荷數量,則負載會將臨界電壓、映射至感測放大 器輸入電壓或欄位電壓。因為這樣,所以高ν(表示較低 的單元電流’表示有較高的感測放大器輸入電恩。因此, 將圖3上的X軸改變成"櫚位電壓”便可代表欄位電壓或感 測放大器輸入電愿·。 此處的探纣主要是要利用感測耦合至記憶單元漏極的負 載之壓降,直接感測記憶單元浮動閘上儲存的電荷量。圖 4顯示一具體實施例的單一位元快閃單元和一對應的感測 放大器。感測放大器408或比較器的功能是將4〇2所感測 的單元與參考單元404做比較’利用讓單元電流通過將電 流轉換成電壓的負載裝置4〇6可達成此比較作業。負載裝 置406在一具體實施例内為S裝置,但不受限於此;例如: 負載裝置406可為具有接地閘或電阻的p通道裝置^此s裝 置為尚跨導η通道電晶體’特別加注添力σ劑提供一低於標 準Ν通道CMOS裝置臨界電壓的臨界電壓。就一具體實施 例而言,S裝置加注添加劑具有大約〇.3伏特的臨界電壓, 然後感測放大器408或比較器會將來自參考單元的臨界電 壓404與快閃單元402的電壓做比較,並提供以比較結 果為基礎的輸出410。對於一具體實施例而言,參考單元 的負載裝置412和負載裝置406或快閃單元為同類裝置。 如同之前探討過的,MLC快閃陣列内的每個快閃單元可 為四個類比狀態其中之一’並且此快閃單元的狀態由兩個 二進制位元來表示。圖5為一方塊圖’此方塊圖顯示—二 -11 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填商本頁) 裝 ,11 4 2 ^ 9 8 9 at --- B7 五、發明説明(9 ) 進制搜尋方法’用來決定具有兩個以上可能狀態的記情單 元之狀態。在步驟5 0 1内’會感測選擇的單元之單元啦? 式平’並且與具有vt等於REF2的參考快閃單元做比較: 依照初次比較的結果,選擇單元之感測的單元電荷電平會 與選擇的具有V t等於REF1之第二參考快閃單元做比較, 或具有V t等於REF3的第三參考快閃單元做比較。如果選 擇單元之感測的單元電荷電平低於第一參考快閃單元,則 在步驟5〇2上第二單元電荷電平會與第二參考快閃單元做 比車X ’而選擇的快閃單元位於狀態丨或狀態2内。如果選 擇單元之感測的單元電荷電平高低於第一參考快閃單元, 則在步驟503上第三單元電荷電平會與第三參考快閃單元 做比較,而選擇的快閃單元位於狀態3或狀態4内。依照 前面探討的任何方法都能達成單元電荷電平的感測。 經濟部中央標準局員工消費合作社印袈 n I— I I. : I. I - - - - - I 士^n -- I I ..... 丁 (請先閲讀背面之注意事項再填寫本頁) 使用二進制搜尋方法在MLC陣列内感測單元電荷電平可 在使用感測區塊的一具體實施例内執行。圖6顯示一具體 貫施例内具有一對應感測區塊6〇〇的MLC塊閃記憶單元 6 1 〇。感測區塊600由三個感測放大器602 ' 604和606所組 成’這三個感測放大器都耦合至快閃單元6丨〇和分別耦合 至參考單元2、3和1.(未顯示)。感測區塊6〇〇輸出兩個資 料位元620和622,用來指示快閃單元所儲存的四個電壓 電平其中之一。 此刻請參考圖3,感測區塊600的二位元輸出會對應至快 閃單元610所儲存的四個電壓電平其中之一。最上層位元 (MSB) 620和最下層位元(LSB) 622皆為,,〇 "或"1 ”。感測 -12- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 42298 9 經濟部中央標準局員工消費合作社印裳 Α7 Β7 五、發明説明(1〇 ) 放大器602耦合至REF2 ’並且感測放大器602的輸出決定 感測放大器輸出的MSB -當快閃單元610的電壓高於ReF2 的電壓,則輸出的MSB會為"〇 ",並且多工器6〇8會選擇 感測放大器604的輸出來決定LSB,這是因為快閃單元6 1〇 的见壓位於狀3或狀態4上。當快閃單元電壓高於reF3 的電壓’則"0 "會當成對應至狀態4電壓(” 〇 〇 ”)的LSB之 輸出’當快閃單元電壓低於REF3的電壓,則” 1,,會當成對 應至狀態3電壓("〇 1,,)的LS B之輸出。 當快閃單元610的電壓低於REF2的電壓,則輸出的MSB 會為·’ 1 ”,並且多工器6〇8會選擇感測放大器606的輸出來 決定LSB ’這是因為快閃單元61 〇的電壓位於狀態i或狀態 2上。當快閃單元6 10的電壓高於REF 1的電壓,則"〇 ”會 當成對應至狀態2電壓(” 1 〇 11 )的LSB之輸出,當快閃單元 6〗〇的電壓低於REF1的電壓,則"1 11會當成對應至狀態! 電壓(” 1 1 ")的LSB之輸出。 圖7顯示一具體實施例的感測放大器8〇〇。感測放大器 800包含一用於接收來自快閃單元(未顯示)和參考單元(未 顯示)的訊號V p(}S和V neg之搞合的前置放大器802,一搞合 至前置放大器802的差動輸入鎖定器804,以及耦合至差 動輸入鎖定器804的NAND閘邏輯裝置806和808。感測放 大器800提供一來自NAND閘邏輯裝置806的輸出899。感 測放大器800包含p通道電晶體850、852、860、862、864、 8 72和874,以及η通道電晶體854、856、858、866、868和 870 ° -13- 本紙法尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 裝 i 訂 —" (請先閱讀背面之注意事項再填寫本頁) 422989 A7 B7 五、發明説明(11 ) 一具體實施例内的前置放大器8〇2當成快閃單元和參考 單元輸入與差動輸入鎖定器804之間的暫存器。前置放大 器8〇2使用電晶體85〇和852的接地閘p通道金屬氧化半導 體(MOS )電流負載,而不使用傳統的電流鏡射負載。此接 地開架構增加感測放大器8〇〇的通用模式範園或透過感測 放大器800的運作增加輸入電壓值的範圍。 先前技藝的傳統電流鏡射會降低前置放大器輸入其中之 一的漏極電壓(V d)。使用業界内已知的電路分析技術, 降低的漏極電壓可導致從輸入電晶體漏極至源極(Vds)大 約1.75伏特的壓降。因為通用模式輸入高電平受限於太致 上等於Vcc減掉Vds加上輸入對的V t,所以1.75伏特的Vds 會導致使用5伏特Vcc的電路内之通用模式輸入高電平電 壓受限至大約4伏特之值》 接地閘p通道裝置包含前置放大器8〇2的電晶體85〇和 852,它會利用消除Vcc和節點880之間臨界電壓V t壓降, 來提昇輸入操作電壓,藉此提昇節點880上的電愿=在電 晶體8 5 4保持於飽和狀態時’節點g 8 〇上較高的電壓可允 許Vneg較高的輸入電壓輸入前置放大器。因為電晶體854 要脫離飽和狀態受限於輸入高電壓,所以電晶體8 5 4仍舊 會處於飽和狀態。因此前置放大器802的接地閘p通道裝 置有較小大約0.5伏特的Vds,導致使用5伏特Vcc的電路 内會有大約5.2 5伏特的通用模式輸入南電平=如此前置放 大器802提供的通用模式範圍便足夠MLC快閃之應用。更 進一步,接地閘的其他優點是有較佳的Vcc噪音排斥,這 -14- 本紙張尺度適用中國國家橾準(CN'S ) A4il格(210X 297公釐) f請先聞讀背面之注意事項再填寫本頁) 裝. 訂 M濟部中央標準局員工消費合作杜印策 A7 B7 f 42298 9 五、發明説明(12 ) 是因為平衡式的設計,Vcc透過電晶體85〇和852均等的耦 合至節點880和882。 前置放大器802的接地閘p通道裝置亦顯著降低一具體實 施例的感測放大器800所需之偏壓電流。使用業界内熟知 的電路分析技術’決定進入電晶體S58的偏壓電流或尾電 流是具有大約1 〇〇微安培的正常值,或〖5〇微安培的最大 值。因此,感測放大器800的偏壓電流需求明顯低於先前 技藝感測放大器所需的2.5毫安培偏壓電流。 感測放大器8〇〇的前置放大器802會放大來自快閃單元和 參考單元輸入。業界内熟知的電路分析技術顯示,在差動 模式内前置放大器802提供的増亦量大約為三倍,此低增 益為感測放大器800原本的優點,這是因為未使用先前技 藝感測放大器的短路器’而顯著降低感測放大器的反應時 間》 圖8顯示與高增益電路的轉換速率反應904有關的低增益 電路之轉換速率反應902。當偵測到電壓差異時,感測放 大器就能感測出狀態内的變化,然後感測放大器會對此狀 態的改變作出反應,那就是將感測放大器的輸出從一個狀 態轉換成另一個狀態,而轉換需要從一個電壓電平改變至 另一個電壓電平,感測一狀態的改變和轉換輸出電壓電平 之間的時間差異,取決於感測放大器的增益和轉換速率。 電路内的組件會決定轉換速率,並且假設在高低增益電路 内都相等,如此曲線902和904的斜率就會相等。然而’ 低增益電路較低的增益會導致電壓較小的範圍9 10超過與 -15- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公嫠) (請先閱讀背面之注意事項再填寫本頁) 裝 I11 經濟部中央標準局員工消費合作社印裝 經濟部中央標準局員工消费合作社印掣 422989 A7 __— __B7 五、發明説明(13 ) 高增益電路電壓範圍912有關的感測放大器轉換。因此, I设兩電路具有相同的轉換速率,則低增益電路會在比高 增益電路所需時間還少的時間92〇内,在輸出上提供 轉換。 如同先前探討埤的,因為這些感測放大器的高增益,所 以先前技藝感測放大器内需要有短路器。短路器會在通用 模式範圍内的一點上偏轉感測放大器,以將輸出電壓轉換 時間降至最低。然而,短路器本身會增加感測放大器的反 應時間並且將絮音導入感測電路。因此,無短路器的低增 ϋ感測放大器會比具有短路器的高増益感測放大器更快速 反應輸入電壓改變,並且不會將短路器額外的噪音導入感 測電路。 感測放大器800前置放大器802的低増益也有降低感測放 大器偏移(SAO)的優點,SAO為快閃單元電平的電壓範圍 内之偏移或轉移’得自於快閃單元内伴隨清除和程式操作 的V t内之偏移。因此^ SAO會導致快閃單元每個狀態之 V t電壓範圍和參考單元電壓之間電壓δ的變化。因為SA〇 使得快閃單元Vt内有不確定的結果,因此必須在視窗排 程或先4 sil憶感測放大器内將特定量的額外電壓設定至— 邊,以允5牛母個參考電壓和每個V t之間的Sa〇使用。如 果為了配合SAO而設定至一邊的電壓過低,則會從一個單 元的V t入侵至另一彳固單元的V t,導致V t電壓範圍重叠以 及對應的MLC狀,¾損失。因為容納於通用模式電壓範圍 或快閃單元視窗排程内的多重狀態,所以MLC快閃單元 -16- 本紙張尺度適用中國國家標準(CN'S > Α4規格(210Χ297公釐) --------装------1Τ------妙 (請先閱讀背面之注意事項再填寫本頁) 422989 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明说明(14 ) 對於SAO更加敏感。sa〇越大則設定至一邊的電壓就要越 大以客納SAO ’並且在MLC快閃單元内要有較少的狀態數 SA◦之降低為感測放大器8〇0 —具體實施例之前置放大 器802增益的結果,SAO會降低是因為與感測放大器增益 相除的結果。因此,感測放大器8〇〇 一具體實施例之前置 放大器802會利用一大約為3的因數降低SAO。 差動輸入鎖定器8〇4的使用導致低增益接地閘p通道負載 的使用,一具體實施例内的差動輸入鎖定器804包含一對 交叉搞合的變換器,其輸出連接至其他變換器的輸入。每 個變換器都具有透過電晶體860和870切換的電源供應, 當靜電流未流動時’此差動輸入鎖定器804會利用差動輸 入與先前技藝感測放大器的單端輸入做比較,以降低感測 放大器的偏移。 差動輸入鎖定器804為一類比至數位轉換級,為非互補 型金屬氧化半導體(CMOS),可將前置放大器802的輸出 訊號轉換為CMOS電平訊號。差動輸入鎖定器8 使用三 種操作狀態:取樣狀態、浮動狀態和鎖定狀態^ 一般來 說,利用取樣兩組輸入並且將取樣排序,以操作差動輸入 鎖定器804 α然後啟動鎖定器並且依照兩輸入之間感應的 差異來將輸出設定為” 0 "或” 1,,。下面探討差動輸入鎖定 器的三個操作狀態。 在取樣狀態内’前置放大器802節點880和882的輸出分 別提供至差動輸入鎖定器8〇4的節點LAT1和LAT〇的輸 -17- 本紙張尺度ϊϊ用中國國家標準(CNsYa4規格(2丨0X297公釐) ---~~~ --------私衣------ΐτ·------Μ (諳先W讀背面之:意事項再填窍本頁) A7 422989 B7 五、發明説明(15 ) 入,供比較之用。圖9顯示差動輸入鎖定器三種狀態的訊 號定時圖。在取樣狀態期間,會開啟電晶體872和874並 且關閉電晶體870的LATCH訊號並未顯露出來,導致前置 訊號分別從節點880和882傳遞至節點LAT1和LAT0 =在取 樣狀態電晶體860和870關閉時,在Vcc和接地之間並無通 路,所以節點880和882的訊號便不用競爭分別傳遞至節 點LAT1和LAT0。因此,節點LAT1和LAT0上的電壓會分 別等於Vneg和Vpos。 在一具體實施例内浮動狀態追隨於取樣狀態之後,在浮 動狀態内,當LATCH訊號未顯露時,電晶體872和874會 關閉。在此簡短的狀態期間,LAT 1和LAT0會在其個別的 電壓上波動,而在取樣狀態内會儲存電壓。 在一具體實施例内鎖定狀態追隨於浮動狀態之後,在鎖 定狀態内,會開啟將每個變換器的電源供應切換至變換器 的電晶體860和870,因此會放大LAT I和LAT0之間的任何 差異。為了說明差動輸入鎖定器8〇4的操作,此處會使用 一節點LAT1上電壓大約節點LΑΤ0上電壓的範例。在此情 況下’電晶體8 6 6的閘極電壓(V g )大於電晶體8 6 8的閘極 電壓Vg ’導致電晶體866比電晶體868傳導更多的閘極電 壓Vg。這樣會有正向的反饋效應,這是因為電晶體866的 漏極連接至電晶體868的閘極。當LAT 1和LAT0都轉換至 低電壓時,正向反饋效應會導致具有較高閘極電壓的電晶 體866之漏極電壓Vd會比具有較低閘極電签的電晶體868 之漏極電壓Vd降的更快。就因為電晶體866的漏極電壓降 -18- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X29?公釐) I I 种衣 H I 訂 I — (請先閔讀背面之注意事項再填寫本頁) 翅濟部中央標準局貝工消費合作社印裝 經濟部中央標準局員工消費合作社印裝 422989 A7 ____B7_ 五、發明説明(16 ) 的快,所以會減緩節點LATO的放電率,因此要在電晶體 866已經關閉後才關閉電晶體868。因為閘極電壓内的差 異擴大,所以會導致電壓差異會以正向速率擴大。這會導 致快速的切換時間,即使存在有非常小的起始差異電壓也 一樣。此快速切換時間會降低感測放大器的噪音敏感度, 這是因為在下游切換噪音反饋進入感測電路之前,比較結 果便已經鎖定至差異輸入鎖定器804内。 一具體實施例内的NAND閘邏輯裝置806提供感測放大 器的輸出’ NAND閘用來代替先前技藝感測放大器内的變 換器,因為變換器在切換時會產生一動態靜電容量,此靜 電容量允許偏移透過輸出電壓訊號回歸至輸入的耦合而導 入至感測電路。偏移的有害影響在先前已經探討過》 在操作期間’ NAND閘806會接收差動輸入鎖定器804的 輸出。當鎖定器804決定輸出狀態之後,或在一具體實施 例内切入以反應差動輸入電壓後大約一毫微秒,LATCH2 訊號會啟動NAND閘並且切換感測放大器的輸出 一仿真 NAND閘808用來配合LAT0和LAT 1上的閘極靜電容量,以 避免鎖定器内的偏移。 雖然使用快閃EPROM來當成詳細說明之具體實施例, 但本發明使用於任何非揮發性可寫入式記憶體a雖然本發 明以參考特定實例具體實施例做說明,但顯而易見的是, 在不’丨孛離申請專利範圍内所公佈的精神和領域之下,對這 些具體實施例可進行許多修正和改變。因此,規定和圖式 是用來做說明而不是用來做限制的。 -19- 本紙伕尺度適用中國國家標準(CNS ) A4規格(210X29"?公釐) ---------餐------ir------^ (請先閱讀背面之注意事項再填寫本萸)

Claims (1)

  1. 42298 °29β 9
    Α8 Β8 CS D8 六、申 1- 一種感測放大器,用於非揮發性可寫入式記憶體,此感 測放大器包含: 一前置放大器,賴合來接收非揮發性可窝入式記憶 體單元的訊號;以及 一差動輸入鎖定器,耦合至前置放大器,差動輸入 鎖定器提供單元至少一個狀態的訊號指示。 2. 如申請專利範圍第1項之感測放大器,其中感測放大器 用於多重電平單元非揮發性可寫入式記憶體内。 3. 如申請專利範圍第1項之感測放大器,進一步包含至少 一耦合至差動輸入鎖定器的邏輯裝置,此至少一邏輯裝 置會降低感測放大器内的偏移,並且提供單元至少一狀 態的訊號指示。 4. 如申請專利範圍第1項之感測放大器,其中至少一狀態 包含至少一單元的電壓電平。 5. 如申請專利範圍第1項之感測放大器,其中單元至少一 狀態的訊號指示包含至少一位元。 <5.如申請專利範圍第1項之感測放大器,其中前置放大器 包含至少一接地閘金屬氧化半導體(MOS )電晶體。 7. 如申請專利範圍第2項之感測放大器,其中許多感測故 大器耦合至許多非揮發性可寫入式記憶體以及許多參考 電壓。 8. 如申請專利範圍第1項之感測放大器,其中前置放大器 耦合用來接收至少一參考電壓。 9. 如申請專利範圍第8項之感測放大器,其中會選擇至少 -20- — n I I I I 11 、1T1i I ft. [ (請先:g讀背面之注意事項再填寫本頁) 經濟部中央標準局肩工消費合作社印裝 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公*:) A8 BS C8 D8 ^22989 六、申請專利範圍 一參考電壓以反應單元的電壓電平。 、ια如申請專利範圍第i項之感測放大器,其中差動輸入鎖 定器在至少一狀態内操作。 11. 如申請專利範園第1項之感測放大器,其中差動輸入鎖 定器會將一具有第一對邏輯電平的輸入訊號轉換成一具 有互補MOS邏輯電平的輸出訊號。 12. 如申清專利範圍第1項之感測放大器,其中非揮發性可 寫入式5己憶體早元的訊號包含一電壓。 I3·如申清專利範圍第1項之感測放大器,其中前置放大器 提供一利用等於3因數放大的至少一輸出訊號。 14. 如申μ專利範圍第1項之感測放大器,其中差動輸入銷 足器包έ 1 一對父又糕合的變換器,母個變換器具有搞合 至其他變換器的輸出。 15. —種感測放大器,用於多重電平單元非揮發性可寫入式 記憶體,此感測放大器包含: 一前置放大器’耦合來接收非揮發性可寫入式記憶 體單元的訊號;以及 一差動輸入鎖定器,耦合至前置放大器,差動輸入 鎖定器提供單元至少一個狀態的訊號指示。 16. 如申請專利範圍第1 5項之感測放大器,其中至少一邏 輯裝置耦合至差動輸入鎖定器,此至少一邏輯裝置會降 低感測放大器内的偏移,並且提供單元至少一狀態的訊 號指示。 17. 如_請專利範圍第1 5項之感測放大器,其中前置放大 -21 - 本紙張尺度適用中國國家標準(CNS ) A4it格(210Χ297公釐) 丨装------訂------Μ (请先閲讀背面之注意事項再填寫本筲) 經濟部中央標準局員工消費合作社印裝 經濟部中央橾準局®ί工消費合作社印製 42298 9 as ___S 六、申請專利範圍 一 —〜—- 器包含至少—接地閘金屬氧化半導體(MOS).電晶髀。 队如申請專利範圍第15項之感測放大器,其中心感測 放大器轉合至非揮發性可寫入式記憶體的單元。 19.如申請專利範圍第1 5項之感測放大器,其中前置放大 益執行電平轉移。 -0.如申叫專利範圍第丨5項之感測放大器,其中感測放大 器具有通用模式輸入範圍以及—支援具有四種不同臨界 電壓的非揮發性可寫入式記憶體之偏移。 21. 如申請專利範圍第I 9項之感測放大器,其中前置放大 奋提供一利用等於3因數放大的至少一輸出訊號。 22. 如申請專利範圍第丨5項之感測放大器,其中感測放大 器具有約等於1 〇 〇毫安培的偏壓電流。 23. 如申請專利範圍第1 5項之感測放太器,其中前置放大 器耦合來接收至少一參考電壓^ 24·如申请專利範圍第2 3項之感測放大器,其中由單元的 電壓電平決定感測放大器所使用的至少一參考電壓。 25. 如申請專利範圍第1 5項之感測放大器,其中差動輸入 鎖定器包含一對交叉耦合的變換器,每個變換器的輸出 耦合至其他變換器的輸入,每個變換器的電源透過至少 一電晶體來切換" 26. 如申請專利範圍第1 5項之感測放大器,其中差動輸入 鎖定器在至少一狀態内操作。 27. 如申請專利範園第〗5項之感測放大器,其中差動輸入 鎖定器將一具有第一對邏輯電平的輸入訊號轉換成一具 -22- 本紙伕尺度適用中國國家橾準< CNS ) A4说格(21〇X2S»7公嫠) I . i I i r 裝 f I 訂 I ." (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印策 422989 μ _______D8 六、申請專利範圍 有第二對邏輯電平的輸出訊號。 28. 如申請專利範圍第2 7項之感測放大器,其中第二對邏 輯電平為互補MOS邏輯電平。 29. 如申請專利範圍第1 5項之感測放大器,其中單元的s 少一狀態之訊號指示包含至少一位元。 30. 如申請專利範圍第1 5項之感測放大器,其中非揮發性 可寫入式記憶體單元的訊號包含一電壓。 31. 如申請專利範園第1 5項之感測放大器,其中非揮發性 可寫入式記憶體單元的訊號包含一電流a 32‘ 一種感測區塊,用於多重電平單元非揮發性可窝入式記 憶體,此感測區塊包含許多感測放大器,每個感測放大 器都包含: 一前置放大器,耦合來接收非揮發性可寫入式記憶 體單元的訊號; 一差動輸入鎖定器’搞合至前置放太器;以及 至少一邏輯裝置,耦合至差動輸入鎖定器,此至少 —邏輯裝置降低感測放大器的偏移,並且提供單元至少 一狀態的訊遽指示。 33. 如申請專利範圍第3 2項之感測區塊,其中N - 1感測放大 器解碼非揮發性可寫入式記憶體的N狀態。 34. 如申請專利範圍第3 2項之感測區塊,其中每個許多感 測放大器包含: 至少一接地閘MOS電晶體;以及 一對交叉耦合的變換器。 -23- 本紙張尺度適用令國國家樣準(CNS ) Α4死格(2!ΟΧ297公釐) 裝 訂 ·—.i1 (锖先閱讀背面之注意ί項再填寫本頁) 422989 A8 B8 C8 D8 六、申請專利範圍 35. 如申^專利範圍第η項之感測區塊’進一步包含: 第―參考,對應至—第一臨界電壓電平,此第_ 參考耦合至第一感測放大器用來比較單元的臨界電壓電 平與第一參考,並且用來輸出一第一結果; 一第二參考,對應至—第二臨界電壓電平,此第二 參考耦口至第一感測放大器用來比較單元的臨界電壓電 平與第二參考,並且用來輸出一第二結果; 一第二參考,對應至—第三臨界電壓電平,此第三 參考耦合至第三感測放大器用;_ — 來早7"的臨界電壓電 千與弟二參考,並且用來輸出一第三結果; -選擇器電路’輕合來接收第一結二, 路選擇第二結果和第三結果其中之一 谇益% 一結果。 、中-來輸出,以回應第 36. 如_請專利範圍第3 5項之感測區塊,其中第一結果以 及從第二結果和第三結果其中之一選擇二== 元的電壓電平。 木,.'。果代表單 ^,ΐτI------Μ (請先閎讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -24 參紙張尺度適用中國國家標率(CNS ) A4坑格(210X297公釐)
TW087112050A 1997-09-16 1998-07-23 Sense amplifier for flash memories TW422989B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/931,247 US5973957A (en) 1997-09-16 1997-09-16 Sense amplifier comprising a preamplifier and a differential input latch for flash memories

Publications (1)

Publication Number Publication Date
TW422989B true TW422989B (en) 2001-02-21

Family

ID=25460470

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087112050A TW422989B (en) 1997-09-16 1998-07-23 Sense amplifier for flash memories

Country Status (10)

Country Link
US (1) US5973957A (zh)
EP (1) EP1023731B1 (zh)
JP (1) JP2001516932A (zh)
KR (1) KR100382693B1 (zh)
AU (1) AU8409898A (zh)
BR (1) BR9812817A (zh)
DE (1) DE69835896T2 (zh)
HK (1) HK1028131A1 (zh)
TW (1) TW422989B (zh)
WO (1) WO1999014758A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2217359C (en) * 1997-09-30 2005-04-12 Mosaid Technologies Incorporated Method for multilevel dram sensing
IT1302433B1 (it) * 1998-08-13 2000-09-05 Texas Instruments Italia Spa Circuito di lettura per dispositivi di memoria flash con perfezionatimargini di programmazione e procedimento di funzionamento
US6297990B1 (en) * 1998-09-29 2001-10-02 Texas Instruments Incorporated Balanced reference sensing circuit
FR2786910B1 (fr) * 1998-12-04 2002-11-29 St Microelectronics Sa Memoire a grille flottante multiniveau
US6232801B1 (en) 1999-08-04 2001-05-15 Vlsi Technology, Inc. Comparators and comparison methods
US6188606B1 (en) 1999-08-06 2001-02-13 Advanced Micro Devices, Inc. Multi state sensing of NAND memory cells by varying source bias
US6108258A (en) * 1999-08-19 2000-08-22 United Integrated Circuits Corp. Sense amplifier for high-speed integrated circuit memory device
US6141244A (en) * 1999-09-02 2000-10-31 Advanced Micro Devices, Inc. Multi level sensing of NAND memory cells by external bias current
US6191620B1 (en) * 1999-11-04 2001-02-20 International Business Machines Corporation Sense amplifier/comparator circuit and data comparison method
US7082056B2 (en) * 2004-03-12 2006-07-25 Super Talent Electronics, Inc. Flash memory device and architecture with multi level cells
US6392448B1 (en) 2000-02-03 2002-05-21 Teradyne, Inc. Common-mode detection circuit with cross-coupled compensation
US6300804B1 (en) 2000-02-09 2001-10-09 Teradyne, Inc. Differential comparator with dispersion reduction circuitry
US6396733B1 (en) * 2000-07-17 2002-05-28 Micron Technology, Inc. Magneto-resistive memory having sense amplifier with offset control
US6538921B2 (en) 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
US6515906B2 (en) * 2000-12-28 2003-02-04 Intel Corporation Method and apparatus for matched-reference sensing architecture for non-volatile memories
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
US6518798B2 (en) * 2001-06-07 2003-02-11 Atmel Corporation Sense amplifier with improved latching
US7348206B2 (en) * 2001-10-26 2008-03-25 The Regents Of The University Of California Formation of self-assembled monolayers of redox SAMs on silicon for molecular memory applications
KR100455441B1 (ko) * 2001-12-29 2004-11-06 주식회사 하이닉스반도체 멀티레벨 플래쉬 메모리 셀 센싱 회로
US6747893B2 (en) 2002-03-14 2004-06-08 Intel Corporation Storing data in non-volatile memory devices
US6535443B1 (en) * 2002-06-13 2003-03-18 Dmel Incorporated Reduction of standby current
US7023735B2 (en) * 2003-06-17 2006-04-04 Ramot At Tel-Aviv University Ltd. Methods of increasing the reliability of a flash memory
JP2005092923A (ja) * 2003-09-12 2005-04-07 Renesas Technology Corp 半導体記憶装置
KR100621632B1 (ko) * 2005-03-22 2006-09-19 삼성전자주식회사 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치
US7466613B2 (en) * 2005-04-15 2008-12-16 Atmel Corporation Sense amplifier for flash memory device
US7272041B2 (en) * 2005-06-30 2007-09-18 Intel Corporation Memory array with pseudo single bit memory cell and method
US20070024325A1 (en) * 2005-08-01 2007-02-01 Chung-Kuang Chen Sense amplifier with input offset compensation
DE102006020485B4 (de) 2006-04-28 2019-07-04 Atmel Corp. Operationsverstärker
US7688648B2 (en) * 2008-09-02 2010-03-30 Juhan Kim High speed flash memory
US7542348B1 (en) 2007-12-19 2009-06-02 Juhan Kim NOR flash memory including bipolar segment read circuit
KR101057725B1 (ko) * 2008-12-31 2011-08-18 주식회사 하이닉스반도체 멀티 레벨 셀 데이터 센싱 장치 및 그 방법
US8363475B2 (en) 2010-03-30 2013-01-29 Ememory Technology Inc. Non-volatile memory unit cell with improved sensing margin and reliability
US8509003B2 (en) * 2011-09-20 2013-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Read architecture for MRAM
US9478297B2 (en) 2014-01-31 2016-10-25 Taiwan Semiconductor Manufacturing Company Limited Multiple-time programmable memory
US9728278B2 (en) * 2014-10-24 2017-08-08 Micron Technology, Inc. Threshold voltage margin analysis
JP2018125796A (ja) 2017-02-03 2018-08-09 富士通株式会社 Pam受信回路及び受信装置
CN116524975B (zh) * 2023-07-03 2023-09-15 芯天下技术股份有限公司 一种用于存储芯片的快速读取电路、存储芯片及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3753235A (en) * 1971-08-18 1973-08-14 Ibm Monolithic memory module redundancy scheme using prewired substrates
JPS51113545A (en) * 1975-03-31 1976-10-06 Hitachi Ltd Memory
US5587952A (en) * 1984-12-17 1996-12-24 Hitachi, Ltd. Dynamic random access memory including read preamplifiers activated before rewrite amplifiers
US4933907A (en) * 1987-12-03 1990-06-12 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory device and operating method therefor
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5325335A (en) * 1991-05-30 1994-06-28 Integrated Device Technology, Inc. Memories and amplifiers suitable for low voltage power supplies
US5550772A (en) * 1995-02-13 1996-08-27 National Semiconductor Corporation Memory array utilizing multi-state memory cells
JP2689948B2 (ja) * 1995-04-28 1997-12-10 日本電気株式会社 多値メモリセルを有する半導体記憶装置
TW326535B (en) * 1995-08-08 1998-02-11 Hitachi Ltd Semiconductor memory device and read-out circuit
US5640356A (en) * 1995-12-29 1997-06-17 Cypress Semiconductor Corp. Two-stage differential sense amplifier with positive feedback in the first and second stages
US5668766A (en) * 1996-05-16 1997-09-16 Intel Corporation Method and apparatus for increasing memory read access speed using double-sensing

Also Published As

Publication number Publication date
JP2001516932A (ja) 2001-10-02
EP1023731B1 (en) 2006-09-13
EP1023731A4 (en) 2001-04-11
EP1023731A1 (en) 2000-08-02
US5973957A (en) 1999-10-26
AU8409898A (en) 1999-04-05
KR100382693B1 (ko) 2003-05-09
HK1028131A1 (en) 2001-02-02
BR9812817A (pt) 2001-12-18
KR20010024053A (ko) 2001-03-26
DE69835896D1 (de) 2006-10-26
DE69835896T2 (de) 2007-04-26
WO1999014758A1 (en) 1999-03-25

Similar Documents

Publication Publication Date Title
TW422989B (en) Sense amplifier for flash memories
US7304889B2 (en) Serially sensing the output of multilevel cell arrays
JP4991148B2 (ja) Norフラッシュメモリ装置及びそれのシリアルセンシング方法
KR101623296B1 (ko) 여분의 감지 증폭기를 갖는 메모리
US7227790B2 (en) NOR flash memory device with a serial sensing operation and method of sensing data bits in a NOR flash memory device
US20070133277A1 (en) Non-volatile semiconductor memory device
US5796273A (en) Sense amplifier for semiconductor memory device
JP2009211733A (ja) 磁気記憶装置
US7330375B2 (en) Sense amplifier circuit for parallel sensing of four current levels
JPH0346915B2 (zh)
JP2001523034A (ja) 各セルが複数レベルの記憶状態を有するフローティングゲート記憶装置のためのセンサ回路
TW394952B (en) Non-volatile semiconductor memory and constant voltage generator in the same
US7221595B2 (en) Semiconductor device and method of generating sense signal
KR0159183B1 (ko) 반도체 장치
JP2000057789A (ja) 不揮発性メモリセルを読み出すための装置および方法
US7596044B2 (en) Semiconductor memory device having sense amplifier operable as a semi-latch type and a full-latch type based on timing and data sensing method thereof
JPS63293800A (ja) 不揮発性半導体メモリ
US9099190B2 (en) Non-volatile memory device with improved reading circuit
JP2012094216A (ja) 読出回路、および、半導体記憶装置
KR100660535B1 (ko) 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치
WO2006124159A2 (en) Sense amplifier circuit for parallel sensing of four current levels
CN118038915A (zh) 非易失性存储器的锁存型感测放大器
KR20060067579A (ko) 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees