JP2018125796A

JP2018125796A - Ｐａｍ受信回路及び受信装置

Info

Publication number: JP2018125796A
Application number: JP2017018501A
Authority: JP
Inventors: 宣幸 ▲徳▼▲廣▼; Noriyuki Tokuhiro
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2017-02-03
Filing date: 2017-02-03
Publication date: 2018-08-09
Also published as: US20180227162A1; US10484229B2

Abstract

【課題】消費電力を削減する。【解決手段】比較回路１１ａは、３つの閾値ＶｔｈＬ，ＶｔｈＭ，ＶｔｈＨで区切られた４つの電位レベルＬ０〜Ｌ３のそれぞれにグレイコードで２ビット値が対応付けられたＰＡＭ４の受信信号Ｉｎと、閾値ＶｔｈＬ，ＶｔｈＭ，ＶｔｈＨのうち中心の閾値ＶｔｈＭとを比較した比較結果に基づいて、２ビット値のうち第１のビット値を出力し、絶対値回路１１ｂは、受信信号Ｉｎと閾値ＶｔｈＭとの差の絶対値、または、絶対値の符号を正から負に反転した負値を出力し、比較回路１１ｃは、閾値ＶｔｈＨと絶対値とを比較した比較結果、または閾値ＶｔｈＬと負値とを比較した比較結果に基づいて、２ビット値のうち第２のビット値を出力する。【選択図】図１

Description

本発明は、ＰＡＭ受信回路及び受信装置に関する。

ＬＳＩ（Large Scale Integrated circuit）間、またはネットワーク装置間などで大容量のデータ転送を行う手段として、高速シリアル通信が行われている。現在、ＯＩＦ（Optical Internetworking Forum）などで、伝送速度が５６Ｇｂｐｓの高速シリアル通信の伝送規格が策定されつつある。その伝送規格では、ＮＲＺ（Non Return to Zero）ではなく、ＰＡＭ４（Pulse Amplitude Modulation 4）と呼ばれる多値伝送技術を採用することが提案されている。

ＮＲＺは、信号の電位をＨ（High）レベルとＬ（Low）レベルに区分し、それぞれを、１ビットの論理値“１”と“０”に対応させて伝送する技術である。これに対して、ＰＡＭ４は、信号の電位を４つの電位レベルに区分し、それぞれを２ビットの論理値に対応させて伝送する技術である。ＰＡＭ４では、ＮＲＺと同じ情報量を伝送する場合、信号の変化速度（baud rate）を１／２にできる。プリント板やケーブルなどによる伝送路ロスは、伝送する信号の周波数が高くなるほど大きくなる傾向にある。変化速度を下げることは、信号の帯域（ナイキスト周波数）を下げることとなり、伝送ロスを小さくできる。

なお、ＰＡＭ４において、４つの電位レベルのそれぞれに対して、２ビットの論理値をどのように対応させるかについては、グレイコードを用いることが提案されている。グレイコードは隣り合うコード間で信号距離が１である特性をもつ。４つの電位レベルを小さい順にＬ０，Ｌ１，Ｌ２，Ｌ３とした場合、たとえば、Ｌ０には“００”、Ｌ１には“０１”、Ｌ２には“１１”、Ｌ３には“１０”が対応付けられる。グレイコードを用いることで、信号伝送時にノイズが印加されたなどの理由で、信号の電位が変化し、受信側で隣り合うコードへのリード誤りが生じた場合に、２ビットエラーとして認識されることを防止できる。

特開平１０−３０２４８６号公報特表２００１−５１６９３２号公報

ところで、ＰＡＭ４の信号を受信する従来のＰＡＭ受信回路では、受信信号が４つの電位レベルのどれに相当するかを判定するため、３つの閾値のそれぞれと受信信号とを比較する比較回路が３つ用いられる。そのため、ＰＡＭ受信回路は、ＮＲＺの信号を受信する受信回路よりも比較回路の数が多くなり、それにともない消費電力が増えるという問題がある。

１つの側面では、本発明は、消費電力を削減できるＰＡＭ受信回路及び受信装置を提供することを目的とする。

１つの実施態様では、３つの閾値で区切られた４つの電位レベルのそれぞれにグレイコードで２ビット値が対応付けられた４値パルス振幅変調の受信信号と、前記３つの閾値のうち中心の第１の閾値とを比較した比較結果に基づいて、前記２ビット値のうち第１のビット値を出力する第１の比較回路と、前記受信信号と前記第１の閾値との差の絶対値、または前記絶対値の符号を正から負に反転した負値を出力する絶対値回路と、前記３つの閾値のうち前記第１の閾値よりも大きい第２の閾値と前記絶対値とを比較した比較結果、または前記３つの閾値のうち前記第１の閾値よりも小さい第３の閾値と前記負値とを比較した比較結果に基づいて、前記２ビット値のうち第２のビット値を出力する第２の比較回路と、を有するＰＡＭ受信回路が提供される。

また、１つの実施形態では、受信装置が提供される。

開示のＰＡＭ受信回路及び受信装置によれば、消費電力を削減できる。

第１の実施の形態のＰＡＭ受信回路及び受信装置の一例を示す図である。絶対値回路の入力電圧と出力電圧の一例の関係を示す図である。３つの比較回路を用いるＰＡＭ受信回路の一例を示す図である。判定回路の論理動作を示す真理値表である。第２の実施の形態の受信装置を用いたネットワークの一例を示す図である。第２の実施の形態の受信装置の一例を示す図である。比較回路の一例を示す図である。第３の実施の形態の受信装置の一例を示す図である。閾値ＶｔｈＬを用いたＰＡＭ受信回路及び受信装置の一例を示す図である。

以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態のＰＡＭ受信回路及び受信装置の一例を示す図である。

第１の実施の形態の受信装置１０は、ＰＡＭ受信回路１１、論理回路１２を有する。
ＰＡＭ受信回路１１は、３つの閾値で区切られた４つの電位レベルのそれぞれにグレイコードで２ビット値が対応付けられたＰＡＭ４の受信信号Ｉｎを受け、その２ビット値を判定して出力する。

以下では、ＰＡＭ４の受信信号Ｉｎの４つの電位レベルを小さい順にＬ０，Ｌ１，Ｌ２，Ｌ３として、Ｌ０には“００”、Ｌ１には“０１”、Ｌ２には“１１”、Ｌ３には“１０”が対応付けられているものとする。なお、Ｌ０とＬ１とを区切る境界の閾値をＶｔｈＬ、Ｌ１とＬ２とを区切る境界の閾値をＶｔｈＭ、Ｌ２とＬ３とを区切る境界の閾値をＶｔｈＨと表記する。閾値ＶｔｈＭと閾値ＶｔｈＨとの差分（電圧差）と、閾値ＶｔｈＭと閾値ＶｔｈＬとの差分は等しい。

３つの閾値ＶｔｈＬ，ＶｔｈＭ，ＶｔｈＨのうち中心の閾値ＶｔｈＭは、受信信号Ｉｎの振幅の変化の中心であり、以下では０Ｖであるものとする。たとえば、ＰＡＭ４信号の伝送の際に差動信号を用い、直流成分をキャパシタでカットすることで、閾値ＶｔｈＭを、０Ｖとすることができる。また、ＰＡＭ４の受信信号Ｉｎの電圧が−１から＋１まで変化するとした場合、閾値ＶｔｈＨは、＋２／３、閾値ＶｔｈＬは、−２／３などとする。

論理回路１２は、ＰＡＭ受信回路１１が出力する受信信号の判定結果である２ビット値を受け、グレイコードに応じて２ビット値のうち一方をＭＳＢ（Most Significant Bit）、他方をＬＳＢ（Least Significant Bit）として用いて、各種の論理演算を行う。

ＰＡＭ受信回路１１は、比較回路１１ａ、絶対値回路１１ｂ、比較回路１１ｃを有する。
比較回路１１ａは、ＰＡＭ４の受信信号Ｉｎと閾値ＶｔｈＭとを比較した比較結果に基づいて、２ビット値のうち第１のビット値を出力する。図１の例では、第１のビット値は、ＭＳＢとなる。図１のＰＡＭ受信回路１１の例では、比較回路１１ａは、受信信号Ｉｎが閾値ＶｔｈＭよりも大きい場合には、第１のビット値（論理値）として“１”を出力し、受信信号Ｉｎが閾値ＶｔｈＭよりも小さい場合には、第１のビット値として“０”を出力する。“１”は、たとえば、電源電圧であり、“０”は、たとえば、０Ｖである。

絶対値回路１１ｂは、受信信号Ｉｎと閾値ＶｔｈＭとの差の絶対値を出力する。閾値ＶｔｈＭが０Ｖの場合には、受信信号Ｉｎの絶対値が出力される。
図２は、絶対値回路の入力電圧と出力電圧の一例の関係を示す図である。横軸は入力電圧（ＶＩ）を表し、縦軸は出力電圧（ＶＯ）を表している。

図２に示すように、ＶＩ＞０Ｖのとき、ＶＯ＝ＶＩとなり、ＶＩ＜０Ｖのとき、ＶＯ＝−ＶＩとなる。
比較回路１１ｃは、絶対値回路１１ｂが出力した絶対値と、閾値ＶｔｈＭよりも大きい閾値ＶｔｈＨとを比較した比較結果に基づいて、２ビット値のうち第２のビット値を出力する。図１の例では、第２のビット値は、ＬＳＢとなる。なお、閾値ＶｔｈＨは、たとえば、電源電圧を抵抗分圧することにより得られる。図１のＰＡＭ受信回路１１の例では、比較回路１１ｃは、絶対値が閾値ＶｔｈＨよりも大きい場合には、第２のビット値として“０”を出力し、絶対値が閾値ＶｔｈＨよりも小さい場合には、第２のビット値として“１”を出力する。

なお、閾値ＶｔｈＭが０Ｖではない場合には、比較回路１１ｃは、閾値ＶｔｈＭに絶対値を加えた値と、閾値ＶｔｈＨとを比較した比較結果に基づいて、２ビット値のうち第２のビット値を出力する。その場合、たとえば、閾値ＶｔｈＭに絶対値を加える加算回路が用いられる。

図１のＰＡＭ受信回路１１の例では、比較回路１１ａが出力する第１のビット値をＭＳＢ、比較回路１１ｃが出力する第２のビット値をＬＳＢとすると、前述した受信信号Ｉｎの電位レベル（Ｌ０〜Ｌ３）に対応した２ビット値が得られる。

以下、ＰＡＭ受信回路１１の動作例を説明する。
図１には、ＰＡＭ４の受信信号Ｉｎの波形の例と、絶対値回路１１ｂの出力波形の例が示されている。絶対値回路１１ｂの出力波形は、受信信号Ｉｎが負の電圧のときの波形が正の電圧に反転された波形となっている。

受信信号Ｉｎが電位レベルＬ０のとき、受信信号Ｉｎは、閾値ＶｔｈＭよりも小さいため、比較回路１１ａが出力する第１のビット値は“０”となる。このとき、絶対値回路１１ｂが出力する絶対値は、閾値ＶｔｈＨよりも大きくなる。そのため、比較回路１１ｃが出力する第２のビット値は、“０”となる。比較回路１１ａが出力する第１のビット値をＭＳＢ、比較回路１１ｃが出力する第２のビット値をＬＳＢとすると、ＰＡＭ受信回路１１が出力する２ビット値は“００”となる。

受信信号Ｉｎが電位レベルＬ１のとき、受信信号Ｉｎは、閾値ＶｔｈＭよりも小さいため、比較回路１１ａが出力する第１のビット値は“０”となる。このとき、絶対値回路１１ｂが出力する絶対値は、閾値ＶｔｈＨよりも小さくなる。そのため、比較回路１１ｃが出力する第２のビット値は、“１”となる。比較回路１１ａが出力する第１のビット値をＭＳＢ、比較回路１１ｃが出力する第２のビット値をＬＳＢとすると、ＰＡＭ受信回路１１が出力する２ビット値は“０１”となる。

受信信号Ｉｎが電位レベルＬ２のとき、受信信号Ｉｎは、閾値ＶｔｈＭよりも大きいため、比較回路１１ａが出力する第１のビット値は“１”となる。このとき、絶対値回路１１ｂが出力する絶対値は、閾値ＶｔｈＨよりも小さくなる。そのため、比較回路１１ｃが出力する第２のビット値は、“１”となる。比較回路１１ａが出力する第１のビット値をＭＳＢ、比較回路１１ｃが出力する第２のビット値をＬＳＢとすると、ＰＡＭ受信回路１１が出力する２ビット値は“１１”となる。

受信信号Ｉｎが電位レベルＬ３のとき、受信信号Ｉｎは、閾値ＶｔｈＭよりも大きいため、比較回路１１ａが出力する第１のビット値は“１”となる。このとき、絶対値回路１１ｂが出力する絶対値は、閾値ＶｔｈＨよりも大きくなる。そのため、比較回路１１ｃが出力する第２のビット値は、“０”となる。比較回路１１ａが出力する第１のビット値をＭＳＢ、比較回路１１ｃが出力する第２のビット値をＬＳＢとすると、ＰＡＭ受信回路１１が出力する２ビット値は“１０”となる。

以上のように、各タイムスロットにおいて、前述した受信信号Ｉｎの電位レベル（Ｌ０〜Ｌ３）に対応した２ビット値が出力（再現）できる。
上記のようなＰＡＭ受信回路１１によれば、比較回路の数が２つとなり、３つの比較回路を用いて受信信号Ｉｎの２ビット値を判定するＰＡＭ受信回路よりも、消費電力を削減できるとともに、回路規模を縮小できる。以下、比較例として、３つの比較回路を用いるＰＡＭ受信回路の一例を示す。

（比較例）
図３は、３つの比較回路を用いるＰＡＭ受信回路の一例を示す図である。
ＰＡＭ受信回路２０は、３つの比較回路２１，２２，２３、判定回路２４を有する。

比較回路２１は、受信信号Ｉｎと閾値ＶｔｈＨとの比較結果ＶＨを出力する。受信信号Ｉｎが閾値ＶｔｈＨより大きい場合には、比較結果ＶＨは“１”となり、受信信号Ｉｎが閾値ＶｔｈＨより小さい場合には、比較結果ＶＨは“０”となる。

比較回路２２は、受信信号Ｉｎと閾値ＶｔｈＭとの比較結果ＶＭを出力する。受信信号Ｉｎが閾値ＶｔｈＭより大きい場合には、比較結果ＶＭは“１”となり、受信信号Ｉｎが閾値ＶｔｈＭより小さい場合には、比較結果ＶＭは“０”となる。

比較回路２３は、受信信号Ｉｎと閾値ＶｔｈＬとの比較結果ＶＬを出力する。受信信号Ｉｎが閾値ＶｔｈＬより大きい場合には、比較結果ＶＬは“１”となり、受信信号Ｉｎが閾値ＶｔｈＬより小さい場合には、比較結果ＶＬは“０”となる。

判定回路２４は、比較結果ＶＨ，ＶＭ，ＶＬに基づいて、ＭＳＢ、ＬＳＢを出力する。
図４は、判定回路の論理動作を示す真理値表である。
“Ｘ”はドントケアを表している。比較結果ＶＬが“０”の場合は、ＭＳＢ、ＬＳＢは“０”となり、比較結果ＶＬが“１”で比較結果ＶＭが“０”の場合は、ＭＳＢは“０”、ＬＳＢは“１”となる。比較結果ＶＬが“１”、比較結果ＶＭが“１”、比較結果ＶＨが“０”の場合は、ＭＳＢ、ＬＳＢは“１”となり、比較結果ＶＬが“１”、比較結果ＶＭが“１”、比較結果ＶＨが“１”の場合は、ＭＳＢは“１”、ＬＳＢは“０”となる。

以上のようなＰＡＭ受信回路２０でも、前述したグレイコードで２ビット値が対応付けられたＰＡＭ４の受信信号Ｉｎの上記２ビット値を出力（再現）できる。しかしながら、３つの比較回路２１〜２３と判定回路２４が設けられており、消費電力や回路規模が大きくなる。

これに対して、図１に示した第１の実施の形態のＰＡＭ受信回路１１は、比較回路数が２つで済むため、消費電力を削減できる。また、比較回路数が少なくて済み、判定回路２４も不要であるため、回路規模やレイアウトサイズを縮小できる。

なお、絶対値回路１１ｂは、絶対値の符号を正から負に反転させた負値を出力し、比較回路１１ｃは、負値と、閾値ＶｔｈＭよりも小さい閾値ＶｔｈＬとを比較した比較結果に基づいて、２ビット値のうち第２のビット値を出力するようにしてもよい。負値は、反転増幅器を用いて生成してもよい。比較回路１１ｃは、負値が、閾値ＶｔｈＬよりも小さい場合に“０”を出力し、閾値ＶｔｈＬよりも大きい場合に“１”を出力する。これにより、閾値ＶｔｈＨを用いた上記の例と同様の効果が得られる。なお、閾値ＶｔｈＭが０Ｖではない場合には、比較回路１１ｃは、閾値ＶｔｈＭから絶対値を引いた値と、閾値ＶｔｈＬとを比較した比較結果に基づいて、２ビット値のうち第２のビット値を出力する。その場合、たとえば、閾値ＶｔｈＭから絶対値を引く減算回路が用いられる。

また、グレイコードも上記の例には限定されない。たとえば、４つの電位レベルのうち、Ｌ０には“００”、Ｌ１には“１０”、Ｌ２には“１１”、Ｌ３には“０１”が対応付けられていてもよい。その場合、論理回路１２は、比較回路１１ａが出力する第１のビット値をＬＳＢ、比較回路１１ｃが出力する第２のビット値をＭＳＢとして扱えばよい。また、４つの電位レベルのうち、Ｌ０には“１１”、Ｌ１には“１０”、Ｌ２には“００”、Ｌ３には“０１”が対応付けられていてもよい。その場合、比較回路１１ａは、受信信号Ｉｎが閾値ＶｔｈＭよりも大きい場合に“０”を、閾値ＶｔｈＭよりも小さい場合に“１”をそれぞれＭＳＢとして出力する。そして、比較回路１１ｃは、絶対値が閾値ＶｔｈＨよりも大きい場合“１”を、閾値ＶｔｈＨよりも小さい場合に“０”をそれぞれＬＳＢとして出力すればよい。

（第２の実施の形態）
図５は、第２の実施の形態の受信装置を用いたネットワークの一例を示す図である。
ネットワークは、ネットワーク装置３０，３１と、端末装置（または他のネットワーク装置）３２ａ１〜３２ａｎ、３２ｂ１〜３２ｂｍを有する。

ネットワーク装置３０，３１、端末装置３２ａ１〜３２ａｎ、３２ｂ１〜３２ｂｍのそれぞれは、送信装置（たとえば、送信装置４０）と受信装置（たとえば、受信装置４１）を有する。

図６は、第２の実施の形態の受信装置の一例を示す図である。
受信装置５０は、たとえば、図５に示したようなネットワーク装置３０，３１や、端末装置３２ａ１〜３２ａｎ、３２ｂ１〜３２ｂｍに設けられている。

受信装置５０は、バッファ回路５１、ＰＡＭ受信回路５２、論理回路５３を有する。
バッファ回路５１は、送信装置（たとえば、図５の送信装置４０）が送信するＰＡＭ４の差動信号である正相の受信信号Ｉｎ１と逆相の（位相が１８０度異なる）受信信号Ｉｎ２を受ける。そして、バッファ回路５１は、受信信号Ｉｎ１と同位相であり、受信信号Ｉｎ１，Ｉｎ２の振幅を増幅させた受信信号Ｉｎを出力する。

なお、第１の実施の形態と同様に、以下では、ＰＡＭ４の受信信号Ｉｎの４つの電位レベルを小さい順にＬ０，Ｌ１，Ｌ２，Ｌ３として、Ｌ０には“００”、Ｌ１には“０１”、Ｌ２には“１１”、Ｌ３には“１０”が対応付けられているものとする。また、Ｌ０とＬ１とを区切る境界の閾値をＶｔｈＬ、Ｌ１とＬ２とを区切る境界の閾値をＶｔｈＭ、Ｌ２とＬ３とを区切る境界の閾値をＶｔｈＨと表記する。なお、以下では、ＶｔｈＭ＝０Ｖであるものとする。

ＰＡＭ受信回路５２は、比較回路５２ａ、絶対値回路５２ｂ、比較回路５２ｃを有する。
比較回路５２ａは、ＰＡＭ４の受信信号Ｉｎと閾値ＶｔｈＭ（＝０Ｖ）とを比較した比較結果に基づいて、ＭＳＢを出力する。比較回路５２ａの第１の入力端子には、受信信号Ｉｎが供給され、比較回路５２ａの第２の入力端子には、閾値ＶｔｈＭが供給される。図１のＰＡＭ受信回路１１の比較回路１１ａと同様に、比較回路５２ａは、受信信号Ｉｎが閾値ＶｔｈＭよりも大きい場合には、ＭＳＢとして“１”を出力し、受信信号Ｉｎが閾値ＶｔｈＭよりも小さい場合には、ＭＳＢとして“０”を出力する。

絶対値回路５２ｂは、比較回路５２ａが出力するＭＳＢが０か１かによって、比較回路５２ｃの第１の入力端子と第２の入力端子に供給される受信信号Ｉｎと、閾値ＶｔｈＨとを入れ替える。これによって、絶対値回路５２ｂが実質的に受信信号Ｉｎの絶対値を出力しているものとみなせる。

比較回路５２ｃは、絶対値回路５２ｂが出力した絶対値と閾値ＶｔｈＨとを比較した比較結果に基づいて、ＬＳＢを出力する。図１のＰＡＭ受信回路１１の比較回路１１ｃと同様に、比較回路５２ｃは、絶対値が閾値ＶｔｈＨよりも大きい場合には、第２のビット値として“０”を出力し、絶対値が閾値ＶｔｈＨよりも小さい場合には、第２のビット値として“１”を出力する。

論理回路５３は、ＰＡＭ受信回路５２が出力する受信信号の判定結果であるＭＳＢ、ＬＳＢを受け、各種の論理演算を行う。
第２の実施の形態のＰＡＭ受信回路５２において、絶対値回路５２ｂは、図６に示すように、ｐチャネル型ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）５２ｂ１，５２ｂ２、ｎチャネル型ＭＯＳＦＥＴ５２ｂ３，５２ｂ４を有する。以下ｐチャネル型ＭＯＳＦＥＴをｐＭＯＳと略し、ｎチャネル型ＭＯＳＦＥＴをｎＭＯＳと略す。

ｐＭＯＳ５２ｂ１とｎＭＯＳ５２ｂ３の一方の入出力端子（ソース端子またはドレイン端子）には、閾値ＶｔｈＨが供給される。また、ｐＭＯＳ５２ｂ１の他方の入出力端子は、比較回路５２ｃの第１の入力端子に接続され、ｎＭＯＳ５２ｂ３の他方の入出力端子は、比較回路５２ｃの第２の入力端子に接続されている。

ｐＭＯＳ５２ｂ２とｎＭＯＳ５２ｂ４の一方の入出力端子には、受信信号Ｉｎが供給される。また、ｐＭＯＳ５２ｂ２の他方の入出力端子は、ｎＭＯＳ５２ｂ３の他方の入出力端子及び比較回路５２ｃの第２の入力端子に接続されている。ｎＭＯＳ５２ｂ４の他方の入出力端子は、ｐＭＯＳ５２ｂ１の他方の入出力端子及び比較回路５２ｃの第１の入力端子に接続されている。

また、ｐＭＯＳ５２ｂ１，５２ｂ２、ｎＭＯＳ５２ｂ３，５２ｂ４の制御端子（ゲート端子）は、比較回路５２ａの出力端子に接続されている。
このような絶対値回路５２ｂでは、比較回路５２ａが出力するＭＳＢが“０”の場合、ｐＭＯＳ５２ｂ１，５２ｂ２がオンし、ｎＭＯＳ５２ｂ３，５２ｂ４がオフする。このため、比較回路５２ｃの第１の入力端子には、閾値ＶｔｈＨが供給され、比較回路５２ｃの第２の入力端子には、受信信号Ｉｎが供給される。一方、比較回路５２ａが出力するＭＳＢが“１”の場合、ｐＭＯＳ５２ｂ１，５２ｂ２がオフし、ｎＭＯＳ５２ｂ３，５２ｂ４がオンする。このため、比較回路５２ｃの第１の入力端子には、受信信号Ｉｎが供給され、比較回路５２ｃの第２の入力端子には、閾値ＶｔｈＨが供給される。

つまり、受信信号Ｉｎが閾値ＶｔｈＭ（＝０Ｖ）よりも大きい場合、すなわち、受信信号Ｉｎが正の電圧の場合、受信信号Ｉｎが比較回路５２ｃの第１の入力端子に供給され、比較回路５２ｃの第２の入力端子には、閾値ＶｔｈＨが供給される。一方、受信信号Ｉｎが閾値ＶｔｈＭよりも小さい場合、すなわち、受信信号Ｉｎが負の電圧の場合、受信信号Ｉｎが比較回路５２ｃの第２の入力端子に供給され、比較回路５２ｃの第１の入力端子には、閾値ＶｔｈＨが供給される。

このように、受信信号Ｉｎが正の電圧の場合と負の電圧の場合とで、比較回路５２ｃの２つの入力端子に入力される受信信号Ｉｎと閾値ＶｔｈＨとが入れ替えられることで、受信信号Ｉｎの絶対値と閾値ＶｔｈＨとを比較する場合と同様の比較結果が得られる。

正の電圧の受信信号Ｉｎが比較回路５２ｃの第１の入力端子に供給され、閾値ＶｔｈＨが比較回路５２ｃの第２の入力端子に供給されたとき、受信信号Ｉｎが閾値ＶｔｈＨより大きい場合、比較回路５２ｃは“０”を出力する。また、受信信号Ｉｎが閾値ＶｔｈＨより小さい場合、比較回路５２ｃは“１”を出力する。

一方、負の電圧の受信信号Ｉｎが比較回路５２ｃの第２の入力端子に供給され、閾値ＶｔｈＨが比較回路５２ｃの第１の入力端子に供給されたとき、受信信号Ｉｎは負の電圧であるので正の電圧である閾値ＶｔｈＨよりも常に小さくなる。しかし、比較回路５２ｃは、受信信号Ｉｎの絶対値に相当する電圧値と、閾値Ｖｔｈとの大小関係に基づいた比較結果を出力する。

受信信号Ｉｎの絶対値が閾値ＶｔｈＨより大きい場合、比較回路５２ｃは“０”を出力する。そして、受信信号Ｉｎの絶対値が閾値ＶｔｈＨより小さい場合、比較回路５２ｃは“１”を出力する。

このように、絶対値回路５２ｂは、受信信号Ｉｎの絶対値を出力しているとみなせる。
ＰＡＭ受信回路５２のその他の動作は、第１の実施の形態のＰＡＭ受信回路１１と同様であり、ＰＡＭ受信回路５２は、ＰＡＭ受信回路１１と同様の効果を有する。

なお、絶対値回路５２ｂは、少ないトランジスタ数（図６の例では４つ）で実現でき、図３に示したような比較回路２１〜２３を３つ用いるようなＰＡＭ受信回路２０よりも回路規模を縮小できる。比較回路２１〜２３には多数のトランジスタが含まれているためである。

図７は、比較回路の一例を示す図である。
比較回路６０は、ｐＭＯＳ６１，６２，６３，６４，６５、ｎＭＯＳ６６，６７，６８，６９，７０，７１，７２、抵抗７３を有する。

ｐＭＯＳ６１〜６５のソース端子は、電源端子ＶＤＤに接続されている。ｐＭＯＳ６１，６２のゲート端子は互いに接続されているとともに、ｐＭＯＳ６１のドレイン端子及びｎＭＯＳ６６のドレイン端子に接続されている。ｐＭＯＳ６２のドレイン端子は、ｐＭＯＳ６３のゲート端子及びｎＭＯＳ６７のドレイン端子に接続されている。ｐＭＯＳ６３のドレイン端子は、ｎＭＯＳ７０のドレイン端子及びｐＭＯＳ６４とｎＭＯＳ７１のゲート端子に接続されている。ｐＭＯＳ６４のドレイン端子は、ｎＭＯＳ７１のドレイン端子及びｐＭＯＳ６５とｎＭＯＳ７２のゲート端子に接続されている。ｐＭＯＳ６５のドレイン端子はｎＭＯＳ７２のドレイン端子及び出力端子ＯＵＴに接続されている。

ｎＭＯＳ６６のゲート端子は、入力端子ＩＭに接続されており、ｎＭＯＳ６７のゲート端子は、入力端子ＩＰに接続されている。ｎＭＯＳ６６，６７のソース端子は、ｎＭＯＳ６９のドレイン端子に接続されている。ｎＭＯＳ６８〜７２のソース端子は基準電源端子ＶＳＳに接続されている。ｎＭＯＳ６８のドレイン端子は、抵抗７３を介して電源端子ＶＤＤに接続されている。ｎＭＯＳ６８〜７０のゲート端子は互いに接続されている。

このような比較回路６０では、入力端子ＩＭと入力端子ＩＰに入力される信号の電圧の大小関係に応じて、出力端子ＯＵＴの電圧が、電源端子ＶＤＤから供給される電圧または、基準電源端子ＶＳＳから供給される電圧（たとえば、０Ｖ）となる。

図７に示すように、比較回路６０には多数のトランジスタ（図７の例では、１２個）が含まれており、回路規模が大きい。
また、このような比較回路６０は、数十ｍＷ程度の電力を消費するが、絶対値回路５２ｂは、電源端子ＶＤＤと基準電源端子ＶＳＳとの間に接続されるような回路ではないため、電力をほとんど消費しない。そのため、ＰＡＭ受信回路５２及びそれを含む受信装置５０の省電力化が可能である。

なお、閾値ＶｔｈＨの代わりに、閾値ＶｔｈＬを用いることもできる。その場合、ｐＭＯＳ５２ｂ１，５２ｂ２をそれぞれｎＭＯＳとし、ｎＭＯＳ５２ｂ３，５２ｂ４をそれぞれｐＭＯＳとすればよい。また、比較回路５２ａが出力するＭＳＢの値を反転するインバータ回路を設けて、インバータ回路の出力が絶対値回路５２ｂの各トランジスタのゲートに供給されるようにしてもよい。これにより、比較回路５２ｃは、実質的に受信信号Ｉｎの絶対値に−１を乗じた値と、閾値ＶｔｈＬとを比較した比較結果に基づいて、ＬＳＢを出力するようになり、閾値ＶｔｈＨを用いた上記の例と同様の効果が得られる。

また、グレイコードも上記の例には限定されない。
（第３の実施の形態）
図８は、第３の実施の形態の受信装置の一例を示す図である。

受信装置８０は、たとえば、図５に示したようなネットワーク装置３０，３１や、端末装置３２ａ１〜３２ａｎ、３２ｂ１〜３２ｂｍに設けられている。
受信装置８０は、バッファ回路８１、ＰＡＭ受信回路８２、論理回路８３を有する。

バッファ回路８１は、送信装置（たとえば、図５の送信装置４０）が送信するＰＡＭ４の差動信号である正相の受信信号Ｉｎ１と逆相の受信信号Ｉｎ２を受ける。そして、バッファ回路８１は、受信信号Ｉｎ１と同位相であり、受信信号Ｉｎ１，Ｉｎ２の振幅を増幅させた受信信号Ｉｎａと、受信信号Ｉｎａに対して逆相の受信信号Ｉｎｂを出力する。

なお、第１の実施の形態と同様に、以下では、ＰＡＭ４の受信信号Ｉｎａ，Ｉｎｂの４つの電位レベルを小さい順にＬ０，Ｌ１，Ｌ２，Ｌ３として、Ｌ０には“００”、Ｌ１には“０１”、Ｌ２には“１１”、Ｌ３には“１０”が対応付けられているものとする。また、Ｌ０とＬ１とを区切る境界の閾値をＶｔｈＬ、Ｌ１とＬ２とを区切る境界の閾値をＶｔｈＭ、Ｌ２とＬ３とを区切る境界の閾値をＶｔｈＨと表記する。なお、以下では、ＶｔｈＭ＝０Ｖであるものとする。

ＰＡＭ受信回路８２は、比較回路８２ａ、絶対値回路８２ｂ、比較回路８２ｃを有する。
比較回路８２ａは、ＰＡＭ４の受信信号Ｉｎａ（または受信信号Ｉｎｂの正負を反転した信号）と閾値ＶｔｈＭ（＝０Ｖ）とを比較した比較結果に基づいて、ＭＳＢを出力する。図１のＰＡＭ受信回路１１の比較回路１１ａと同様に、比較回路８２ａは、受信信号Ｉｎａが閾値ＶｔｈＭよりも大きい場合には、ＭＳＢとして“１”を出力し、受信信号Ｉｎａが閾値ＶｔｈＭよりも小さい場合には、ＭＳＢとして“０”を出力する。

絶対値回路８２ｂは、比較回路８２ａが出力するＭＳＢが０か１かによって、比較回路８２ｃの第１の入力端子に供給される受信信号Ｉｎａ，Ｉｎｂを入れ替える。絶対値回路８２ｂが出力する２つの信号のうち、一方は、受信信号Ｉｎａの絶対値に相当し、他方がその絶対値に−１を乗じた値に相当する。

比較回路８２ｃは、第１の入力端子で受信信号Ｉｎａの絶対値を受けるとともに、第２の入力端子で絶対値に−１を乗じた値を受ける。なお、第２の入力端子には、絶対値に−１を乗じた値が、符号を反転して供給される（つまり正の値として供給される）。そして、比較回路８２ｃは、絶対値と閾値ＶｔｈＨと、を比較した比較結果に基づいて、ＬＳＢを出力する。なお、比較回路８２ｃは、図１のＰＡＭ受信回路１１の比較回路１１ｃと同様に、比較回路８２ｃは、絶対値が閾値ＶｔｈＨよりも大きい場合には、ＬＳＢとして“０”を出力し、絶対値が閾値ＶｔｈＨよりも小さい場合には、ＬＳＢとして“１”を出力する。

論理回路８３は、ＰＡＭ受信回路８２が出力する受信信号の判定結果であるＭＳＢ、ＬＳＢを用いて、各種の論理演算を行う。
第３の実施の形態のＰＡＭ受信回路８２において、絶対値回路８２ｂは、図８に示すように、ｐＭＯＳ８２ｂ１，８２ｂ２、ｎＭＯＳ８２ｂ３，８２ｂ４を有する。

ｐＭＯＳ８２ｂ１とｎＭＯＳ８２ｂ３の一方の入出力端子（ソース端子またはドレイン端子）には、受信信号Ｉｎｂが供給される。また、ｐＭＯＳ８２ｂ１の他方の入出力端子は、比較回路８２ｃの第１の入力端子に接続され、ｎＭＯＳ８２ｂ３の他方の入出力端子は、比較回路８２ｃの第２の入力端子に接続されている。

ｐＭＯＳ８２ｂ２とｎＭＯＳ８２ｂ４の一方の入出力端子には、受信信号Ｉｎａが供給される。また、ｎＭＯＳ８２ｂ４の他方の入出力端子は、比較回路８２ｃの第１の入力端子に接続されており、ｐＭＯＳ８２ｂ２の他方の入出力端子は、比較回路８２ｃの第２の入力端子に接続されている。

また、ｐＭＯＳ８２ｂ１，８２ｂ２、ｎＭＯＳ８２ｂ３，８２ｂ４の制御端子（ゲート端子）は、比較回路８２ａの出力端子に接続されている。
このような絶対値回路８２ｂでは、比較回路８２ａが出力するＭＳＢが“０”の場合、ｐＭＯＳ８２ｂ１，８２ｂ２がオンし、ｎＭＯＳ８２ｂ３，８２ｂ４がオフする。このため、比較回路８２ｃの第１の入力端子には、受信信号Ｉｎｂが供給され、比較回路８２ｃの第２の入力端子には、受信信号Ｉｎａが供給される。一方、比較回路８２ａが出力するＭＳＢが“１”の場合、ｐＭＯＳ８２ｂ１，８２ｂ２がオフし、ｎＭＯＳ８２ｂ３，８２ｂ４がオンする。このため、比較回路８２ｃの第１の入力端子には、受信信号Ｉｎａが供給され、比較回路８２ｃの第２の入力端子には、受信信号Ｉｎｂが供給される。

つまり、受信信号Ｉｎａが閾値ＶｔｈＭ（＝０Ｖ）よりも大きい場合、すなわち、受信信号Ｉｎａが正の電圧の場合、受信信号Ｉｎａが比較回路８２ｃの第１の入力端子に絶対値として供給される。また、比較回路８２ｃの第２の入力端子には、負の電圧の受信信号Ｉｎｂが正の電圧の信号に反転されて供給される。一方、受信信号Ｉｎａが閾値ＶｔｈＭよりも小さい場合、すなわち、受信信号Ｉｎａが負の電圧の場合、正の電圧の受信信号Ｉｎｂが比較回路８２ｃの第１の入力端子に絶対値として供給される。また、比較回路８２ｃの第２の入力端子には、負の電圧の受信信号Ｉｎａが正の電圧の信号に反転されて供給される。

このように、受信信号Ｉｎａが正の電圧の場合には、比較回路８２ｃの第１の入力端子に絶対値として受信信号Ｉｎａが供給され、受信信号Ｉｎａが負の電圧の場合には、第１の入力端子に絶対値として受信信号Ｉｎｂが供給される。これにより、受信信号Ｉｎａの絶対値と閾値ＶｔｈＨとを比較することと同様の効果が得られる。

たとえば、比較回路８２ｃは、負の電圧である受信信号Ｉｎａの絶対値が、閾値ＶｔｈＨよりも大きい場合、“０”を出力し、閾値ＶｔｈＨよりも小さい場合、“１”を出力する。

ＰＡＭ受信回路８２のその他の動作は、第１の実施の形態のＰＡＭ受信回路１１と同様であり、ＰＡＭ受信回路８２は、ＰＡＭ受信回路１１と同様の効果を有する。
なお、絶対値回路８２ｂは、少ないトランジスタ数（図８の例では４つ）で実現でき、図３に示したような比較回路２１〜２３を３つ用いるようなＰＡＭ受信回路２０よりも回路規模を縮小できる。

また、絶対値回路８２ｂは、電源端子ＶＤＤと基準電源端子ＶＳＳとの間に接続されるような回路ではないため、電力をほとんど消費しない。そのため、ＰＡＭ受信回路８２及びそれを含む受信装置８０の省電力化が可能である。

なお、閾値ＶｔｈＨの代わりに、閾値ＶｔｈＬを用いることもできる。その場合、ｐＭＯＳ８２ｂ１，８２ｂ２をそれぞれｎＭＯＳとし、ｎＭＯＳ８２ｂ３，８２ｂ４をそれぞれｐＭＯＳとすればよい。また、比較回路８２ａが出力するＭＳＢの値を反転するインバータ回路を設けて、インバータ回路の出力が絶対値回路８２ｂの各トランジスタのゲートに供給されるようにしてもよい。これにより、比較回路８２ｃは、実質的に受信信号Ｉｎの絶対値に−１を乗じた値と、閾値ＶｔｈＬとを比較した比較結果に基づいて、ＬＳＢを出力するようになり、閾値ＶｔｈＨを用いた上記の例と同様の効果が得られる。

また、グレイコードも上記の例には限定されない。
（受信装置の他の例）
前述したように、閾値ＶｔｈＨの代わりに閾値ＶｔｈＬを用いることもできる。

図９は、閾値ＶｔｈＬを用いたＰＡＭ受信回路及び受信装置の一例を示す図である。図９において、図１に示した要素と同じ要素については同一符号が付されている。
受信装置９０において、ＰＡＭ受信回路９１の絶対値回路９１ａは、受信信号ＩＮと閾値ＶｔｈＭとの差の絶対値の符号を正から負に反転した負値を出力する。図９には、図１に示した波形と同様の受信信号Ｉｎの波形と、絶対値回路９１ａの出力波形が示されている。絶対値回路９１ａの出力波形は、受信信号Ｉｎが正の電圧のときの波形が負の電圧に反転された波形となっている。

比較回路９１ｂの第１の入力端子には、絶対値回路９１ａが出力する負値が供給される。また比較回路９１ｂの第２の入力端子には、閾値ＶｔｈＬが供給される。比較回路９１ａは、絶対値回路９１ａが出力する負値が、閾値ＶｔｈＬよりも小さい場合にＬＳＢとして“０”を出力し、閾値ＶｔｈＬよりも大きい場合にＬＳＢとして“１”を出力する。これにより、閾値ＶｔｈＨを用いた上記の例と同様の効果が得られる。

なお、たとえば、図６に示した絶対値回路５２ｂにおいて、閾値ＶｔｈＨの代わりに閾値ＶｔｈＬを用い、ｐＭＯＳをｎＭＯＳに変え、ｎＭＯＳをｐＭＯＳに変えることで、図９に示した絶対値回路９１ａと同様の機能が実現される。また、たとえば、図８に示した絶対値回路８２ｂにおいて、閾値ＶｔｈＨの代わりに閾値ＶｔｈＬを用い、ｐＭＯＳをｎＭＯＳに変え、ｎＭＯＳをｐＭＯＳに変えることで、図９に示した絶対値回路９１ａと同様の機能が実現される。

以上、実施の形態に基づき、本発明のＰＡＭ受信回路及び受信装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。

１０受信装置
１１ＰＡＭ受信回路
１１ａ，１１ｃ比較回路
１１ｂ絶対値回路
１２論理回路

Claims

３つの閾値で区切られた４つの電位レベルのそれぞれにグレイコードで２ビット値が対応付けられた４値パルス振幅変調の受信信号と、前記３つの閾値のうち中心の第１の閾値とを比較した比較結果に基づいて、前記２ビット値のうち第１のビット値を出力する第１の比較回路と、
前記受信信号と前記第１の閾値との差の絶対値、または、前記絶対値の符号を正から負に反転した負値を出力する絶対値回路と、
前記３つの閾値のうち前記第１の閾値よりも大きい第２の閾値と前記絶対値とを比較した比較結果、または前記３つの閾値のうち前記第１の閾値よりも小さい第３の閾値と前記負値とを比較した比較結果に基づいて、前記２ビット値のうち第２のビット値を出力する第２の比較回路と、
を有するＰＡＭ受信回路。
前記第１の比較回路は、前記受信信号が前記第１の閾値よりも大きい場合、前記第１のビット値として１を出力し、前記受信信号が前記第１の閾値よりも小さい場合、前記第１のビット値として０を出力し、
前記第２の比較回路は、前記絶対値が前記第２の閾値よりも大きい場合、または、前記負値が前記第３の閾値よりも小さい場合、前記第１のビット値として０を出力し、前記絶対値が前記第２の閾値よりも小さい場合、または、前記負値が前記第３の閾値よりも大きい場合、前記第１のビット値として１を出力する、
請求項１に記載のＰＡＭ受信回路。
前記４つの電位レベルのうち、最も低い第１の電位レベルに対応付けられた前記２ビット値が、００であり、前記第１の電位レベルの次に低い第２の電位レベルに対応付けられた前記２ビット値が、０１であり、前記第２の電位レベルの次に低い第３の電位レベルに対応付けられた前記２ビット値が、１１であり、最も高い第４の電位レベルに対応付けられた前記２ビット値が、１０である場合、
前記第１のビット値がＭＳＢであり、前記第２のビット値がＬＳＢである、
請求項２に記載のＰＡＭ受信回路。
前記絶対値回路は、前記第１のビット値が０か１かによって、前記第２の比較回路の第１の入力端子と第２の入力端子に供給される前記受信信号と、前記第２の閾値または前記第３の閾値と、を入れ替える、
請求項１乃至３の何れか一項に記載のＰＡＭ受信回路。
前記受信信号は、第１の受信信号と前記第１の受信信号に対して位相が１８０度異なる第２の受信信号とを含み、
前記絶対値回路は、前記第１のビット値が０か１かによって、前記第２の比較回路の第１の入力端子に前記第１の受信信号を供給するか、前記第２の受信信号を供給するかを入れ替える、
請求項１乃至３の何れか一項に記載のＰＡＭ受信回路。
前記第１の閾値は０Ｖである、請求項１乃至５の何れか一項に記載のＰＡＭ受信回路。
３つの閾値で区切られた４つの電位レベルのそれぞれにグレイコードで２ビット値が対応付けられた４値パルス振幅変調の受信信号と、前記３つの閾値のうち中心の第１の閾値とを比較した比較結果に基づいて、前記２ビット値のうち第１のビット値を出力する第１の比較回路と、前記受信信号と前記第１の閾値との差の絶対値、または、前記絶対値の符号を正から負に反転した負値を出力する絶対値回路と、前記３つの閾値のうち前記第１の閾値よりも大きい第２の閾値と前記絶対値とを比較した比較結果、または前記３つの閾値のうち前記第１の閾値よりも小さい第３の閾値と前記負値とを比較した比較結果に基づいて、前記２ビット値のうち第２のビット値を出力する第２の比較回路と、を備えるＰＡＭ受信回路と、
前記グレイコードに応じて、前記第１のビット値と前記第２のビット値の一方をＭＳＢ、他方をＬＳＢとして用いて論理演算を行う論理回路と、
を有する受信装置。