TW417108B - Operation control circuits and methods for integrated circuit memory devices - Google Patents
Operation control circuits and methods for integrated circuit memory devices Download PDFInfo
- Publication number
- TW417108B TW417108B TW087114201A TW87114201A TW417108B TW 417108 B TW417108 B TW 417108B TW 087114201 A TW087114201 A TW 087114201A TW 87114201 A TW87114201 A TW 87114201A TW 417108 B TW417108 B TW 417108B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- clock
- clock enable
- enable signal
- mode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000001360 synchronised effect Effects 0.000 claims abstract description 27
- 230000004044 response Effects 0.000 claims abstract description 23
- 238000012360 testing method Methods 0.000 claims description 19
- 230000006641 stabilisation Effects 0.000 claims description 8
- 238000011105 stabilization Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 5
- 150000004706 metal oxides Chemical class 0.000 claims 5
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 claims 1
- 230000007547 defect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 210000004907 gland Anatomy 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000011084 recovery Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
p- 417 10 Β I五、發明說明(υ I 發明領域 丨
j 本發明一般性地與積體電路記憶裝置之操作有關,特別I 是與積體電路記憶裝置之同步操作有關。 I 發明背景 | 隨著積體電路記憶裝置運作複雜度的增加,我們對測試 積體電路記憶裝置的要求,亦將隨之增加。所以,我們已 經研發出一些增加積體電路記憶裝置測試器性能的技術; 這其中包括了可以在製造積體電路記憶裝置的過程—中,同 時測試多個積體電路記憶裝置的這種技術·。- 圖1是以往的操作控制電路的方塊圖。提供一系統時脈 (CLK)給操作在同步模式下的積體電’路記憶裝置。另外再 I提供一時脈致能信號(CK Ε ),以便可以致能或禁能一内部 i |時脈,該内部時脈運作於同步模式。結合·該系統時脈與該 I i時脈致能信號,可以製造出該同步於系統時脈之内部時脈 I (PCLK)。當CKE在肯定狀態時,該内部時脈是致能的,當 i CKE在非肯定狀態時,該内部時脈是禁能的。細部一點的 |說,我們是將該時脈致能經由第一輸入緩衝器1 0,提供給| j内部時脈致能信號產生器14。相類似地,我們也可以將系丨 丨統時脈經由第二輸入缓衝器12,提供給内部時脈產生器 |
I
:16 。 --I 圖2是以往的積體電路記憶裝置,其中的輸入缓衝器的 |電路圖。圖1中之第一輸入缓衝器ίο以及第二輸入缓衝器 ! 12,可以照此電路來實現。該輸入緩衝器可以用差動放大i I器來建構,如此一來,該輸入缓衝器就會產生出一個與輸I I ί
C:\Program Files\Patent\54693.ptd 苐 5 頁 ψ 417108 五,發明說明(2) 入反相的輸出信號。譬如,圖1中之第二輸入缓衝器12, 其所提供出的PC LKTTL信號,就與系統時脈上下顛倒。另 外’該輸入缓衝器可以轉換輪入信號的電壓位準。譬如, 該第二輸入缓衝器1 2可以將具有TTL電壓等級的系統時 脈’轉換成具有CMOS電壓等級之PCLKTTL。 圖3是圖1中之内部時脈致能信號產生器丨4的電路圖。該 時脈致能信號產生器14,接收從該第一輸入缓衝器10送出 來之PCKETTL信號,然後產生一同步的pcLK致能信號 (PCKE)。該PCKE信號,是與CLKA信號同步操作的。而該 CLKA信號’則是一個與PCLKTTL同步產生出來的内部時脈 信號。所以,該時脈致能信號產生器1 4,可以創造出一個 有效期達幾個CLKA時間週期的PCKE同步信號。然後,我們 就可以用該同步的PCKE來產生一PCLK同步信號;該同步的 PCLK信號’來作積體電路記憶裝置之同步操作時,會使用 的到。 圖4是以往的内部時脈產生器16的電路圖。該内部時脈 產生器16 ’利用PCLKTTL信號,產生出同步的CLKA。内部 時脈產生器1 6,另外同時地利用PCLKTTL以及同步的PCKE 信號,產生出一同步的PCLK信號。 圖5是以往的内部操作信號產生電路的電路圖。該内部 操作信號產生電路,提供出一些同步化的控制信號;在積 體電路記憶裝置操作於同步模式.時,這些信號是不可或缺 的。詳細一點的說,該内部操作信號產生電路,可以接受 各種由積體電路記憶體經由圖1之輸入緩衝器,所提供出
>-· tiling 五、發明說明(3) 一^---- 來的控制信號。然後,該内部操作信號產生電路,將隨著 PCLK信號的脈動,同步地產生出相應的控制信號。 圖6是以往的操作控制電路的運作時序圖。圖6所描繪的 是電路在時脈致信號CKE禁能一預定時間,然後再予以致 能後’其運作的情形。一旦該CKE信號變成低位準,該 PCKETTL信號就會在經過一可知的時間後,變遷為高位 準;而該PCKE信號則會被ClkE信號的下緣觸發為低位準; 故’該PCKE信號是隨著CLKA信號的脈動而產生的^ 一旦 PCKE信號變為低位準,PCLK信號就無法產生、不過,只要 PCKE信號又變遷回高位準,那麼,pCLK信號仍然會產生出 來。 圖7描繪的是以往技藝中,有關pClk信號終止的時序 圖。詳細地’首先,該CKE信號會變遷為低位準,藉以產 生出高位準狀態之PCKETTL信號;然後,在到了 CLKA信號 的下一個負緣時,該PCKE信誕就會變遷至低位準狀態。緊 接著’ PCLK的產生就被終止了。但是,CLKA信號往後的變 遷’卻不會影響到PCKE信號,該PCKE信號仍舊會保持在低 位準狀態。因此’最終的結果就是,在往後的CLKA週期 中,PCLK信號將不會被產生出.來》 就如以上所述,我們可以藉著系統時脈以及一提供給積 體電路記憶裝置使用之同步時脈致能,來完成積體電路記 憶裝置之同步操作。不過,在測-試積體電路記憶裝置的時 候測試系統就必需負責送時脈信號以及時脈致能信號給 積體電路記憶裝置。另外,為了要提高效率,我們可以同
C:\Program Files\Patent\54693. ptd 第 7 頁 >417108 t 五、發明說明(4) 時地測試多個積體電路記憶裝置。如此一來’測試器就必 肩對每個正在測試的積體電路記憶裝置,送出各自的時 脈以及時脈致能信號。 對於每一個正在測試的積體電路記憶裝置,該測試器都 需要有一彳固輸出通道與之連接,以便供應時脈信號以及時 脈致能信號。如果我們增加了正在測試的積體電路記憶裝 置的數量’意味著該提供時脈信號以及時脈致能信號’給 積體電路記憶裝置之輪出通通的數量,亦將增加β而當通 道數量增加的時候,可同時測試的積體電路記憶裝置數量 就比較少。 看完了上述的討論,我們可以看出,積體電路記憶裝置 的測試效率’實有改善的必要β 發明摘要 - 如何改良該具有同步操作模式之積體電路記憶裝置的測 試效率,是本發明的目標。 如何能在測試同步模式下之積體電路記憶裝置的狀況 時,降低對外部時脈致能信號的需求,是本發明的另一個 目標。 為了要達到本發明上述以及其他的目標、好處與特色; 我們提供出一積體電路與方法,在此種電路中,時脈致能 信號是從一模式命令中所產生出來的,該模式命令則是由 測試器傳送至積體電路記憶裝置.的。如此一來’積體電路 記憶裝置就可以省掉一個時脈致能基腳。詳細一點地說’ 此種電路中有一内部時脈控制器,其可以聽從該模式命令
C:\ProgramFiles\Patent\54693.ptd 第 8 頁 五、發明說明(5) 的指示,產生出 内部時脈產生器 為基瘦,產生出 該模式命令, 定時信號,以便 以,本發明可以 候’有能力直接 生生出時脈致能 信號的必要性, 净萬式暫存器設立 記憶裝置之操作 位址信號與模式 性的操作控制, 相反的,用於 雖然在測試的時 的輸入;但是, 置輪入信號之輸 果是,該測試器 受到了限制。 本發明的内含 模式暫存器設立 時脈致能信號。 指示積體電路記 内部時脈致能信 内部時脈致能信 ,就會以該内部 内部時脈信號。 可以包含位址信 選擇積體電路記 使得測試器在測 地在積體電路記 信號;藉以降低 此外’測試器可 定時信號,以便 °最後的結果則 暫存器設立定時 以及有能力提供 測試傳統積體電 候可以產生出積 該測試器中*用 出通道的數量, 同時可測試之積 號;接著’此種電 時脈致能信號與外Z之 4信戢 號以及一棋式暫存 憶裝置之操作模式设立 試積體電路記憶;置: 憶裝置的内部,指示兑^ 測試器從外部送‘ilif 以產生出該位址信號以; 能通盤性的控制積體電路 是‘測試器可以藉著使用 信號,而有能力作出一浐 出上述的模式命令。又 路記憶裝置之測試系統, 體電路記憶裝置相應所需 來產生該積體電路記 將會受到限制,的'结 體電路記憶裝置的數量, 之一就是,該内部時脈控制, 种f回鹿 疋時信號與位址信號的要求,產生出内; 該模式暫存器定.時信號以及位址信號,將 憶裝置’是要使用外部時脈致能信號或 號。位址信號的組合情Ϊ尤,脾合社 將會指出應產
C:\Prograni Fiies\Patent\54693.ptd 第 9 頁 f 417108 五、發明說明(6) ——~ 生哪一種時脈致能信號= 本發明的另一個内含就是’該内部時脈產生器,可選擇 性地以内部時脈致能信號或外部時脈致能信號為基礎,來 產生内部時脈信號。所以’根據本發明,我們可以藉由 擇適當的時脈致能信號,而決定出積體電路記憶裝置,操 作在同步模式時,是要使用外部時脈還是内部時脈^ $ 根據本發明所建議的方法’操作在同步模式下之積體 ,記憶裝置,會回應模式命令的要求,產生出内部時脈致 能信號。然後,再以該内部時脈致能信號以及外部時脈為 基礎,產生出内部時脈信號。該模式命令包含了一模式暫 存器設立定時信號以及位址信號,該位址信號可直接1指 示積體電路記憶裝置產生時脈致能信號,不需使用到外部 時脈致能信號。因此,該積體電路記憶裝i可以不需要時 脈致能基角。 圖 塊 方 是 法 方 與 路 電 制 控 作 圖操 的 其 置 裝 憶 記 路 電 體 積 的 明往 說以 要, 簡B疋 之的 式繪 圖描 圖圖圖圖圖圖圖 圖 路 電 的; 器圖 ;生路 圖產電 路號的 電信器 的能生 器致產 衝喊派 Λί ΕΛ UK? 緩時時 入部,部 輪内内 -G? ό ό & 往往往 以以以 是是是 況 狀 •,作 圖運 路的 電路 的電 路制 電控 生作 產操 號的 信往 作以 操出 部繪 内描 的圖 往序 以時 是是 裝 , 音心 式記 方路 作電 運體 的積 號之 信明LK發 PC本 止, 終是 往的 以繪 出描 繪其 描.’ 圖圖 序塊 時方 是是
^1
C:\ProgramFiles\Patent\54693.ptd 第 10 頁 —. 五、發明說明(7) 置的操作控制電路與操作方法; 圖9A是本發j 圖; 枝式暫存器設立命令偵測電路的電路 圖9B是時序 控制電& μ e f "出本發明之積體電路記憶裝置的操作 抆則鬼路的運作狀況; 本發明之控制信號產生器的方塊圖; 疋本發明之模式暫存器設立時脈致能信號產生器的 圖12是本發明之内部時脈致能信號產生.器的方塊圓;及 圖3” 14的時序圓,描緣出本發明之操作控制電路的 作狀況。 較佳具體實施例的詳細描述 現在’我們參照著附圖,將本發明更完..整地描述出來。 附圖中的例子是為較佳具體實施例;不過’我們可以用許 多不同的方式將本發明具體地實施出來,並不需以附圖中 之例子為限;本發明所舉的例子只是用來徹底而完全地揭 示本發明,並期以完整地傳達出本發明的技術範圍。在整 個敘述的文中,相似的數字代表著相類似的元件。 圖8之方塊圖示範出,本發明之積體電路記憶裝置所應 有之操作控制電路以及操作方法。第一輸入緩衝器80,接 收外部時脈致能信號(cke),並相應地產生mpcKETT1^^ 號。第二輸入緩衝器82,接收外.部系統時脈(CLK),並相 應地產生出PCLKTTL信號。就像此處所描述的—樣’本發 明之操作控制電路,利用CKE信號來決定該對應於外部系
C:\Program Files\Patent\54693. ptd
J 4Π108 五'發明說明(8) 統時脈CLK之同步PCLK信號,是否庙# m ^ _ &进應該要被连4。^“ 虽本發明之操作控制電路運作 另外, 叩椹《± * 猶作換式時’該積骽φ 3己隐裝置將正常的運作;一旦本發 檟體電路 bis Λ,ι ,. 货S之插作控制電路速ϋ 1涮減模式時,系統將開始針對 ,作 功能的測試。 电路記隐裝置,執行 將該PCKETTL信號,提供給内部時脈控制器89。 (Μ二脈控制Γ ’另外也接收模式暫存器設立定時信號 ^S_TM)以及多個由外部測試器所產生的位址(MAi與
Mj)。該MRS_TM信號以及該多個位址信號.,會指出模式命 令。操作控制電路會回應編碼在模式命令中之模式内^ 丁 提供出預定的定時信號MRS_CKE ^如此,該内部時脈控制 器89才能夠提供出適當的時脈致能信號(看是要用pcKETTL 信號,還是要用MRS_CKE信號)給内部時脈.致能信號產生器 84。邊内部時叙致能信號產生器84,將以該内部時脈控制 器89所提供之時脈致能信號為基礎,產生出PCKE信號。 内部時脈產生器86利用PCKE信號來致能該以PCLKTTL信 號為基礎之PCLK信號的產生;PCLKTTL信號則是由第二輸 入缓衝器所提供的。故,本發明之操作控制電路,會藉著 使用一個由模式命令產生之時脈致能信號與一個外部系統 時脈,製造出一同步的PCLK信號。該模式命令是經由基腳 提供至積體電路記憶裝置的;這些基腳,在要測試積體電 路記憶裝置的操作情況時,是派.得上用場的。所以,我們 並不需要從測試器送CKE信號,該PCKE致能信號一樣是可 以被產生出來。譬如,在測試積體電路記憶裝置的時候,
C:\Program Fiies\Patent\54693.ptd 第 12 頁 五、發明說明(9) 該PCKE信號就是透過模式命令而產生出來的。 該内部時脈產生器89包括一控制信號產生器83,該控制 信號產生器會回應該模式命令的要求,產生.出模式暫存器 設立時脈致能信號(MRS_CKE)=内部時脈致能信號產生器 84 ’則接收了該從控制信號產生器送出來之MRS_CKE信 號’並產生出PCKE信號;該PCKE信號是用來控制内部時脈 信號PCLK之可否出現。該PCKE信號的產生是與系統時脈同 步的。 圖9A是本發明之模式暫存器設立(MRS)定時電路的電路 圖。MRS定時電路,接受由積體電路記憶裝置所提供之各 種不同控制信號的要求,產生MRS — TM信號。MRS定時電路 包含了一個反及閘9 0 2 ’該閘接受晶片選擇控制信號 (PCS)、列位址閃控制信號(PRF)、行位址.閃控信號(pcF) 以及寫控制信號(P1VRF)這四個信號的要求,產生出主要 MRS — TM信號。當這四個控制信號的信號狀態都在高位準的 時候,反及閘9 0 2就會反應出主要MRS一TM信號。反相器9〇4 再將該主要MRS_TM信號予以反相;最後,一個jjrs_TM信號 就被提供出來了。 ° 圖9B的時序圖’描啥了本發明操作控制電路的運作情 況。圖中可以看到’該MRS_TM信號,,應了上段所述之四個 控制信號的要求而被產生出來。遵照反及閘9 〇 2的特性, 這四個用來產生MRS—TM之控制信,號,都已處在確立的狀 態;圖9 B可以看出。 圖1 0是本發明之控制信號產生器的方塊圖^控制信號產
C:\Prograra Files\Patent\54693. ptd
第頁 f 417108 五、發明說明(10) 生器83包含一檢測器11〇,該檢測器以模式暫存器 時信號MRS TM以及ί且人之相;如卜户·妹氣坡# 八外队' 次,'且σ之位址彳5唬為基礎,反應出模式命 二Α測器會製造出一輸出信冑。第一操作控制時脈供 Μ,份1,以外部的操作控制時脈信號為基礎,產生出〃、 二第一操作控制時脈信號。第一傳輸閘112,應著該第一 操1控制時脈信號的要求,將其從檢測器i丨0處所接收到 的信號轉移出去。模式暫存器設立時脈致能信號產生器 83 0 ’則以該模式暫存器設立定時信號、該組合之位址信 號以及電源穩定信號,這三種信號為基礎.,' 產生出模式暫 存器設立時脈致能信號。負載暫存器設立定時信號產生器 1 i 3 ’將該模式暫存器設立時脈致能.信號予以反相,並以 邊從第一傳輪閘11 2傳輸來之信號為基礎,產生出第一信 號。第二傳輪閘1 1 4,應第一操作控制時脈信號的要求, 將該第一信號轉移出去,以便提供出一第二信號。閂鎖 U 5把第二信號鎖住,並予以反相以便提供出MRS CKE信 號》 圖11是圖10中之模式暫存器設立時脈致能信號產生器的 |電路圖。該模式暫存器設立時脈致能信號產生器830包含 | 一第一定時組合部份1〇2,該第一定時組合部份1〇2,以模 |式暫存器設立時間信號、纽合之位址信號(M A i與M A j)以及 i電源穩定信號為基礎,產生出一導通信號。第二定時組合 部份1 0 4 ’以模式暫存器設立時間信號以及組合之位址信 號為基礎,產生出一關閉信號。輸出部份10 6,以該導通 信號與關閉信號為基礎,產生出一MrS_PD信號。
C:\ProgramFiles\Patent\54693.ptd 第 14 頁 五、發明說明(u) 圖10 包含一 時信號 便提供 器 113, 時脈致 算,以 1134, 便製造 的主要 作為它 之控制信號產生器83較佳 個反及閘11 02,該及对μ ’模樣是,該檢測器11 0 以及該組合之位址1 =對該模式暫存器設立定 一個反及的輸出仃反及之邏輯運算,以 ,包含—反及閘,兮β、/暫存器設立定時信號產生 ^ "反及閘針對該模式暫存器設立 更轉移輪出,執行反及之邏輯運 將該主要模式暫存立時脈致能。反相器 臂存益s又立時脈致能,予以反相,以 n姑目”主要模式暫存器設立時脈致㊣。該反相 萬/暫存器②立時脈致能,則被提供反及問工】3 2, 的輸入。 在該核式暫存器設立時時脈致能信號產生器83〇之較佳 |具體貫施例中,該第一定時組合部份1〇2,"包含一第一反 i相器1022’該反相器將第一位址信號(MAi)反相,並以之 i作為第一反相器輸出。第二反相器丨〇 24,將第二位址信號 | (MAj)反相,並以之作為第二反相器輸出。第三反相器 | 1 028,將電源穩定信號反相,並以之作為第三反相器輸 i出。反及閘1026,則針對模式暫存器設立定時信號、該第 丨一反相器輸出以及該第二反相器輸出,執行反及之邏輯運 丨算,以便提供出一有關此三者信號之反及輸出。第四反相I i器10 27,將該反及閘的輸出反相,旅以之作為第四反相器 1輸出。反或閘1029,針對該第四.以及第三反相器輸出’執 i行反或邏輯運算,以便提供出該導通信號° _ i再看此較佳具體實施例的另一個部份:該第一疋時組合
C:\Program Files\Patent\54693, ptd 第15頁 JF 417108 五、發明說明(12) 部份104 ’包含一第一反相器1042,該反相器將第二位址 信號(MAj )反相’並以之作為第一反相器輸出。反及閘 1 0 44 ’則針對該模式暫存器設立定時信號、該第一位址信 號(Μ\ι )以及該第一反相器輸出,執行反及之邏輯運算, 以便提出一有關此三者信號之反及輸出。第二反相器 1 0 4 6 ’將該反及閘的輪出予以反相’以便製造出該關閉信 號。 此較佳具體實施例的最後一個部份:該輸出部份丨〇 6, 包含一PMOS閘1062。該PM0S閘1 0 6 2包含一接受該導通信號 刺激之閘極、一連上電源電壓端子之源極以及一提供出緩 衝導通信號之汲極。NMOS閘1 064包含有,一接受關閉信號 刺激之閘極、一與地端相連之源極以及一與該pM〇s閘丨〇62 沒極相連之汲極〇 NMOS閘1 0 64提供出一缓衝的關閉信號。 問鎖部份1 0 6 6,將該缓衝的導通信號或該緩衝的關閉信號 鎖住’以便提供出一閂鎖信號。反相器1 〇 6 8將該閂鎖信號 反相,以便提供出MRS_PD信號。 圖12是該内部時脈致能信號產生器84的電路圖。該内部 I時派致能信號產生器84,以由控制信號產生器8 3產生之模 I式暫存器設立時脈致能信號為基礎或以外部的時脈致能信 I號PCKETTL為基礎,來產生PCKE信號。該内部時脈致能信 i號產生器84,包含一第一反相器級90,該反相器級將 PCKETTL反相,以便提供一反相的PCKETTL信號。第一操作 控制時脈供應部份9 1,包含一第二反相器,該反相器將外 |部的操作控制時脈予以反相,以便提供出一反相的外部操
C:\ProgramFiles\Patent\54693.ptd 第 16 頁
4 17 'U i 〇 < -----—- 一 _ 丨;五、發明說明(13) 作控制時脈。第一轉移閘9 2,隨著該外部操作控制時脈以 及該反相的外部操作控制時脈的脈動,將該反相的 ^CKETTL信號轉移出去,以便提供出第一轉移時脈致能信 號第一閂鎖部份93,鎖住該第一轉移時脈致能,以便提 供出一鎖住的時脈致能信號。第二轉移閘94,轉移該鎖住 的時脈致能信號’以便提供出第二轉移時脈致能信號。時 脈致能信號選擇器95,選取該第二轉移時脈致能信號或該 MRS_CKE信號,以提供出選擇的時脈致能信號。第三轉移 閘9 6 ’隨著該外部操作控制時脈以及該反相的外部操作控 制時脈的脈動,將該選擇的時脈致能信號移出去,以便提 供出第二轉移時脈致能信號。第二閂鎖部份97,鎖住該第 二轉移時脈致能信號,以便提供出PCKE信號,在此較佳的 内部時脈致能信號產生器84中,該時脈致能信號選擇器 95,包含了一反或閉952 ’該反或閘針對MRS_CU信號以及 |第二轉移時脈致能信號,執行反或邏輯運算,以便提供出 該選擇的時脈致能信號》反相器9 5 4將該選擇的時脈致能 信號予以反相,以便提供出一反相的選择時脈致能信號。 I該反相的選擇時脈致能信號,被提供至玆反或閘9 5 2, 丨為它的輸入。
I j圖13的時序圖,描繪出本發明之操作控制電路的運 式。圖13中之PCKETTL信號是靜止不動的。PCKE信號則/ 經由MRS模式命令而產生。系統是在clk信號的上緣,^ MRS模式命令以及該某一特定的、組合的位址信號接收進i 來。把包含在模式命令t之MKS 一 TM信號以及組合的位址信
C:\Program Files\Patent\54693. ptd
^ 417108 * I -----*--—-! |五、發明說明(14) |
號產生出來,其目的就是要在CLKA正緣時,用它們來產生I MRS_CKE信號。所以,該PCKE信號是以MRS„CKE信號為基 礎’在CLKA負緣時被產生。故,圖13示範的是,在沒有 PCKETTL信號的情況下,PCKE信號的產生過程。 圖14的時序圖,深入地描繪本發明之操作控制電路的運 作狀況。一開始,接收到一MRS模式命令。該MRS模式命令 指示:積體電路記憶裝置應該使用MRS_CKE信號,而非 PCKETTL信號來產生PCKE信號。詳細地說:該MRS_C1E信號
I 以及組合的位址信號MAi與MAj,被送往MRS時脈致能信號 | 產生器830,製造出導通信號。導通信號的產生,使得MRS 時脈致能信號產生器83 0製造出MRS_PD。接著,該控制信 號產生器就會以MRS_PD信號為基礎,於CLKA信號相對應 的、適當的邊緣處,產生出MRS_CKE信號/然後,該内部 時脈致能信號產生器84,就會以該控制信號產生器83所提| 供出來之MRS_CKE信號為基礎,產生出PCKE信號。此處’ | 該MRS模式命令使PCKE信號關閉,阻止了 PCLK信號的内部 | 產生。 i 稍後,系统接收了另外一組的MRS _TM與位址信號MAi及 | MAj,此組信號指示:應該要重新確立PCKE信號以產生 i PCLK。詳細地說:該MRS_TM信號以及位址信號MAi及MA j ’ 被送至MRS ϋ!致氮信m.器S3 0,產生出關閉信號;然1 後,依序地,MRS被產生、MRS_P.D信號回到了高位準狀 i 態。接著,該控制信號產生器83使用MRS_PD信號’在相對i 應的、適當的CLKA邊緣處,產生出MRS_CKE信號。最後’丨
C:\Program Files\Patent\54693.ptd 苐18頁 "nios „ _案號87114201 0年今月<^9 修正_ 五、發明說明(15) 該PCKE信號重新允許了 PCLK的内部產生。 藉由詳細的說明並配以附圖,本發明之典型較佳具體實 施例已完全呈現。雖然我們用了一些特定的名詞,但是, 此僅是為了描述本發明之用,並不應受其所限。本發明之 範圍,將敘述於以下之申請專利範圍之中。 元件符號說明 80 第一輸入緩衝器 82 第二輸入緩衝器 8 3 控制信號產生器 8 4 内部時脈致能信號產生器 8 6 内部時脈產生器 「· 8 9 内部時脈產生器 8 3 0 時脈致能信號產生器
O:\54\54693.ptc 第19頁 2000. 09. 20.019
Claims (1)
- 417108六、申請專利範圍 i —種依照内部時脈 路記憶裝置的操作控制 一内部時脈控制器 生出内部時脈致能信號 信號而操作於同步模式下之積體電 電路,該操作控制電路包含: ,該控制器回應多個位址信號而產 :以及 一内部時脈產生器,該產 並以内部時脈致能作辨“"R t 應該内部時脈控制器 町π 唬與外部時脈為基礎,而 體電路記憶裝置之内部時脈㈣。礎而產生用於積 2.如申專利範圍第丨項掉作 腋產生写句人一以玲+ 搮作控制電路’其中該内部時 號為基礎而選擇性地產生二:%脈致月“ 器。 度王項門4時脈6唬之内部時脈產生 3.如申凊專利範圍第!項之操作控制 時脈=1器包含-回應—模式暫存器設立.定時;^内/個 位址彳。號而產生出該内部時脈致能信號之内部時脈 器0 4,如申請專利範圍第丨項之操作控制電路,其中誃 時脈控制器包含: ^ 〇| 一控制信號產生器,該產生器回應該模式命令而產 出一内部控制信號;以及 一内部時脈致能信號產生器,該致能信號產生器回麻 该控制k號產生器而產生出該内部時脈致能信號,以^ f 制該内部時脈信號的產生。 5.如申請專利範圍第4項之操作控制電路,其中镇式命 令包含一模式暫存器設立定時信號以及多個位址信藏,\C:\ProgramFiles\Patent\54693.ptd 第 20 頁 ,:41710 六、申請專利範圍 ' *------ 且其中該控制信號產生器包含: 一檢測器,該檢測器以該模式暫存器設立定 及該多個位址信號為基礎而產生出該模式命 ^ 一輸出信號; X 一第一操作控制時脈供應部份,該部份以外 制時脈信號為基礎,產生出第一操作控制時脈信號;' : 卜了回應該檢測盔之第一轉移閘部份,該轉移閘回應該 第一操作控制時脈信號,將該輸出信號轉移出去; 一模式暫存器設立時脈致能信號產生器…,該產生器以 該模式暫存器設立定時信號、該多個位址信號以及電源穩 定信號為基礎,產生出模式暫存器設立時脈致能信號; 一模式暫存器設立定時信號產生器,該產生器回應該 第一轉移閘部份以及該模式暫存器設立時脈致能信號產生 器,以該轉移的輸出信號為基礎,將該模式暫存器設立時 脈致能信號反相並產生一第一信號; 一回應該模式暫存器設立定時信號產生器之第二轉移 閘部份’該轉移閘回應該第一操作控制時脈信號,將該第 一信號轉移出去以便提一第二信號; 一回應該第二轉移部份之閂鎖部份,該閂鎖部份鎖住 該第二信號並予以反相,以便提供一,内部時脈致能信號。 6.如申請專利範圍第5項之捶m.電路,其中該模式 暫存器設立時脈致能信號產生器-包括: 一第一定時組合部份’該部份以該模式暫存器設立定 時信號以及該多個位址信號以及電源穩定信號為基礎,產C:\Program Files\Patent\54693. ptd 第21頁 r 417108六、申請專利範園 生出一導通信號; 器設立定 閉信號; 一第二定時組合部份’該部份以該模式暫存 時信號以及該多個位址信號為基礎,產生出—關 以及 一回應該第一以及第二定時組合部份之輸出部份, 輸出部份以該導通信號與該關閉信號為基礎,彦注 , I王出該植 式暫存器設立時脈致能信號。 7.如申請專利範圍第6項之操作控制電路,苴中 定時組合部份包括: 、甲該第一 一第一反相器’該反相器將該多個位址信號中之第一 信號予以反相,以提供出第一反相器輸出; 一第二反相器,該反相器將該多個位址信號中之第二 信號予以反相’以提供出第二反相器輸出 一第三反相器,該反相器將該電源穩定信號信號予以 反相,以提供出第三反相器輸出; 一回應該第一及第一反相器之反及閘,該反及閑邏輯 地反及該模式暫存器设立定時信號以及該第一反.相与輸出 以及該第二反相器輸出,以便提供一反及問輸出; 一回應該反及開之第四反相器,該反相器將該反及閘 輸出反相,以便提供出第四反相器輪出;以及 一回應該第四反相器及第三反相器之反或閑,該反或 閘邏輯地反或該第四反相器輸出·與該第三反相器輸出,以 便提供出該導通信號。 。 8·如申請專利範圍第6項之操作控制電路,其中該第C:\Program Files\Patent\54693. ptd 第22頁 -------------------------*--—----J 六'申請專利範固 定時組合部份包括: 一第一反相器,該反相器將該多個位址信號中之第— 信號予以反相,以提供出第一反相器輸出; 一回應該第一及第二反相器之反及閘,該反及閘邏輯 地反及該模式暫存器設立定時信號、該多個位址信號中之 第二信號以及該第一反相器輸出,以便提供一反及閘輸 出;以及 —回應該反及閘之第二反相器,該反相器將該-反及閘 輸出予以反相’以便製造出該關閉信號。-- 9 如申請專利範圍第6項之操作控制電路,其中該輸出 部份包括: 一 P型金氧半閘,該金氧半閘具有.一回應該導通信號 之閘節點,一回應電源供應電壓端子之源.節點,以及一提 供出緩衝導通信號之汲節點; 一 N型金氧半閘,該金氧半閘具有一回應該關閉信號 之閘節點’一連接至地端之源節點,以及一回應該p型金 氧半問没節點之汲節點,該汲節點提供出缓衝的關閉信 號; 一回應該P型金氧半閘汲節點之閂鎖部份,該部份鎖 住該緩衝的導通信號或該缓衝的關閉信號,以便提供出一 閂鎖信號;以及 -回應該閂鎖部份之反相器’該反相器將該閂鎖信號 予以反相’以便提供出該模式暫存器設立時脈致能信號^ 10.如申請專利範圍第4項之操作控制電路,其中該控制I 417108 » 六' 申請專利範圍 ' " '一'* 信號產生器包括: 一第一反及閘’該反及閘邏輯地反及該模式暫存 立定時信號以及該多個位址信號,以便提供出第一 輪出; 一第一反相器’該反相器將外部操作控制時脈予 相’以便提供一反相的外部操作控制時脈; 一模式暫存器設立時脈致能信號產生器,該產生 造出模式暫存器設立時脈致能信號; 回應該第一反及閘之第一轉移閘,該轉移閘回 外部操作控制時脈與該反向的外部操作控制時脈,將 反及閘輸出轉移出去,以便提供一第一轉移輸出; 回應該模式暫存器設立時脈致能信號產生器與 一轉移閘之第二反及閘,該第二反及閘邏輯地反及該 暫存器設立時脈致能信號以及該第一轉移輸出,以便 出一主要模式暫存器設立時脈致能信號; 一回應該第二反及閘之第二轉移閘,該轉移閘回 外部操作控制時脈以及該反相的外部操作控制時脈, 主要模式暫存器設立時脈致能信號轉移出去,以便提 二轉移模式暫存器設立時脈致能信號;以及 一回應該第二轉移閘之閂鎖部份,該閂鎖部份鎖 第二轉移模式暫存器設立時脈致能信號,以便提供出 式暫存器設立時脈致能信號。— U.如申請專利範圍第4項之操作控制電路,其中該 時脈致能信號產生器包括: 裔設 及閘 以反 器製 應該 該第 該第 模式 提供 應該 將該 供第 住該 該模 内部C:\Program Files\Patent\54693. ptd 第 24 頁 六、申請專利範圍 一第一反相器,該反相ss將該外部時脈致能信號予以 反相,以便提供出一反相的外部時脈致能信號; 一第二反相器,該反相器將外部操作控制時脈予以反 相,以便提供出一反相的外部操作控制時脈; 一回應該第一反相器之第一轉移閘,該轉移閘回應該 外部操作控制時脈以及該反相的外部搡作控制時脈,將該 反相的外部時脈致能信號轉移出去,以便提供第一轉移時 脈致能信號; 一回應該第一轉移閘之第一閂鎖部份-,·-該閂鎖部份, 鎖住該第一轉移時脈致能彳S號’以提供出一鎖住的時脈致 能信號; 一回應該第一閂鎖之第二轉移閘,該轉移閘將該鎖住 的時脈致能k號轉移出去,以便提供第二轉移時脈致能信 號; 一回應該第二轉移閘與模式暫存器設立時脈致能信號 之時脈致能信號選擇器,該選擇器選擇該苐二轉移時脈致 能-^號或該模式暫存器設立時脈致能信號,以提供出一選 擇的時脈致能信號; 一回應該時脈致能信號選擇器之第三轉移閘,該轉移 閘回應該外部操作控制時脈與該反相的外部操作控制時 脈,將該選擇的時脈致能信號轉移出去,以便提供一第二 轉移時脈致能信號;以及 . 一回應該第三轉移閘之第二問鎖部份,該閂鎖部份鎖 住該第二轉移時脈致能信號,以便提供該内部時脈致能信C:\ProgramFiles\Patent\54693.ptd 第 25 頁 Ψ 417108 六、申請專利範圍 ~ -- ----- 號。 12· —種依照内部時脈信號而於同步模式下操作積體 路S己憶裝置的方法,該方法包括: 回應多個位址信號,產生—内部時脈致能信號; 以該内部時脈致能信號以及外部時脈為基礎 用於該積體電路記憶裝置之内部時脈信號。 產生一 13. 如申請專利範圍第12項之方法其中 ’月b C唬之步騾包#,回應模式暫存器設 多個位址信號,產生該内部時脈致能信號;定時信被以及 14. 如申請專利範圍第12項之方法,其中 致能信號之步驟包括: 、 生内邛時脈 :應該模式信號,產生内部控制信號 產生该内部時脈致能信號, 的產生。 便控制这内部時脈信號 15. 如申請專利範圍第14項之方法,立 ㈣包括產生-内部時脈致能Λ其部中時Λ lit: ^式暫存器設立定時信號以及多個U仅址 其中產生内部時脈信號之步驟包括: 1固位址信唬, 檢測該以模式暫存器設立定 為基礎之模式命令; 每成及多個位址信號 產生該以外部操作控制時脈 制時脈信號; ^號為基礎之第一操作控 轉移該回應第一操作控制時 產生該以模式暫存器1 乜唬之輪出信號; , 存…定時信號、多個位址信號以C:\Program Γi1es\Patent\54693. ptd ψ· 4t?t〇a 六、申請專利範® 及電源穩定信號為基礎之模式暫存器設立時腺致能信號; 反相該模式暫存器設立時脈致能信號,並產生該以該 轉移的輸出信號為基礎之第—信號. 轉移該回應第一操作控制時脈信號之第—信號,以提 供出第二信號; 鎖住該第一彳§號,並反相該第二信號,以便提供出内 部時脈致能信號。 16,如申請專利範圍第15項之方法,其中產生模式暫存 器設立時脈致能之步騾包括: … 、 產生以該模式暫存器設立定時信號、該多個位址作 以及電源穩定信號為基礎之導通信號; 。儿 產生以該模式暫存器設立定時信號以及該多個 號為基礎之關閉信號;以及 止k 產生以該導通信號及該關閉信號為基礎之模 設立時脈致能信號。 言存器 1 7. —種根據内部時脈信號而於同步槿式 電路記憶裝置之…該方法包括: ' 下知作積趙 回應多個位址信號,產生一内部時脈致能信婕. 以該内部時脈致能信號或外部時脈致能信號為其以及 選擇地產生該用於積體電路記憶裝置之内部時脈严二礎’ 1 8,如申請專利範圍第丨7項之方法,其中選擇Q旋。 驟包含: 、 生之步 在操作模式期間,送該外部時脈致能信號以 脈信號至該積體電路記憶裝置;以及 卜部時C:\Program FiIes\Patent\54693. ptd 第 27 頁^ 417108 六、申請專利範圍 '—―― 在測試模式期間,送該多個位址信號以及該外部時脈 信號至該積體電路記憶裝置。 19· 一種依照内部時脈信號,而於同步模式下之積體電 路記憶裝置的操作控制電路’該操作控制電路包含: 用以回應多個位址信號’產生内部時脈致能信號之穿 置;以及 儿、 以内部時脈致能信號以及外部時脈為基礎,產生出該 内部時脈信號之裝置,該内部時脈信號,係用於該 = 路記憶裝置。 …頎®电 20. 如申請專利範圍第18項之操作控制電路,其中該用 以產生内部時脈致能信號之裝置包含可回應模式暫存器赁 號與多個位址信號,以產生出該内部時脈致能;J 戚之裝置。 21. 如申請專利範圍第18項之操作控制電路,其中該用 以產生内部時脈致能信號之裝置包含: 可回應該模式命令,產生出内部-制 ’ |役制k號之裝置;以 可產生該内部時脈致能信號,以僮 號之產生之裝卜 乂便控制該内部時脈信 2】.如申請專利範圍第21項之操作控制電路 能信號之裝置,其中模式命令包括— : = :部時脈致 信號以及多個位址信號’並且,复中兮:子窃設立定時 信號之裝置包含: ,、中这用以產生内部時脈C:\Program Files\Patent\54693.ptd 第28頁 r <17108 六、申請專利範圍 ~~ -- 时用以偵洌該模式命令之裝置’該裝置是以 益汉立定時信號與該多個位址信號為 μ模式暫存 令; 疵馮丞碾來偵測該模式命 用以產生該第一操作控制時脈信號 以外部操作控制時脈信號為基礎來產生J置强:裝置是 脈信號; 货术產生4第—操作控制時 之裝】以回應該第一操作控制時脈信&,轉移該輪出信號 用以產生模式暫存器設立時脈致能信號 ' ,是以該模式暫存器設立定時信號…個位 】源穩定信號為基礎來產生該模式暫存器設立時心能J >。用以反相該模式暫存器設立時脈致能信號並產生第— #號之裝置,該裝置是以該轉移輸出信號為基礎來 第一信號; 在王琢 用以回應該第一操作控制時脈信號,轉移該第— 以便提供第二信號之裝置;以及 ° 用以問鎖該第二信號並反相該第二信號,以便提供 部時脈致能信號之裝置. ’、 2 3.如申請專利範圍第2 2項之操你控制電路,其中該 以產生模式暫存器設立時脈致能之裝置,包含: 用以產生導通信號之裝置,.該裝置是以該模式暫存 設立定時信號以及該多個位址信號以及電源穩定信號為 礎來產生該導通信號; 基C:\Program Files\Patent\54693. ptd 第 29 頁 f 41? 六、申請專利範圍 一'— 用以產生關閉信號之裝置,該裝置是以該模式暫存器 設立定時信號以及該多個住址信號為基礎來產生該關閉二 號; σ 用以產生該模式暫存器設立時脈致能信號之裝置,該 裝置是以該導通信號及該關閉信號為基礎來產生該模式暫χ 存器設立時脈致能信號。 24. 種根據内部時脈信號而處於同步模式下之積體電 路記憶裝置的操作控制電路,該操作控制電路包含: 用以回應模式命令,產生内部時脈致能.信號之裝置: 以及 用以選擇地產生該内部時脈信號之裝置,該裝置是以 該内部時脈致能信號或外部時脈致能信號為基礎來選擇地 產生該内部時脈信號。 25.如申請專利範圍第24項之操作控制電路,其中該用 以選擇性產生之裝置包含: …用:在操作模式期㈤’將該外部時脈致能信號與外部 a.」脈仏谠,达至該積體電路記憶裝置之裝置;以及 用以在測試核式期間,將該多個位址信號與該外部時 脈信號,送至該積體電路記憶裝置之裝置。C:\Program Files\Patent\54693.ptd 第30頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970065045A KR100258981B1 (ko) | 1997-12-01 | 1997-12-01 | 반도체 메모리장치의 동작제어회로 및 그 동작제어방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW417108B true TW417108B (en) | 2001-01-01 |
Family
ID=19526167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087114201A TW417108B (en) | 1997-12-01 | 1998-08-27 | Operation control circuits and methods for integrated circuit memory devices |
Country Status (4)
Country | Link |
---|---|
US (1) | US6031786A (zh) |
JP (1) | JP3648070B2 (zh) |
KR (1) | KR100258981B1 (zh) |
TW (1) | TW417108B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6172935B1 (en) | 1997-04-25 | 2001-01-09 | Micron Technology, Inc. | Synchronous dynamic random access memory device |
TW413810B (en) * | 1998-02-24 | 2000-12-01 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit |
US5974058A (en) * | 1998-03-16 | 1999-10-26 | Storage Technology Corporation | System and method for multiplexing serial links |
JP4216415B2 (ja) * | 1999-08-31 | 2009-01-28 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100315347B1 (ko) * | 1999-11-18 | 2001-11-26 | 윤종용 | 반도체 메모리 장치의 동작모드 세팅회로 및 방법 |
US6657461B2 (en) * | 2001-03-22 | 2003-12-02 | Mosel Vitelic Inc. | System and method for high speed integrated circuit device testing utilizing a lower speed test environment |
KR100445062B1 (ko) | 2001-11-02 | 2004-08-21 | 주식회사 하이닉스반도체 | 반도체메모리장치의 클럭발생회로 |
US8230114B2 (en) * | 2002-08-07 | 2012-07-24 | Broadcom Corporation | System and method for implementing a single chip having a multiple sub-layer PHY |
KR100495916B1 (ko) * | 2002-11-20 | 2005-06-17 | 주식회사 하이닉스반도체 | 클럭인에이블 버퍼를 구비한 반도체 장치 |
KR100646941B1 (ko) * | 2005-07-25 | 2006-11-23 | 주식회사 하이닉스반도체 | 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5267218A (en) * | 1992-03-31 | 1993-11-30 | Intel Corporation | Nonvolatile memory card with a single power supply input |
-
1997
- 1997-12-01 KR KR1019970065045A patent/KR100258981B1/ko active IP Right Grant
-
1998
- 1998-08-14 US US09/134,807 patent/US6031786A/en not_active Expired - Lifetime
- 1998-08-27 TW TW087114201A patent/TW417108B/zh not_active IP Right Cessation
- 1998-09-04 JP JP25138898A patent/JP3648070B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3648070B2 (ja) | 2005-05-18 |
KR19990046889A (ko) | 1999-07-05 |
KR100258981B1 (ko) | 2000-06-15 |
US6031786A (en) | 2000-02-29 |
JPH11176197A (ja) | 1999-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3695902B2 (ja) | 半導体記憶装置 | |
TWI230946B (en) | Semiconductor memory device | |
JP3180317B2 (ja) | 半導体記憶装置 | |
TW417108B (en) | Operation control circuits and methods for integrated circuit memory devices | |
TW301784B (zh) | ||
EP0969476B1 (en) | Semiconductor integrated circuit memory | |
JPH09306177A (ja) | メモリセルへの書込の時間期間を設定する回路及び方法 | |
TW472386B (en) | Synchronous semiconductor memory device | |
TW461081B (en) | Semiconductor integrated circuit and method of operating the same | |
JP2001509937A (ja) | Sdramクロッキングテストモード | |
TW200410253A (en) | Semiconductor memory device and control method thereof | |
CN109416920A (zh) | 用于存储器的改进的定时电路 | |
TW451458B (en) | Semiconductor memory device | |
JP2003346497A (ja) | 半導体記憶装置 | |
JPH09231770A (ja) | メモリセルへの書込を終了させる回路及び方法 | |
TW507215B (en) | Synchronous semiconductor memory device | |
TW422979B (en) | Synchronous semiconductor storage device | |
TW409251B (en) | High-speed synchronous write control scheme | |
TW507210B (en) | Semiconductor memory with programmable bitline multiplexers | |
JP2001135080A (ja) | 半導体記憶装置 | |
TW516216B (en) | Semiconductor device | |
TW434542B (en) | Synchronous semiconductor storage device | |
US7688657B2 (en) | Apparatus and method for generating test signals after a test mode is completed | |
JP2002074948A (ja) | 半導体集積回路装置 | |
TW397984B (en) | High speed semiconductor memory device having direct access mode test control circuit and method for testing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |