TW414895B - Power-up signal generator for semiconductor memory device - Google Patents

Power-up signal generator for semiconductor memory device Download PDF

Info

Publication number
TW414895B
TW414895B TW086117481A TW86117481A TW414895B TW 414895 B TW414895 B TW 414895B TW 086117481 A TW086117481 A TW 086117481A TW 86117481 A TW86117481 A TW 86117481A TW 414895 B TW414895 B TW 414895B
Authority
TW
Taiwan
Prior art keywords
voltage
potential
signal generator
semiconductor memory
patent application
Prior art date
Application number
TW086117481A
Other languages
English (en)
Inventor
Young-Nam Oh
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW414895B publication Critical patent/TW414895B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

414895_b7__ 五、發明説明(I ) <發明之領域> 本發明係有關於一種用於半導體記憶體裝置之開機 信號產生器,尤指一種可迅速反應外接電壓之改變而啓動 ^機存取記憶體(R AM)之控制電路的開機信號產生器 <先前技藝之描述> 一般而言,當電源被導通時,開機信號被用來啓動 隨機存取記憶體中的數個電路*尤其,開機信號可能被當 做在正常操作執行前設定數個信號的致能信號。 舉例而言,當電源被導通時,開機信號可能被當作 偵測隨機存取記憶體中一個多餘電路保險絲被燒掉之資訊 、延遲偵測資訊、或延遲資訊的解碼之致能信號。 圖1係傳統用於半導體記憶體裝匱之開機信號產生 器(以圖號1標示)之電路圖,如圖所示,開機信號產生 器1係用來產生開機信號PWR U P以驅動隨機存取記憶 體之控制電路3 0。而,開機信號產生器1包含基底電壓 電位偵測器1 0及驅動器2 0 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注^項再填寫本頁) 基底電壓電位偵測器1〇包括一個連接在供應電壓( V c c )及連結點N 1間之正型金屬氧化物半導體電晶體 Μ P 1 1、串連在連結點N 1及基底電壓(V b b )間之 負型金屬氧化物半導體電晶體MN11及負型金屬氧化物 半導體電晶體MN 1 2。正型金屬氧化物半導體電晶體Μ Ρ11及負型金屬氧化物半導體電晶體ΜΡ11之閘級與 接地電壓(V S S )相連,負型金屬氧化物半導體電晶體 3 本紙張尺度適用^國國家標隼「CNS ) Μ说格(210X297公釐)~~ A7 __414R95 五、發明説明(工·) MN12的閘級和汲級與負型金屬氧化物半導體電晶體Μ Ν11的源級相連。 驅動器2 0包括一個連接在連結點Ν 1及連結點Ν 2間的反相器G 1 1、一個連接在連結點Ν 3及連結點Ν 2間的反相器G 1 2、一個連接在供應電壓及連結點Ν 2 間的正型金屬氧化物半導體電晶體Μ Ρ 1 3、及串連在連 結點Ν 3及開機信號輸出端之間的反相器G 1 3、反相器 G 1 4、G 1 5反相器。正型金屬氧化物半導體電晶體Μ Ρ 1 3的閘級與連結點Ν 3相連。 上述之傳統的開機信號產生器之結構及動作情形將於 下面詳細說明。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 首先,如果供應電壓被導通,則晶片上的電源匯流排 在經過一個預設的上升時間段以後,會達到一個預先設定 的直流値,而完成一個開機週期。最初,因爲.正型金屬氧 化物半導體電晶體Μ Ρ .1 1被導通使得在連結點Ν 1的信 號變成高電位,然後,如果基底電壓產生器所產生的基底 電壓在預設的上升時間段以後降至臨界電壓(一2 V t ) 或者更低,連結點Ν 1的信號會因爲串連在連結點Ν 1及 基底電壓間的負型金屬氧化物半導體電晶體MN11及負 型金屬氧化物半導體電晶體MN12被導通而由高電位變 爲低電位。 驅動器2 0只用來當作緩衝器,而,其包括連接在 連結點Ν 1及開機信號輸出端的反相器G 1 1、反相器G 1 2、反相器G 1 3、反相器G 1 4、反相器G 1 5及正 4 本紙張尺度適用中國國家標準(CNS > A4規格(210X 297公釐) 414895 A7 B7 _ 五、發明説明(々) 型金屬氧化物半導體電晶體Μ P 1 3。根據此結構’驅動 器2 0在開機信號輸出端產生高電位之開機信號以回應在 連結點Ν 1上的低電位信號,而完成一個開機週期。在此 ,正型金屬氧化物半導體電晶體Μ Ρ 1 3的功能是防止連 結點Ν 2被浮接。 在另一方面,如果供應電壓被不導通,則晶片上的電 源匯流排在經過一個預設的下降時間段以後會到達預先設 定之直流値,而完成一個關機週期。這個時候,開機信號 變成禁能狀態或低電位,其正比於基底電壓放電時間或供 應電壓不導通時間。 如上所述之傳統的開機信號產生器,其開機信號隨著 供應電壓的導通或不導通而致能或中止,然而,在供應電 壓不導通而基底電壓放電卻延遲的情況下,開機信號變得 不正常,而造成隨機存取記憶體之控制電路3 0在動作執 行前的啓動產生錯誤,基於這項原因,使得正常的執行動 作無法執行,換句話說,爲了產生開機信號,必須偵測基 底電懕的電位,其對應於供應電壓的導通/不導通狀態。 <發明之槪要> 因此*本發明係致力於解決習知技藝所發生的上述 問題,並且本發明之一目的係提供一種用於半導體記憶體 裝置之開機信號產生器,其能夠對外接電蜓的改變快速的 回應。 上述及其他目的可依本發明之用於半導體記憶體裝置 間之開機信號產生器的設立而完成,其包括用以偵測第一 5 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公H "" (請先閱讀背面之注意事項再填寫本頁) 、-& 經濟部中央標準局員工消費合作社印製 414895 ;; 五、發明説明(+ ) 個電壓的電位之第一電壓電位偵測器、用以偵測第二個電 壓的電位之第二電壓電位偵測器、及一多重電位解碼器, 可將第一及第二電壓電位偵測器的輸出訊號邏輯整合後送 出開機信號並用以啓動記憶體裝置之週邊電路。 <附圖之簡略說明> 本發明所述之目的、特徵及優點在閱讀以下的詳細說 明並配合圖式之後將會變得更加明白,圖式中: ..圖Γ係傳統用於半導體記憶體裝置之開機信號產生 器之電路圖。 圖2係本發明用於半導體記憶體裝置之開機信號產生 器之方塊圖。 圖3係圖2中供應電壓電位偵測器之詳細電路圖。 圖4係圖2中多重電位解碼器之詳細電路圖。 .圖5 a至圖5 e係圖2中信號的時序圖。 <本發明較佳實施例之詳細說明> 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖2係本發明用於半導體記憶體裝置之開機信號產生 器之方塊圖,如圖所示,開機信號產生器包含一個用來偵 測供應電壓的電位之供應電壓電位偵測器5 0 ; —個用來 偵測基底電壓的電位之基底電壓電位偵測器4 0 :及一個 多重電位解碼器6 0,用來接收供應電壓電位偵測器5 0 及基底電壓電位偵測器4 0之輸出信號並產生一開機信號 以驅動隨機存取記憶體之控制電路7 0。 基底電懕電位偵測器4 Ό之結構及執行動作與圖一中 之基底電壓電位偵測器1 0相同,其詳細說明則省略不做 6 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局貝工消費合作社印製 414895 a? B7 五、發明説明(>) 贅述。 圖3係圖2中供應電壓電位偵測器之詳細電路圖。如 圖所示,供應電壓電位偵測器5 0包括連接在供應電壓及 連結點N 4間之電阻R 1 :串連在接地電壓及連結點N 4 間之電阻R 2及負型金屬氧化物半導體電晶髖MN 1 3, 負型金屬氧化物半導體電晶體MN13之閘級與供應電壓 相連;連接在供應電壓及連結點N 5間之正型金屬氧化物 半導體電晶體Μ P 1 4 ;連接在供應電壓及連結點N 6間 之正型金屬氧化物半導體電晶體ΜΡ15;連接在連結點 Ν 5及連結點Ν 7間之負型金屬氧化物半導體電晶體Μ Ν 1 4 ;連接在連結點Ν 6及連結點Ν 7間之負型金屬氧化 物半導體電晶體ΜΝ 1 5 ;連接在接地電壓及連結點Ν 7 間之負型金屬氧化物半導體電晶體ΜΝ16;正型金屬氧 化物半導體電晶體ΜΡ14及正型金屬氧化物半導體電晶 體Μ Ρ 1 5之閘級與連結點Ν 4相連,負型金屬氧化物半 導體電晶體ΜΝ 1 5之閘級與參考電壓(V r e f )相連 ’負型金屬氧化物半導體電晶體MN 1 6之閘級與供應電 壓相連;串連在連結點N 5及輸出端間之反相器G 1 6、 G 1 7、G 1 8。 本發明上述之洪應電壓電位偵測器5 0的結構與執行 動作在下面詳細說明 首先,如果供應電壓被導通,負型金屬氧化物半導體 電晶體MN13被導通而使得電流在供應電壓及接地電壓 間流動,這時,電阻R 2及電阻R 1提供了分壓的效果, (請先閱讀背面之注項再填寫本頁)
1-IT 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X29*?公漦) 414895 五、發明説明(k) 因此,連結點N 4的信號之電位隨著外接之供應電壓而改 變,而需注意的是’正型金屬氧化物半導體電晶體MP 1 4、正型金屬氧化物半導體電晶體%1" 1 5、負型金屬氧 化物半導體電晶體ΜΝ14\負型金屬氧化物半導體電晶 體ΜΝ15及負Μ金屬氧化物半導體電晶體ΜΝ16構成 有名的放大器結構一電壓比較器’電壓比較器的第二輸入 與參考電壓相連,第一輸入與連結點Ν 4相連。舉例說明 如下,如果連結點Ν 4的電位小於參考電壓的電位’使得 連結點Ν 4的信號爲高電位而連結點Ν 6的信號爲低電位 ,然而,如果連結點Ν 4的電位比參考電壓的電位大’則 連結點Ν 4的信號爲低電位而連結點Ν 6的信號爲高電位 ,反相器G 16、G17\G18串連在電壓比較器及輸 出端,用來緩衝最後所產生的輸出信號V c c D E T。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填苑本頁) 、、圖4係圖2中多重電位解碼器6 0之詳細電路圖。如 圖所示,多重電位解碼電路6 0包括用來邏輯整合供應電 壓電位偵測器5 0之輸出信號及基底電壓電位偵測器4 0 之輸出信號的反及閘〔N A N D );以及一個將反及閘 的輸出信號反相並輸出反相後之信號作爲開機信號之反相 器G 2 0。 而,本發明上述之開機信號產生器之結構及執行動作 將配合圖5 a至圖5 e做更詳細之說明。 圖5 a至圖5 e係圖2中信號的時序圖,首先,如果 供應電壓被導通,它會如圖5 a所示以斜波狀態持續數十 個至百個微秒的時間以保持導通的狀態,這時,如果圖5 _8 _ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公漦) 經濟部中央標芈局貝工消費合作社印製 414895 a'7 ___ B7____ 五、發明説明(^)) b所示晶片中基底電壓產生器所產生之基底電壓降到臨界 電壓(一 2 V t )或更低時,圖5 d所示之基底電壓電位 偵測器4 0的輸出信號V b b D E T由低電位變爲高電位 。而,如果供應電壓的電位小於參考電壓的電位,供應電 壓電位偵測器5 0的輸出信號由低電位變爲如圖5 c所示 之高電位;如果供應電壓電位偵測器5 0及基底電壓電位 偵測器4 0的輸出信號皆爲高電位,如圖5 e所示多重解 碼器6 0的輸出信號變爲高電位,而完成了一個開機信號 週期。 反過來說,如果供應電壓係關閉,它會以斜波狀態持 續數十個至百個微秒的時間以保持不導通的狀態,這時, 如果基底電壓產生器所產生之基底電壓在些許的時間誤差 後變爲接地電壓電位,基底電壓電位偵測器4 0的輸出信 號V b b D E T變爲與供應電壓及基底電壓之電位不成比 例之低電位。進一步,如果供應電壓的電位小於參考電壓 的電位,供應電壓電位偵測器5 0的輸出信號由高電位變 爲低電位;如果供應電壓電位偵測器5 0及基底電壓電位 偵測器4 0其中之一的輸出信號首先變爲低電位時,多重 解碼器6 0的輸出信號變爲低電位,而完成了一個關機信 號的週期。 由上所述可知,依據本發明用於半導體記憶體裝置之 開機信號產生器可迅速反應外接電壓之改變。 雖然本發明之較佳實施例在以上被詳述,應了解的是 此教示基本發明槪念對熟習此項技藝人士爲明顯的許多改 .— ____^___—~ 本紙張尺度適用中國國家標準(〇呢)六4規格(210父297公*) ® ----------- (請先閲讀背面之注意事項再填耗本頁〕 訂 褚- 414895 A7 B7 五、發明説明(}) 變及/或修改仍落於本發明所附之申請專利範圍所定義之 精神與範疇中。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2 [ Ο X 297公釐)

Claims (1)

  1. A8 B8 C8 D8 414895 六、申請專利範圍 \1 · 一種用於半導體記億體裝置間之開機信號產生 器,其包括: 第一電壓電位偵測機構,用以偵測一第一個電壓的 電位: . 第二電壓電位偵測機構,用以偵測一第二個電壓的 電位; 多重電位解碼機構,可將第一及第二電壓電位偵測 機構的輸出訊號邏輯整合後送出開機信號並用以啓動記憶 體裝置之周邊電路。 2·如申請專利範圍第1項所述之用於半導體記憶 體裝置間之開機信號產生器,其中第一電壓爲基底電壓而 第二電壓爲供應電壓。 、3 ·如申請專利範圍第1項所述之用於半導體記憶 體裝置間之開機信號產生器,其中第一電壓電位偵測機構 包含一分壓器,該分壓器包含有複數個電阻性元件連接在 供應電壓及基底電壓之間。 4 *如申請專利範圍第1項所述之用於半導體記憶 體裝置間之開機信號產生器,其中第二電壓電位偵測機構 包含一差動放大器用以偵測供應電壓之變化。 '5 *如申請專利範圍第1項所述之用於半導體記憶 體裝置間之開機信號產生器,其中多重電位解碼機構含有 一個或閘(0 R)電路。 6·如申請專利範圍第1項所述之用於半導體記憶體 裝置間之開機信號產生器,其中多重電位解碼機構含有一 (請先閱讀背面之注意事項再填寫本頁) 裝. 訂.. 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X29"?公釐) 414895 申請專利範圍 個及閘(AND)電路 A8 BS C8 D8 (請先閱讀背面之注意事項再填寫本頁) 訂. .镍 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家梯準(CNS )六4说格(210X297公釐)
TW086117481A 1996-12-31 1997-11-22 Power-up signal generator for semiconductor memory device TW414895B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960080231A KR100232892B1 (ko) 1996-12-31 1996-12-31 파우어-업 신호 발생회로

Publications (1)

Publication Number Publication Date
TW414895B true TW414895B (en) 2000-12-11

Family

ID=19493485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086117481A TW414895B (en) 1996-12-31 1997-11-22 Power-up signal generator for semiconductor memory device

Country Status (3)

Country Link
JP (1) JPH10199261A (zh)
KR (1) KR100232892B1 (zh)
TW (1) TW414895B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347535B1 (ko) * 1999-12-29 2002-08-07 주식회사 하이닉스반도체 파워 업 펄스 회로
KR100762842B1 (ko) * 2001-10-23 2007-10-08 매그나칩 반도체 유한회사 반도체 메모리 장치의 초기화 시스템
KR100748555B1 (ko) 2005-06-28 2007-08-10 삼성전자주식회사 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
KR100706829B1 (ko) 2005-10-19 2007-04-13 주식회사 하이닉스반도체 반도체 메모리의 파워 업 신호 생성장치 및 방법
KR100800487B1 (ko) * 2006-12-21 2008-02-04 삼성전자주식회사 반도체 메모리 장치의 초기 동작 시 데이터 코딩 방법 및그 방법을 이용하는 반도체 메모리 장치

Also Published As

Publication number Publication date
KR100232892B1 (ko) 1999-12-01
JPH10199261A (ja) 1998-07-31
KR19980060864A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
TW486810B (en) Semiconductor integrated circuit and method generating internal supply voltage in semiconductor integrated circuit
KR100302589B1 (ko) 기준전압발생기의스타트업회로
TWI411917B (zh) 單針腳埠電力控制
JP2006148858A (ja) パワーオンリセット回路
US6204703B1 (en) Power on reset circuit with power noise immunity
TW454112B (en) Voltage generation circuit
US10274534B2 (en) Chip and reading circuit for die ID in chip
TW414895B (en) Power-up signal generator for semiconductor memory device
TW200522083A (en) Power-up circuit in semiconductor memory device
JPH10135808A (ja) パワーアップ検出器回路
TW410346B (en) Bandgap reference circuit with increased power line noise immunity
TW499635B (en) Reading a memory cell at low voltage levels
US7262646B2 (en) Power-on reset circuit
JP3219724B2 (ja) 漏電防止装置
KR100266644B1 (ko) 입력버퍼회로
TW425826B (en) Chipset with several ON settings
KR0172761B1 (ko) 과전압 보호 회로를 갖는 메모리 소자
KR100223672B1 (ko) 커플링현상에 의한 액티브 피크 전류를 방지하기위한 반도체 장치
TW478153B (en) Automatic voltage regulator of embedded flash memory
US8194491B2 (en) Power-up circuit
KR19990001995A (ko) 파워-업 회로
JP3181306B2 (ja) 半導体集積回路
KR20020031842A (ko) 파워업 리셋 회로
KR930007005B1 (ko) 마이콤의 리세트 회로
JPS61283950A (ja) デ−タ入出力回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees