TW413897B - Borderless contact to diffusion with respect to gate conductor and methods for fabricating - Google Patents

Borderless contact to diffusion with respect to gate conductor and methods for fabricating Download PDF

Info

Publication number
TW413897B
TW413897B TW088101936A TW88101936A TW413897B TW 413897 B TW413897 B TW 413897B TW 088101936 A TW088101936 A TW 088101936A TW 88101936 A TW88101936 A TW 88101936A TW 413897 B TW413897 B TW 413897B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
gate
patent application
angstroms
Prior art date
Application number
TW088101936A
Other languages
English (en)
Inventor
James A Bruce
Jonathan D Chapple-Sokol
Iii Charles W Koburger
Michael J Lercel
Randy W Mann
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW413897B publication Critical patent/TW413897B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

413897 :五、發明說明（1) , 技術領域 本發明係關於提供一種對閘極導體之擴散之無邊界接 :觸。本發明允許擴散接觸重疊閘極.導體而未短路至閘極=-特別本發明係關於採用單一接觸阻罩步驟對擴散及閘極導 ;體提供無邊界接觸之方法。此外，本發明係關於具有預定 i無邊界接觸之半導體結構。本發明特別可應用於製造SRAM :儲存格及含有埋置SR AM之邏輯電路。 丨發明背景 形成半導體器件上，需對成形於基材上之器件之某些區 域間提供預定電接觸，同時也須防止成形於基材之器件之 多個其他區域間之接觸。達成此項目的之一種技術係使用 :光阻及阻罩技術，其中待暴露於電接觸之該等區域於光阻 被圖樣化，然後經由顯像圖樣化光阻，藉此暴露預定下方 區域。此種技術通常需要若干連續阻罩來執行整個製程， 而就性能上而言，各個接續的阻罩必須精準對正。但隨著 技術的進展’允許形成愈來愈小的器件’逐漸難以維持辑 準t蓋層公差，結果阻罩即使稍有未對正則將導致意圖保 持覆蓋的小部分或該區"邊界”暴露出。因此，例如藉由覆 蓋沉積金屬之電連結將不僅連結預定所在位置，同時也達 .結非預定位置之暴露邊界部分。 ; 有鑑於此，曾經製造所謂之無邊界接觸。但例如於SRAM 丨儲存格之例，储存格收縮之限制因素為對閘極導體擴散之 ：接觸。此項限制因素確保擴散接觸不會短路至閘極導體= :可籍由於擴散接觸閘極間單純提供足夠距離達成，如此接 413897 五、發明說明（2) 丨
： I 觸未曾交叉使用的製程公差内部之閘極。無邊界接觸允許-:於SRAM儲存格之例，對"邊界"之接觸交叉為閘極’若接觸.i :·交叉邊界，則藉由提供防止電短路之手段，如此允許邊界 |與接觸間距縮小。此外於無邊界接觸，需要接觸無邊界元 |件本身，例如於SRAM儲存格之例允許接觸閘極導體。為了 丨達成此項目的，先前曾經使用個別閘極接觸物質，但如此， :增加另一臨界阻罩步驟。如此希望提供一種對擴散及閘極丨 i 丨接觸達成無邊界接觸之方法，其不會造成短路也無需額外丨 :阻罩步驟。 ! :發明概述 ( 本奮明係關於對閘極導體擴散提供一種無邊界接觸。特； 別根據本發明，達成無邊界接觸同時保護不會短路。此 外，根據本發明之較佳方面，使用單一接觸阻罩達成無邊: 界接觸。 •特別，本發明係關於一種半導體結構其包含一半導體基： 材；一導電區域於基材；無邊界接觸毗鄰導電區；及導電 區具有間歇自行對正絕緣蓋用於保護無邊界接觸，及具有 然盖區用於接觸導電區c 此外，本發明係關於一種製造此種半導體結構之方法：（ 特別，本發明方法包含提供一半導體基材；提供一第一絕 緣層於半導體基材上；及形成一導電層於第一絕緣層上= 第二絕緣層形成於導電層上及第三絕緣層形成於第二絕緣 1層上。其次，該方法涉及於預定圖樣選擇性去除部分第二 ;及第三絕緣層，及然後形成一損傷防止層1於該處第二及
第9頁 413897 丨五、發明說明（3) '第三絕緣層被去除。損傷防止層為經由氧化導電層而允許-I去除第三絕緣層形成的自行對正層。剩餘第三絕緣層之預. !選部分係以預定圖樣被選擇性去除，接著為去除損傷防止 |層而無需蝕刻導電層。現在去除未由第二絕緣層遮蓋之導 丨電層暴露部分。藉由去除第三絕緣層暴露出之第二絕緣層 '被去除因而提供預定半導體結構。 根據本發明之又一態樣，提供一種製造結構之替代方 丨法，該結構具有對閘極導體擴散之無邊界接觸。此種替代 方法包括提供經界定的導電閘極結構於半導體基材上；及： 全面性沉積一層障層，接著為全面性沉積一層第一絕緣 （ 層。第一絕緣層經抛光’而障層與間極之開極堆登作為斑 光止層，藉此暴露閘極頂部。障層之選定部分及下方閘極丨 部分經蝕刻而對應隨後將與擴散接觸隔開之該等區域。然 後沉積一層等形障層，接著為一層多晶矽層用於填補於閉 極區產生的凹部°多晶矽接受拋光，停止於障層°暴露的 障層經去除，及沉積第二絕緣層。如此於未使用絕緣蓋覆： :蓋區域產生材料用以形成對擴散及閘極之接觸。 本發明之又另一具體例中，預定結構之製造方式係經甴 丨 提供導電閘極於半導體基材上，全面性沉積障層於間極及 （ :基材上，及全靣性沉積非等形第一絕緣層於障層上：非等 形層於水平面上比閘極結構之垂直侧壁更厚。保護性金屬 層經沉積及選擇性拋光，故拋光將停止於導電閘極線頂坞 之&起絕緣峰。絕緣層經蝕刻，而蝕刻止於下方障層。問 極區上方絕緣層之待容納保護蓋之凹部區域經填補且與保
413897 :五、發明說明（4) ；
I =護性層其餘部分頂端平面化。然後去除保護性層1藉此留.： 下一蓋於閘極區頂端，該蓋將作為隨後蝕刻之蝕刻止層及.； ；絕緣材料，及填補而提供自行對正接觸。然後結構覆蓋以! ;第二層絕緣層，隨後經平面化。然後結構將圖樣化及蝕 丨刻1帶有對已經加蓋之導電閘極線之擴散接觸為無邊界。 ：導電閘極線之未被加蓋區可接觸用於圖樣化擴散接觸之相 :同银刻。 ： 本發明之又另一具體例包含全面性沉積障層於預成形閘 ；極上及半導體基材上，及然後沉積第一絕緣層於障層上。 1絕緣層經平面化，及結構經阻罩，故開發區對應於隨後將 ( 被加蓋的閘極區。第一絕緣層係於閘極上方於隨後將被加 丨蓋之閘極區蝕刻。第二障層被選擇性沉積於閘極區其餘部丨 分剩餘之暴露障壁區。沉積第二絕緣層及然後平面化。此 .時，對閘極為無邊界之擴散接觸可經圖樣化及蝕刻。 根據本發明之製造結構之另一具體例，包括全面性沉積 障層於預成形閘極結構及半導體基材上，沉積黏著促進層 於障層上，及全面性沉積第一絕緣層於黏著促進層上。第 —絕緣層經拋光，停止於閘極頂端之黏著層。沉積以化學 方式放大的光阻。光阻之直接接觸黏著促進層之該等部分 < 於曝光及烘烤後變成中毒或對被去除有抗性。然後光阻暴 露於電磁射線，及然後將烘烤及顯像=光阻接觸黏著促進 層部分因中毒而於顯像後殘留，及作為閘極之待被保護不 接觸擴散之該等部分上方的蓋層。第一絕緣層將敍刻而暴 :露出其下方之黏著促進層，然後也藉蝕刻去除，及下方之 413897 五、發明說明（5)
I .障層經部分蝕刻。如此提供與擴散閘極結構頂部之障層厚 :度差異，該頂部需與閘極做自行對正接觸。其次1任何殘‘; ：餘光阻被去除，及黏著層由閘極部分上方去除。第二絕緣I ;層經全靣性沉積，及然後平面化及圖樣化而提供自行對正丨 丨閘極之接觸° ! 1 前述方法之又另一變化中，第一絕緣層之初步拋光可被丨 终止，留下相對薄層絕緣層於閘極上，接著藉阻罩選擇閘 極上方隨後待遮蓋之該等區域°接著為蝕刻而暴露將保留 額外覆蓋之閘極區，隨後之處理可如前述進行。 ! 本發明之又一方法包括全面性沉積障層於預成形之閘極 （ 結構上，及全面性沉積可氧化材料層，接著沉積第二障 層。沉積平面化層，及然後平面化而暴露出閘極之待無邊 界的該等部分上方的第二障層。藉由去除平面化層暴露之： 該等區的第二障層被去除。現在去除剩餘平面化層，提供： 一層可氧化材料暴露出閘極之待無邊界區域。然後暴露的 :可氧化材料被氧化。去除剩餘第二障層。然後去除剩餘可 氧化材料，結果獲得一種結構其具有氧化材料遮蓋閘極於 閘極之待對擴散無邊界之該等預選區域。然後結構接受標 準處理，使用氧化層作為蝕刻止層，故於擴散接受蝕刻期 （ 間，接觸不會與閘極區短路。 又其他本發明之目的及優點對業界人士由後文之詳細說 :明將顯然易明，其中僅顯示及說明本發明之較佳具體例， 單純舉例說明執行.本發明之最佳模態。如已知，本發明可 具有其他及不同具體例，其若干細節可以多種顯見方式修
第12頁 413897 五、發明說明（6) ：改而未悖離本發明。如此說明僅視為舉例說明性質而非限 ;制性。 :圖式之簡單說明 圖1 - 5為根據本發明之具體例，結構於多個處理階段之 示意圖。 ' 圖6 - 8為結構於本發明之替代方法之多個階段之示意 丨圖。 圖9 - 1 2為結構於本發明之另一具體例之處理之多個階段 之示意圖° 圖1 3 -1 5為結構於本發明之又另一具體例之處理之多個 階段之示意圖。 圖1 6 - 2 1為根據本發明方法之另一具體例，結構於製程 多個階段之示意圖。 圖2 2為根據本發明之結構之示意圖。 執行本發明之最佳與變化模態 為了輔助瞭解本發明，將參照附圖進行說明，附圖係畏 例說明本發明之一具體例之各步驟之圖解代表圖。根據本 發明，第一絕緣層提供於半導體基材1上。半導體基材1典 型為矽，但可為任何其他半導體材料如I I I - V族半導體。 絕緣層2可生長於基材上或可藉沉積技術如化學蒸氣沉積 (C VD )或物理蒸氣沉積（P VD )提供。又絕緣層2可藉熱氧化 基材丨獲得二氧化矽提供。典型此層厚度為約2 0埃至約3 5 0 埃及更典型為約3 0埃至約1 0 0埃且作為閘極絕緣體。 導電材料3如攙雜多晶矽層提供於絕緣層2上。導電層3
413897 :五、發明說明（7) ； :可於待成形於半導體基材的半導體器件形成閘極電極。典丨 型導電層3厚度為約500埃至約4000埃及更典型為’約1500埃i 至約3 0 0 0埃。 i 第二絕緣層6提供於導電層3上。典型此層厚約300埃至 i 約1500埃及更典型約500埃至約1000埃。又典型絕緣層6為! 氧化物，其可經由氧化經沉積的原碎酸四乙館，接著加熱 至約400°C至約750°C形成氧化物而形成，或更常見藉CVD | 沉積形成° j 其次第三絕緣層7提供於第二絕緣層6上。第三絕緣層7 ! 之典型厚度由約5 0 0埃至約2 5 0 0埃及更典型約1 0 0 0埃至約 < 2000埃及又更典型約1500埃至約2000埃。此外，第三絕緣 層之典型厚度至少為第二絕緣層之約2倍。但介於第二絕 緣層與第三絕緣層間之相對厚度將隨第二絕緣層與第三絕 緣層間之蝕刻速率比改變。 第二及第三絕緣層之絕緣膜堆疊之選定部分被去除，例 如以預定圖樣蝕刻去除。例如以界定整個晶片之閘極導體 形狀圖樣被去除。特別該等部分可使用習知微影術技術去 除，例如經由施用光敏感防姓材料8，及然後圖樣化該材 枓而提供預定閘極結構。然後圖樣化光阻作為阻罩用於去 （ 除第三絕緣層之暴露部分，及然後去除第二絕緣層之暴露 部分，同時保護不會蝕刻第二及第三絕緣層之其他部分= 以氮化物為例，第三絕緣層可藉反應性離子蝕刻或下游電 漿源蝕刻去除。同理，氡化物層6可使用反應性離子蝕刻 去除》
413897 五、發明說明（8) | 其次剩餘光阻例如籍溶解於適當溶劑去除。去除光阻 ί 後，損傷防止層9可提供於導電層之第二及第三絕緣層已 經被去除之該處（參考圖2 )。損傷防止層可經由熱氧化多 晶矽導電層提供，典型厚度為約2 0埃至約3 5 0埃及較佳為 約6 0埃至約1 5 0埃，以1 0 0埃為宜。氧化物可熱生長於多晶 矽上，但無法生長於氮化物層上。此種氧化勒層提供氮化 物的姓刻止層。 第三絕緣層之預選定部分藉施用阻罩而以預定圖樣去除 (參考圖3)。第三絕緣層可使用反應性離子蝕刻蝕刻，及 提供閘極接觸。然後剩餘光阻藉溶解於適當溶劑去除。 ( i 其次去除薄的損傷防止層，且因損傷防止層顯然比暴露 出之第二絕緣層更薄，故損傷防止層被去除而同時第二絕 緣層仍然保持原位（參考圖4 )。 部分導電層使用第二及第三絕緣層作為阻罩去除（參考 圖5 )。第二絕緣層之藉由去除第三絕緣層而未受遮蓋部分 隨後被去除，因而暴露出下方導電層，提供正常邏輯接觸 區4，及隨後形成自行對正矽化物層。 由前文可知，前述本發明方法可用於無需無邊界接觸， 且將籍由施用阻罩層進行自行對正矽化物製程之該等區域< 形成正常閘極。如所瞭解，此阻罩保護預定對閘極具有無 邊界接觸該區之絕緣體堆；其他位置之氮化物蓋絕緣體枝 去除，中止於氧化物。短時間之氧化物蝕刻即可由導體頂 上去除剩餘的姓刻止層氧化物。 本發明方法之優點為對平坦面進行閘極導體微影街，如
苐15頁 413897 五、發明說明（9) 此提供最佳維 化物及氧化物 制。此等優點 定密度超過閘 外參考圖22， 存在有第三絕 之未對正。該 晶矽。圖2 2中 擇性輔助氮化 屬布線及7 6表 此等可藉業 )度控制。此外開極導體姓刻係使用硬罩（氮 可二，/、# ‘經顯*為可提供改良的維度二 了根據本發明達成提供 控 ;導電係數該處器件上形成無邊；於預 其示例說明藉本發明所能達成之優：觸牲： 緣層 >其允許隨後待提供接觸短柱70如镇;_別 層保護短柱不接觸下方導 丑柱 ，编轳71 ；? 79主- ^电材科3如攙雜多 扁號及72表不源極及汲極區二 物蝕刻，74表示階級間之 不迗 示側壁隔離。 "貝f 75表示金 界眾所周知之技術提供 卽 在此热需描述其鈿 本發明之替代具體例（參考圖6 )中t _ 一 理包括形成閘極結構後，但於做出。σ已a接又處 前，標準障層如氣化相被全面性閘極之接觸 基材1之絕緣層2上。導電閘極3係由、、~極法结構^上及 經物匕=絕緣層23全面性沉積於層…。絕緣 層2 3叮為一氣化矽，且可藉沉積技術如妈 ， (CVD)或物理蒸氣沉積（PVD)提供。典型二二二声真 约1〇〇埃至約1 0 0 0埃及更典型為約2 5 0埃至約75〇3埃。又γ 緣層23典型厚度為約2 0 0 0埃至約5〇〇〇埃
埃至約4 0 0 0埃3 叹吏興土為...WOOO 此種本發明之替代方法具有關鍵重要彳生之步驟為藉化舉 機械掀光（CMP)對閘極結構進行反向拋光絕緣層23之步 413897 五、發明說明（丨〇) ：驟，此處閘極堆疊係作為蝕刻止層，藉此暴露閘極頂端， 丨如圖6所示° ; ! 根據本發明之較佳方面，現在晶圓使用光阻24圖樣化，i |此處殘留於圖樣化光阻之開口係對應於閘極之待與擴散接 !觸隔開之該等區域（參考圖7)。然後圖樣化區域經蝕刻去 | !除暴露之氮化矽蓋層22，閘極頂部之矽化物層，以及閘極丨 ; i 丨結構之部分因而提供凹陷的閘極結構。使用的蝕刻劑較佳 ： | I為使用化學之反應性離子蝕刻，其不會導致蝕刻周圍絕緣丨 i層23至任何可察覺的程度。 然後剩餘光阻層2 4被去除，若有所需，凹陷多晶矽可被（ 矽化。本發明之此具體例之較佳方面，隨後可沉積一層等 形障層如氮化矽俾便填補閘極凹部。 然後氮化矽障層2 5接受方向性蝕刻或CMP，用於去除非 :位在部分去除閘極形成的溝槽内部的氮化物。 第二絕緣層如二氧化石夕例如籍化学蒸氣沉積而沉積獲得 ：層2 6，其中待形成對擴散之接觸，也將於未被氮化矽蓋層 :遮蓋的區域形成閘極（參考圖8 )= 根據本發明之第三具體例（參考圖9 )，等形障層3 0如氮 化矽全面性沉積於先前形成的多晶矽閘極2 1上，其上部分 < 經矽化，及全面性沉積於半導體基材1之閘極氧化物2上： 等形障層較佳為氮化矽，其典型厚度為約1 0 0埃至約1 0 0 0 埃及更典型為約2 5 0埃至約7 5 0埃。其次例如由矽烷氧化物 提供非等形絕緣層，藉此形成之層3 1於水平面上比其於砒 鄰閘極結構之垂直側壁面上更厚。典型膜3 1於水平面厚度
第17頁 413897 五、發明說明（11) | 比其於側壁面厚度至少厚約1.5倍及更典型為2倍；典型實i 例為水平面厚度為約0.2微米及側壁厚度為約0.0'5微米3 ； ! 典型此層厚約1 0 0埃至約5 0 0埃及更典型為2 0 0埃至約3 0 0 i I | !埃。然後沉積保護性層如鎢或氮化鈦+鎢。保護性層之典 I 丨型厚度為約0.15至約0.4微米，更典型為約0.2至約0.3微 ί i ：米，特定例厚度為約0.3微米。然後保護性層32反向拋光 ：至氧化物，停止於氧化物頂上凸起的氧化物峰°抛光為選 |擇性拋光。至於製程之此階段之替代之道，晶圓可經圖樣 |化，而需要多晶石夕線之蓋層區為敞開°然後晶圓經钱刻去 除氧化物層，蚀刻止於下方氮化物層。钱刻對鶴保護性層 ( 3 2具有選擇性（參考圖1 0 )。 剩餘抗蝕劑被去除（參考圖1 1)結果獲得一種結構，其中 待被加蓋的多晶矽線上方區域為凹陷區而周圍環繞以保護 性層3 2。凹部現在利用例如C V D氮化石夕3 4填補，接著反向 丨 拋光而使其與保護性層3 2之頂端平面化。 現在例如藉濕式浸泡蝕刻法去除保護性層3 2。如此提供 於多晶矽線上方之一蓋層，當待進行蝕刻與填補自行對正 接觸時蓋層可作為蝕刻止層及絕緣材料。 丨 非等形氡化物3 1保持完整。現在結構以進一層氧化物層丨 3 5如攙雜石夕玻璃如删及/或鱗攙雜石夕玻璃覆蓋3然後另一 氧化物層3 1經拋光，結果獲得一種結構，其可接受標準圖 :樣化及蝕刻擴散接觸，該擴散接觸對現在經過加蓋之多晶 矽線為無邊界。未被加蓋之該等多晶矽線區域可以同一次 轴刻接觸55 五、發明說明（12) 又另一具體例（灸去tain 2000埃經全面性沉箱考圖l3)中，等形障層如氣化發5丨厚約 散沉積。黏著促進；血=促進層如氣化敛52例如可藉藏 棚埃至約mi m約50埃至約_埃，更典型厚 而提供絕緣層。此声I ;广约50 0埃攙雜矽破璃53沉積 約3 00 0埃至約5 0 0 0埃，及 〇埃至约6〇0〇埃，更A刑 ppqp ^ , 及待例為約4 00 0埃β福节更典型 層上’拋光止於多晶”上方夕破續如 層暴路出多0曰矽線上方之氮化鈦。方之蝕刻止 光阻54。《阻54暴露於適當波磁2如藉濺散 烤及顯像。光阻為以化學方式 ：線，•著進行= 如APEX敏感，APEX為得自Shlpley之美;^ ’其對基材中毒
光阻。藉由使用化學放大光阻，直接土接酿斜羥笨乙稀之DUY 障將中毒。如此於曝光、烘烤 氮化敛的兮笙 、巧及顯像猞， 从〜召寻光 部分完全顯像，但光阻未接觸氮 光阻接觸氣化 現在多晶矽線部分上方之中毒光阻:^則保留抗蝕層; 保留氮化物於多晶矽線頂上（參考圖I应暫作為保護障璧而 例如藉濕式蝕刻使用氫氟醆水容液飾4,) °然後攙雜矽坡$ ?下方I化鈦層。然後暴露的心鈦：ί 、结果導敢： 咸子钱刻去除=此種钱刻也將去除氮化 々例如籍反應十生 矽。如此形成氣化物膜由多晶矽線η:方之部分氡： 異’此乃使接觸自行對正多晶矽閉極所需：敢之厚度差 材料被去除例如藉電漿去除技術去除，其次剩餘光内 上之亂化欽。然後操雜5夕玻壤經沉^ 、，每去除多晶發辟 此蝕刻自行對正於閘極之接觸。、平面化及圖樣化藉
413897 :五、發明說明（13) 此方法之替代變化中，攙雜矽玻璃5 3之初步拋光進行後 ：留下小部分如約0.2微米於閘極區上。然後提供一方塊阻 ；罩用於判定閘極上之何區隨後將被加蓋。然後反應性離子
I ί蝕刻暴露將保有氮化矽額外覆蓋厚度之該等多晶矽21區 域。 圖1 6 - 2 1示例說明本發明之又一具體例。於此替代方法 中，等形障層61如氮化矽沉積於已經形成的多晶矽閘極結 : i 構2 1上及閘極絕緣體上。一層可氧化材料6 2如鋁經沉積。 j :此層典型厚度為約100埃至約500埃，更典型為約200埃至 約3 0 0埃，特例為約2 5 0埃。然後第二障層6 3如氮化矽全面（ 性沉積於可氧化層6 2上。此層典型厚約2 0 0埃至約1 0 0 0 埃，更典型厚約4 0 0埃至約6 0 0埃。平面化層如有機抗反射： 丨塗層（A RC ) 64典型於多晶矽閘極2 1頂上沉積至約1 0 0埃至約： 500埃厚度及更典型約200埃至約300埃厚度。平面化層厚 :度典型約為閘極2 1之高度（例如約0.2微米）。然後施加一 丨 層光阻6 5及圖樣化例如使用接觸阻罩圖樣化。然後晶圓接 丨受反應性離子蝕刻而去除A R C層之選定部分，反應性離子 触刻結束於閘極頂端之障層如氮化砂層6 3暴露時。間極頂 端暴露的氮化矽隨後使用選擇性反應性離子蝕刻於選定躬( 分去除。然後剩餘光阻及A R C使用標準氧或臭氧熔合去 除，結果獲得一層可氧化材料6 2如氮化鈦或鋁暴露於閘柽 待為無邊界之處° 暴露的可氧化材料6 2如铭以熱氧化，例如將晶圓置於挟 速熱退火工具或退火爐内熱氧化。剩餘氮化矽6 3例如使同
413897 五、發明說明¢14) |
化學濕式蝕刻去除。然後下方可氧化層62藉蝕刻去除，留I i 下氧化物66如氧化鋁蓋層於閘極頂上，其須對擴散為無邊| 界。可進行其餘處理，如此氧化物6 6作為蚀刻止層，因此丨 於對擴散接觸蝕刻期間，接觸不會對閘極短路。 ； 此外，若有所需於任何前述方法中，蓋層可製作成懸垂I 於多晶矽線而確保不會對閘極短路，同時也控制閘極與接| 觸間之電容。 前文本發明之說明示例說明及描述本發明。此外，揭示 内容僅顯示及敘述本發明之較佳具體例，但如前述需瞭解 本發明可用於多種其他組合、修改及環境，且可於如本文（ 明示相當於前文教示及/或相關技術之技巧或知識的本發 明構想範圍内做出變化或修改。前述具體例進一步意圖說： 明已知實施本發明之最佳模態，且使業界人士可利用本發： 明於此等或其他具體例，且如本發明之特定用途或使用所 需可做出多種修改°如此本說明絕非意圖囿限本發明於此 處特別揭示的形式。又意圓隨附之申請專利範圍被視為含： 括替代具體例= 前文本發明之說明示例說明及描述本發明。此外，揭示 内容僅顯示及敘述本發明之較佳具體例，但如前述需瞭解（ 本發明可用於多種其他組合、修改及環境，且可於如本文 明示相當於前文教示及/或相關技術之技巧或知識的本發 明構想範圍内做出變化或修改。前述具體例進一步意圖說 明已知實施本發明之最佳模態，且使業界人士可利用本發 明於此等或其他具體例，且如本發明之特定用途或使用所
第21頁 413897 五、發明說明（15) | 需可做出多種修改。如此本說明絕非意圖囿限本發明於此丨 [ 處特別揭示的形式。又意圖隨附之申請專利範圍被視為含i 括替代具體例。
第22頁

Claims (1)

  1. 413897 六、申請專利範圍 1. 一種半導體結構，其包含一半導體基材；一導電區於 該半導體基材上，無邊界接觸®比鄰導電區，及具有斷續自 行對正之絕緣蓋層的導電區，其含有至少兩層不同材料層 用於提供無邊界接觸，及具有無蓋區用於接觸導電區。 2. 如申請專利範圍第1項之半導體結構，其中該自行對 正之絕緣蓋層為位於二氧化矽上方之氮化矽。 3. 如申請專利範圍第1項之半導體結構，其中該等導電 區為多晶矽^ 4. 如申請專利範圍第1項之半導體結構，其中該半導體 基材為$夕。 5 .如申請專利範圍第1項之半導體結構，其中該等導電 區為導電間極。 6. 如申請專利範圍第1項之半導體結構，其為於SRAM儲 存格之導電開極。 7. 如申請專利範圍第I項之半導體結構，其中該自行對 正絕緣蓋包含一層厚約5 0 0埃至約1 0 0 0埃之二氧化矽層於 厚約1 0 0 0埃至約2 0 0 0埃之氮化胡層下方。 8. —種製造半導體結構之方法，其包含： 提供一半導體基材； 提供一第一絕緣層於半導體基材上； 提供一導電層於第一絕緣層上： 提供一第二絕緣層於導電層上； 提供一第三絕緣層於第二絕緣層上且具有與第二絕緣層 不同的村料；
    第23頁 413897 六、申請專利範圍 丨 以預定圖樣選擇性去除第三絕緣層及第二絕緣層部分： 於第二絕緣層及第三絕緣層已經被去除之該等區域，提供 j 一損傷防止層於導電層上； 選擇性去除部分殘餘之第三絕緣層； 丨 j 去除損傷防止層； 丨 去除藉由去除第二絕緣層已經被暴露之導電層部分；以i 及 去除已經藉由去除第三絕緣層被暴露之第二絕緣層部 i 分。 9.如申請專利範圍第8項之方法，其卡該第二絕緣層為 ( 氧化物9 1 0.如申請專利範圍第9項之方法，其中該氧化物厚度為丨 約3 0 0埃至約1 5 0 0埃。 II.如申請專利範圍第9項之方法，其中該氧化物厚度為丨 約5 0 0埃至約1 0 0 0埃。 1 2.如申請專利範圍第8項之方法，其中該第三絕緣層為 氮化矽。 1 3.如申請專利範圍第1 2項之方法，其中該氮化矽厚度 為約1 0 0 0埃至約2 0 0 0埃。 （ 1 4.如申請專利範圍第1 2項之方法，其中該氮化矽厚度 為約1 5 0 0埃至約2 0 0 0埃。 1 5.如申請專利範圍第8項之方法，其中該導電層為多晶 石夕。 1 6.如申請專利範圍第8項之方法，其中該損傷防止層為
    第24頁 413897 :六、申請專利範圍 : ;氧化矽。 17.如申請專利範圍第16項之方法，其中該氧化矽厚度 i為約20埃至約350埃。 | I 18.如申請專利範圍第16項之方法，其中該氧化矽厚度 i 丨為約6 0埃至約1 5 0埃。 丨 19. 一種製造半導體結構之方法，其包含： 形成閘極結構於半導體基材上； ! 提供障層於閘極結構上； I 提供第一絕緣層於障層上; 藉化學機械拋光對第一絕緣層拋光，而以閘極結構作為（ 拋光止層； 丨 選擇性蝕刻障層部分，及於障層之被蝕刻部分下方之閘 i :極部分係相當於隨後將與擴散接觸隔離的該等區域； 丨 形成一等形導電層用以填補閘極凹部； 丨 拋光等形導電層而止於殘餘障層； 去除殘餘暴露出的障層；以及 形成一第二絕緣層用於未由障層蓋遮蓋之該等區形成擴 散接觸及閘極° 2 0 .如申請專利範圍第1 9項之方法，其中該障層為氮化 （ 矽，第一絕緣層為二氧化矽，及第二絕緣層為二氧化矽， 閘極及導電等形層為多晶矽。 2 1 . —種製造半導體結構之方法，其包含： 1 形成間極結構於半導體基材上； 丨 :形成障層於閘極結構上： 丨
    第25頁 413897 六、申請專利範圍 形成非等形絕緣層於障層上’因此，非等形絕緣層於水 平面上比於毗鄰閘極結構之垂直側壁面上更厚；_ 形成一保護性金屬層於非等形絕緣層上； 選擇性拋光保護性層，止於閘極結構頂部之絕緣層用於丨 圖樣化保護性層，藉此敞開閘極上待設置一保護蓋之區 丨 域； 丨 蝕刻保護性層；以及 i 形成一第二絕緣層及然後拋光。 丨 22. 如申請專利範圍第21項之方法，其中該非等形絕緣 丨 層係由夕烧氧化物形成。 ' 23. 如申請專利範圍第21項之方法，其中該保護性層為 1 i 鎢。 2 4.如申請專利範圍第2 1項之方法，其中該障層為氮化 矽及該第二絕緣層為二氧化矽。 2 5,如申請專利範圍第2 1項之方法，其中該非等形絕緣 層於水平面比側壁面上厚至少1 . 5倍。 2 6. —種製造半導體結構之方法，其包含： 形成一問極結構於半導體基材上， 形成一非等形絕緣層於閘極結構上； （ 形成一第一非等形絕緣層於障層上： 平面化第一絕緣層： 於閘極上方之隨後待加蓋之該等區，選擇性蝕刻第一絕 緣層； 於殘留於閘極選定部分上方之暴露障層區上方選擇性沉
    第26頁 _4l38f)7_ i六、申請專利範圍 丨積一層第二障層； : 形成一第二絕緣層及然後平面化該絕緣層；以及 圖樣化及蝕刻對閘極為無邊界之擴散接觸。 | 2 7.如申請專利範圍第2 6項之方法，其中該第一及第二 !障層為氮化矽；及該第一及第二絕緣層為二氧化矽。 28. —種製造半導體結構之方法，其包含： 形成一非等形絕緣層於閘極結構上； 形成一黏著促進層於障層上；· 形成一第一絕緣層於黏著促'進層上； ; 拋光第一絕緣層而止於位於閘極結構頂部之黏著層上 沉積一以化學方式放大之光阻； I | 該光阻接受電磁波照射，接著烘烤及顯像，如此去除光 阻之未接觸黏著促進層之該等部分： I Ί虫刻第一絕緣層； 蝕刻藉由蝕刻第一絕緣層而暴露出之黏著促進層； ; 蝕刻藉由蝕刻黏著促進層而暴露出之障層； 由閘極部分上方去除任何殘餘光阻及黏著層； 沉積一第二絕緣層於結構上及然後平面化之；以及 圖樣化而對閘極提供自行對正接觸。 2 9.如申請專利範圍第2 8項之方法，其中該第一絕緣層 :之拋光結束而提供相對薄的絕緣層於閘極上，阻罩而選擇 ；性提供閘極上方其隨後待加蓋之區域。 丨 30,如申請專利範圍第29項之方法，其中該黏著促進層 1為氮化鈦=
    第27頁 413897 六、申請專利範圍 ： 3 1，一種製造半導體結構之方法，其包含： 形成一閘極結構於半導體基材上， 形成一等形障層於閘極結構上； 形成一可氧化材料於障層上； 丨 形成一第二障層於可氧化層上； 形成一平面化層於第二障層上； 圖樣化第二障層而去除閘極上方待為無邊界之該等部 分，藉此暴露於閘極上之可氧化層； 氧化該暴露出之可氧化材料， 去除第二障層； < i 去除可氧化材料；以及 i 藉擴散提供對閘極之接觸。 i 32.如申請專利範圍第31項之方法，其中該可氧化材料 丨 為鋁。 3 3.如申請專利範圍第3 1項之方法，其中該平面化層為 抗反射塗層。 3 4.如申請專利範圍第3 1項之方法，其中該障層為氮化 丨 破。 ； 3 5 .如申請專利範圍第3 1項之方法，其中該絕緣層為二 | 氧化矽。
    第28頁
TW088101936A 1998-05-12 1999-02-09 Borderless contact to diffusion with respect to gate conductor and methods for fabricating TW413897B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/076,525 US6215190B1 (en) 1998-05-12 1998-05-12 Borderless contact to diffusion with respect to gate conductor and methods for fabricating

Publications (1)

Publication Number Publication Date
TW413897B true TW413897B (en) 2000-12-01

Family

ID=22132571

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088101936A TW413897B (en) 1998-05-12 1999-02-09 Borderless contact to diffusion with respect to gate conductor and methods for fabricating

Country Status (3)

Country Link
US (2) US6215190B1 (zh)
KR (1) KR100339182B1 (zh)
TW (1) TW413897B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799048B1 (fr) * 1999-09-23 2003-02-21 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire vertical auto-aligne
DE10030442B4 (de) * 2000-06-22 2006-01-12 Infineon Technologies Ag Verbindungselement in einem integrierten Schaltkreis
KR100400308B1 (ko) * 2001-03-28 2003-10-01 주식회사 하이닉스반도체 반도체소자의 보더리스 콘택 형성방법
US6559476B2 (en) * 2001-06-26 2003-05-06 United Microelectronics Corp. Method and structure for measuring bridge induced by mask layout amendment
TW538467B (en) * 2002-06-06 2003-06-21 Promos Technologies Inc Method of forming dual-implanted gate
US6734089B1 (en) * 2003-01-16 2004-05-11 Micron Technology Inc Techniques for improving wordline fabrication of a memory device
US7001837B2 (en) * 2003-01-17 2006-02-21 Advanced Micro Devices, Inc. Semiconductor with tensile strained substrate and method of making the same
US7456476B2 (en) 2003-06-27 2008-11-25 Intel Corporation Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication
US6909151B2 (en) 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US7579280B2 (en) 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US7042009B2 (en) 2004-06-30 2006-05-09 Intel Corporation High mobility tri-gate devices and methods of fabrication
US7348284B2 (en) 2004-08-10 2008-03-25 Intel Corporation Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow
DE102005031917A1 (de) * 2004-09-24 2006-04-13 Böllhoff Verbindungstechnik GmbH Verfahren zum Fügen und Vorrichtung zum Betätigen eines Fügewerkzeuges
US7332439B2 (en) 2004-09-29 2008-02-19 Intel Corporation Metal gate transistors with epitaxial source and drain regions
US7422946B2 (en) 2004-09-29 2008-09-09 Intel Corporation Independently accessed double-gate and tri-gate transistors in same process flow
US7361958B2 (en) 2004-09-30 2008-04-22 Intel Corporation Nonplanar transistors with metal gate electrodes
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US20060202266A1 (en) 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US7563701B2 (en) * 2005-03-31 2009-07-21 Intel Corporation Self-aligned contacts for transistors
US7858481B2 (en) 2005-06-15 2010-12-28 Intel Corporation Method for fabricating transistor with thinned channel
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7279375B2 (en) 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7402875B2 (en) 2005-08-17 2008-07-22 Intel Corporation Lateral undercut of metal gate in SOI device
US7479421B2 (en) 2005-09-28 2009-01-20 Intel Corporation Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US7381610B2 (en) * 2005-11-04 2008-06-03 International Business Machines Corporation Semiconductor transistors with contact holes close to gates
US7977185B2 (en) * 2005-11-22 2011-07-12 International Business Machines Corporation Method and apparatus for post silicide spacer removal
US7485503B2 (en) 2005-11-30 2009-02-03 Intel Corporation Dielectric interface for group III-V semiconductor device
US8143646B2 (en) 2006-08-02 2012-03-27 Intel Corporation Stacking fault and twin blocking barrier for integrating III-V on Si
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
US8754530B2 (en) * 2008-08-18 2014-06-17 International Business Machines Corporation Self-aligned borderless contacts for high density electronic and memory device integration
US8039908B2 (en) * 2009-11-11 2011-10-18 International Business Machines Corporation Damascene gate having protected shorting regions
US8912059B2 (en) 2012-09-20 2014-12-16 International Business Machines Corporation Middle of-line borderless contact structure and method of forming
US8877580B1 (en) 2013-05-17 2014-11-04 Globalfoundries Inc. Reduction of oxide recesses for gate height control
US9472415B2 (en) 2014-04-30 2016-10-18 International Business Machines Corporation Directional chemical oxide etch technique

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164325A (en) * 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
TW214610B (en) * 1992-08-31 1993-10-11 Siemens Ag Method of making contact for semiconductor device
JP3259395B2 (ja) * 1993-02-08 2002-02-25 株式会社デンソー 半導体集積回路
US5364804A (en) * 1993-11-03 1994-11-15 Taiwan Semiconductor Manufacturing Company Nitride cap sidewall oxide protection from BOE etch
US6057604A (en) * 1993-12-17 2000-05-02 Stmicroelectronics, Inc. Integrated circuit contact structure having gate electrode protection for self-aligned contacts with zero enclosure
JP3238820B2 (ja) * 1994-02-18 2001-12-17 富士通株式会社 半導体装置
US5439838A (en) * 1994-09-14 1995-08-08 United Microelectronics Corporation Method of thinning for EEPROM tunneling oxide device
JPH0950986A (ja) * 1995-05-29 1997-02-18 Sony Corp 接続孔の形成方法
US5963800A (en) * 1995-06-16 1999-10-05 Interuniversitair Micro-Elektronica Centrum (Imec Vzw) CMOS integration process having vertical channel
US5792703A (en) * 1996-03-20 1998-08-11 International Business Machines Corporation Self-aligned contact wiring process for SI devices
US5928967A (en) * 1996-06-10 1999-07-27 International Business Machines Corporation Selective oxide-to-nitride etch process using C4 F8 /CO/Ar

Also Published As

Publication number Publication date
US6215190B1 (en) 2001-04-10
KR100339182B1 (ko) 2002-05-31
US6498096B2 (en) 2002-12-24
KR19990088171A (ko) 1999-12-27
US20010019886A1 (en) 2001-09-06

Similar Documents

Publication Publication Date Title
TW413897B (en) Borderless contact to diffusion with respect to gate conductor and methods for fabricating
TWI322458B (en) Semiconductor device and method of manufacturing the same
TWI260703B (en) Multi-layer gate stack structure comprising a metal layer for a FET device, and method for fabricating the same
JPH09153545A (ja) 半導体装置及びその製造方法
US5432113A (en) Method of making a semiconductor memory device
TW200405476A (en) Method of fabricating 1T1R resistive memory array
JPS6273772A (ja) 半導体デバイスの製作方法
KR100395293B1 (ko) 다층배선의형성방법
US6337275B1 (en) Method for forming a self aligned contact in a semiconductor device
TW200805564A (en) Method for forming self-aligned contacts and local interconnects simultaneously
US6114235A (en) Multipurpose cap layer dielectric
TW201005943A (en) Transistor with contact over gate active area
WO2003015152A2 (en) Method of manufacturing a semiconductor non-volatile memory
US6740573B2 (en) Method for forming an integrated circuit interconnect using a dual poly process
CN108122824A (zh) 半导体结构及其形成方法
US5268332A (en) Method of integrated circuit fabrication having planarized dielectrics
TW578273B (en) Memory device that comprises self-aligned contact and fabrication method thereof
TW200421462A (en) Semiconductor structure with locally-etched gate and method of manufacturing same
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100357189B1 (ko) 반도체 소자 및 그 제조 방법
TW200913166A (en) Non-volatile memory and manufacturing method thereof
KR100842669B1 (ko) 반도체 소자 및 그 제조 방법
JP2604021B2 (ja) 半導体装置の製造方法
KR100338109B1 (ko) 반도체소자의금속배선제조방법
JPH04245622A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees