TW413732B - Current comparator - Google Patents

Description

_案號4漱矜弨泳2 五、發明說明（1) /月/^曰 修正

詳細描述 本發明係關於一種電流比較器，包括第一與第-# λ 中一铷入端 用以接收第一與第二個輸入電流，於計時器週期之第—才目 位期間，第一與第二電流記憶電路用以感測並储存收至彳< 電流，且於計時器週期之第二非重疊之相位期間，將收@ 之電流重新產生，於第二相位期間，將儲存的電流及—反 相之接收電流輸送至門閂電路裝置，並於計時器週期之第 三相位期間，將門閂電路之輸出輸送至一比較器電路之於 出端裝置。 $

這類電流比較器已揭露於ΕΡ-Α-0 744 0 3 2 (PHB 33958)，且報告標題為"A Full Nyquist 15 MS/s 8-6

Differential Switched-Current A/D Converter"，作著 Mark Bracy, William Redman-White, Judith Richardson及John B Hughes，發表於固態電路之電機電 子工程協會（IEEE )日誌，卷31，第7號，一九九六年七 月，第945至951頁。使用之輸入與門閂電路之摺疊式架構 具有數個代價。首先，偏壓電流汲極為4 J加上區域參考產 生器中之電流，即輸入端已將所需偏壓電流變成二倍。其 次’輸入端具有數個相似之電晶體連至門閂，可使複雜度 接近二倍。第三，輸入端產生與門閂相同之雜訊，所以存 在3dB雜訊之代價〇 本發明之主題為：賦予電流比較器預備之能力，則上述： 之一種或者更多代價的影響將會減緩。 本發明提供一電流比較器，包括第一與第二輸入端用以 接收第一與第二輸入電流’而於計時器週期之第一相位

O:\54\54996.ptc 第.5頁 期 2000. 01.18. 005 _案號4漱矜弨泳2 五、發明說明（1) /月/^曰 修正

詳細描述 本發明係關於一種電流比較器，包括第一與第-# λ 中一铷入端 用以接收第一與第二個輸入電流，於計時器週期之第—才目 位期間，第一與第二電流記憶電路用以感測並储存收至彳< 電流，且於計時器週期之第二非重疊之相位期間，將收@ 之電流重新產生，於第二相位期間，將儲存的電流及—反 相之接收電流輸送至門閂電路裝置，並於計時器週期之第 三相位期間，將門閂電路之輸出輸送至一比較器電路之於 出端裝置。 $

這類電流比較器已揭露於ΕΡ-Α-0 744 0 3 2 (PHB 33958)，且報告標題為"A Full Nyquist 15 MS/s 8-6

Differential Switched-Current A/D Converter"，作著 Mark Bracy, William Redman-White, Judith Richardson及John B Hughes，發表於固態電路之電機電 子工程協會（IEEE )日誌，卷31，第7號，一九九六年七 月，第945至951頁。使用之輸入與門閂電路之摺疊式架構 具有數個代價。首先，偏壓電流汲極為4 J加上區域參考產 生器中之電流，即輸入端已將所需偏壓電流變成二倍。其 次’輸入端具有數個相似之電晶體連至門閂，可使複雜度 接近二倍。第三，輸入端產生與門閂相同之雜訊，所以存 在3dB雜訊之代價〇 本發明之主題為：賦予電流比較器預備之能力，則上述： 之一種或者更多代價的影響將會減緩。 本發明提供一電流比較器，包括第一與第二輸入端用以 接收第一與第二輸入電流’而於計時器週期之第一相位

O:\54\54996.ptc 第.5頁 期 2000. 01.18. 005 案號 87115579 413732 /十年/月/扑曰 修正 ，新於至電於二個路 ，流偏路 流重，送閃在第為電 低電之電 電流路輸門徵與作憶 降從路入 之電電流將特 一體記 可流電輸 到之閂電，其第晶二 極電憶低 收到門收間，斷電第 汲入記降 存收一 接期置切二與 流輸流且 儲將成之位裝以第一 電當電並 並，形相相之用與第 ：，為明 測間體反三出，一至 點構作發 感期晶一第輸間第別 優架體本 以位電及之之期接分 項式晶。 用相之流期路位連流 一疊電極 路疊接電週電相及電 有梢問汲 電重連的器器一，壓 具為門流 憶非叉存時較第置偏 器器用電 記二交儲計比於裝一 較較使除 流第二將於一：之送 比比，消 電之第，，至括接輸 之之時以 二期與間置送包連各 明藝樣藉 2)第週一期裝輸另叉， 發技取， ^(與器第位路出器交源。本前路源 犯一時，相電輸較體流置據先電流 Μ第計生二閂之比晶電裝根於憶電 L'間於產第門路該電別之 由記壓 五 ,//.

葶 {r O:\54\54996.ptc 第·6頁 2000.01.18.006 案號 87115579 413732 /十年/月/扑曰 修正 ，新於至電於二個路 ，流偏路 流重，送閃在第為電 低電之電 電流路輸門徵與作憶 降從路入 之電電流將特 一體記 可流電輸 到之閂電，其第晶二 極電憶低 收到門收間，斷電第 汲入記降 存收一 接期置切二與 流輸流且 儲將成之位裝以第一 電當電並 並，形相相之用與第 ：，為明 測間體反三出，一至 點構作發 感期晶一第輸間第別 優架體本 以位電及之之期接分 項式晶。 用相之流期路位連流 一疊電極 路疊接電週電相及電 有梢問汲 電重連的器器一，壓 具為門流 憶非叉存時較第置偏 器器用電 記二交儲計比於裝一 較較使除 流第二將於一：之送 比比，消 電之第，，至括接輸 之之時以 二期與間置送包連各 明藝樣藉 2)第週一期裝輸另叉， 發技取， ^(與器第位路出器交源。本前路源 犯一時，相電輸較體流置據先電流 Μ第計生二閂之比晶電裝根於憶電 L'間於產第門路該電別之 由記壓 五 ,//.

葶 {r O:\54\54996.ptc 第·6頁 2000.01.18.006 413732 ___案號87115579_^年（月Μ1曰 修正 ____ >、發明說明（3) 輸入端1經由一開關S1，連接至ρ通道場效電晶體ρ〗及〇通 道場效電晶體N1之汲極電極接點。電晶體P1之源極電極連 採至一供應之金屬棒Vdd，而電晶體N 1之源極電極連接至一 供應之金屬棒Vss。第二輸入端2經由一開關S2，連接至p通 道場效電晶體P2及η通道場效電晶體N2之汲極電極接點。 電晶體Ρ2之源極電極連接至一供應之金屬棒Vdd，而電晶體 N2之源極電極連接至一供應之金屬棒

Vss。輸入端1經由開關S3，並同時連接至電晶體P 2及N2之 接點’而輸入端2經由開關S4，尚同時連接至電晶體 p 1及N1之接點。 電晶體P1 AP2之閘電極分別經由開關S5及S6，連接至偏 歷電壓金屬棒Ve。開關S7連接於閘與電晶體N 1之汲極電極 間’而開關S8連接於閘與電晶體N2之汲極電極間。 描述之電路目前為止尚可，當開關S1，S2，S 5，S6， S7 =S8關閉時’於輸入端1及2感測到輸入電流，並形成兩 電流記憶^路。電晶體P 1及P2作為偏壓電流源，用以賦予 雙向電流能由電晶體N1及N2感測。當開關S7及S8打開時， 電晶體N1及N 2維持電流記憶電路中已知感測之電流。因 此’於第一相位期間’當開關SI ，S2，S5及S6關閉時，比 較器感測並儲存收到之輸入電流。 電晶體P1之閑電極經由開關S1 0，連接至電晶體P2之排 流電極’ 電晶體p2之閘電極經由開關別，連接至電晶體 P1之'及極電極。電晶體P 1及P2之閘電極經由開關s 1 1相連 接電B曰體P 1之閑電極連接至p通道場效電晶體p3之閘電 極’ ^電晶體電極連接至p通道場效電晶體P4之間 ..................... ......

第·7 頁 2000. 01· 18. 〇〇7 413732 ___案號87115579_^年（月Μ1曰 修正 ____ >、發明說明（3) 輸入端1經由一開關S1，連接至ρ通道場效電晶體ρ〗及〇通 道場效電晶體N1之汲極電極接點。電晶體P1之源極電極連 採至一供應之金屬棒Vdd，而電晶體N 1之源極電極連接至一 供應之金屬棒Vss。第二輸入端2經由一開關S2，連接至p通 道場效電晶體P2及η通道場效電晶體N2之汲極電極接點。 電晶體Ρ2之源極電極連接至一供應之金屬棒Vdd，而電晶體 N2之源極電極連接至一供應之金屬棒

Vss。輸入端1經由開關S3，並同時連接至電晶體P 2及N2之 接點’而輸入端2經由開關S4，尚同時連接至電晶體 p 1及N1之接點。 電晶體P1 AP2之閘電極分別經由開關S5及S6，連接至偏 歷電壓金屬棒Ve。開關S7連接於閘與電晶體N 1之汲極電極 間’而開關S8連接於閘與電晶體N2之汲極電極間。 描述之電路目前為止尚可，當開關S1，S2，S 5，S6， S7 =S8關閉時’於輸入端1及2感測到輸入電流，並形成兩 電流記憶^路。電晶體P 1及P2作為偏壓電流源，用以賦予 雙向電流能由電晶體N1及N2感測。當開關S7及S8打開時， 電晶體N1及N 2維持電流記憶電路中已知感測之電流。因 此’於第一相位期間’當開關SI ，S2，S5及S6關閉時，比 較器感測並儲存收到之輸入電流。 電晶體P1之閑電極經由開關S1 0，連接至電晶體P2之排 流電極’ 電晶體p2之閘電極經由開關別，連接至電晶體 P1之'及極電極。電晶體P 1及P2之閘電極經由開關s 1 1相連 接電B曰體P 1之閑電極連接至p通道場效電晶體p3之閘電 極’ ^電晶體電極連接至p通道場效電晶體P4之間 ..................... ......

第·7 頁 2000. 01· 18. 〇〇7 413732 案號 87Π5579 乃年 /月//日 條正 五、發明說明⑷ ' 電極。電晶體P3及P4之源極電極連接至I，而其汲極電極 分別連接至η通道場效電晶體n 3及n 4之：；及極電極。電晶體 Ν3及Ν4之源極電極連接至l，而其閘電極相互連接，並連 至電晶體N3之汲極電極《電晶體？4及㈣之汲極電極接點連 接至比較器之輸出端3。 於第二相位期間，開關S1，S 2，S 5，S 6，S 7，S 8及 S11打開’且開關S2，S4 ’ S9及S10關閉。電晶體P1及P2現 在交又連接’於第一相位期間，在電晶體N丨及N 2上輸送儲 存之電流’並於第一相位期間，輸送應用之輸入電流的反 相結果。輸入電流之反相是藉由開關S1至$4形成之轉換排 列而達成。因此，電晶體p 1及P 2形成一再生之門閃電路， 從第一相位接收儲存之輸入電流，及目前第二相位之輸入 電流的反相結果。 如ΕΡ-Α-0 744 032中所述’使用儲存之輸入電流加上輸 入電流之反相結果，將可消除共同模式及抵償之電流。如 圖1所示之排列，這樣的消除將會維持，但因為電晶體N i 及N2以相同之電晶體作為再生時門閂之偏壓源，第二段所 #論之代價將消除或者至少將降低。 圖2顯示用以操作開關s 1至S11之計時器波形。當波形0 1為高時，開關S 1及S2關閉，當波形0 2為高時，開關 S3及S4關閉，當波形0 6為高時，開關S5及S6關閉，當波 形必3為高時，開關S7及S8關閉，當波形0 4為高時，開關 S9及S1 〇關閉，當波形0 5為高時，開關SI 1關閉。 如圖2所示，週期la，lb，2a及2b中包含：於轉換之電 流電路中，使用S21電流記憶電路，如ΕΡ-Α-0 6 08 93 6

0：\54\54996.ptc 第‘8 頁 2000.01.18.008 413732 案號 87Π5579 乃年 /月//日 條正 五、發明說明⑷ ' 電極。電晶體P3及P4之源極電極連接至I，而其汲極電極 分別連接至η通道場效電晶體n 3及n 4之：；及極電極。電晶體 Ν3及Ν4之源極電極連接至l，而其閘電極相互連接，並連 至電晶體N3之汲極電極《電晶體？4及㈣之汲極電極接點連 接至比較器之輸出端3。 於第二相位期間，開關S1，S 2，S 5，S 6，S 7，S 8及 S11打開’且開關S2，S4 ’ S9及S10關閉。電晶體P1及P2現 在交又連接’於第一相位期間，在電晶體N丨及N 2上輸送儲 存之電流’並於第一相位期間，輸送應用之輸入電流的反 相結果。輸入電流之反相是藉由開關S1至$4形成之轉換排 列而達成。因此，電晶體p 1及P 2形成一再生之門閃電路， 從第一相位接收儲存之輸入電流，及目前第二相位之輸入 電流的反相結果。 如ΕΡ-Α-0 744 032中所述’使用儲存之輸入電流加上輸 入電流之反相結果，將可消除共同模式及抵償之電流。如 圖1所示之排列，這樣的消除將會維持，但因為電晶體N i 及N2以相同之電晶體作為再生時門閂之偏壓源，第二段所 #論之代價將消除或者至少將降低。 圖2顯示用以操作開關s 1至S11之計時器波形。當波形0 1為高時，開關S 1及S2關閉，當波形0 2為高時，開關 S3及S4關閉，當波形0 6為高時，開關S5及S6關閉，當波 形必3為高時，開關S7及S8關閉，當波形0 4為高時，開關 S9及S1 〇關閉，當波形0 5為高時，開關SI 1關閉。 如圖2所示，週期la，lb，2a及2b中包含：於轉換之電 流電路中，使用S21電流記憶電路，如ΕΡ-Α-0 6 08 93 6

0：\54\54996.ptc 第‘8 頁 2000.01.18.008 413732 __« 五、發明說明（5)(PHB 33830) R7115579 Θ年丨月// 所述之樣本週期。 正如前面所述，將呈現：週期1 a對應於第一相位，其中 由於感測到開關S 5及S 6關閉，並儲存於電晶許n 1及 N2’ 同時產生輸人=與於週期 lb期間，當開關S7及S8打開時’記憶電晶體N1及心產生於 週期1 a期間所感測並儲存之電流。同時，開關$ 1及 S2打開，且開關S3及S4關閉，將引發輸入電流差反相。同 時’開關S9及S1 0關閉’且S5及S6打開，使電晶體ρ!及？2 · 形成一再生門閂電路。於週期2a期間，其對應比較器電路 作業之第二相位，比較器之輸出有效，並可由波形#7操 作之轉換排列（未顯示）計時其後之電路。於週期U期' 間’其對應比較器作業之第四相位，開關s 5，S 6及 S11關閉，而開關S 9及S1 0打開，引發比較器重置其起始狀 態’以等候下一電流樣本輸入。 熟知此項技藝之人士將清楚：根據本發明之比較器，其 使用不限於轉換之電流電路，而可用於第一及第二相位之 輸入訊號電流能維持定值之任何地方。圖2所示之特殊的 轉換波形’僅藉由例子，建議使用S 2 1電流記憶細胞。 圖3顯示一根據本發明之比較器的第二具體實施例，並 且’與圖1具體實施例共同之該等元件，給定相同之參照 符號。圖3所示之比較器’其以下敘述將直接對於兩具體 實施例間之差異。如圖3所示，電晶體n 1之閘電極，經由 開關S1 3 ’外接至電晶體N2之汲極電極，而電晶體N2之閘 電極’經由開關S丨2，外接至電晶體N1之汲極電極。當波 形0 4為南時’開關s 1 2及S1 3關閉，亦即與開關S 9及S1 0同

O:\54\54996-ptc 第_9頁 2000.01.18.009 413732 __« 五、發明說明（5)(PHB 33830) R7115579 Θ年丨月// 所述之樣本週期。 正如前面所述，將呈現：週期1 a對應於第一相位，其中 由於感測到開關S 5及S 6關閉，並儲存於電晶許n 1及 N2’ 同時產生輸人=與於週期 lb期間，當開關S7及S8打開時’記憶電晶體N1及心產生於 週期1 a期間所感測並儲存之電流。同時，開關$ 1及 S2打開，且開關S3及S4關閉，將引發輸入電流差反相。同 時’開關S9及S1 0關閉’且S5及S6打開，使電晶體ρ!及？2 · 形成一再生門閂電路。於週期2a期間，其對應比較器電路 作業之第二相位，比較器之輸出有效，並可由波形#7操 作之轉換排列（未顯示）計時其後之電路。於週期U期' 間’其對應比較器作業之第四相位，開關s 5，S 6及 S11關閉，而開關S 9及S1 0打開，引發比較器重置其起始狀 態’以等候下一電流樣本輸入。 熟知此項技藝之人士將清楚：根據本發明之比較器，其 使用不限於轉換之電流電路，而可用於第一及第二相位之 輸入訊號電流能維持定值之任何地方。圖2所示之特殊的 轉換波形’僅藉由例子，建議使用S 2 1電流記憶細胞。 圖3顯示一根據本發明之比較器的第二具體實施例，並 且’與圖1具體實施例共同之該等元件，給定相同之參照 符號。圖3所示之比較器’其以下敘述將直接對於兩具體 實施例間之差異。如圖3所示，電晶體n 1之閘電極，經由 開關S1 3 ’外接至電晶體N2之汲極電極，而電晶體N2之閘 電極’經由開關S丨2，外接至電晶體N1之汲極電極。當波 形0 4為南時’開關s 1 2及S1 3關閉，亦即與開關S 9及S1 0同

O:\54\54996-ptc 第_9頁 2000.01.18.009 413732 _案號87115579_行年丨月（方曰 修正_ 五'發明說明（6) 時。結果，於第二相位期間，從電晶體組Nl，P1及N2，P2 形成再生門閂，結果達成兩次訊號電晶體門閂之跨導，其 賦予比較器可於較高頻率中作業。否則，圖3所示排列之 作業則對應於圖1所示。 從閱讀本揭露中，熟知此項技藝之人士將清楚其他修正 及變化。這類修正及變化可包含技藝中已知之等效特性及 其他特性，可用以取代或者外加至此處揭露之特性。雖然 申請專利範圍已於申請案中公式化.為特性之特定組合，應 了解：本申請案揭露之範圍包括任何及每個奇異特性或者 此處揭露之特性的任何奇異組合，外顯的或者隱含的，及 其任何通式化的，無論是否有關相同於如發明之任何獨立 項聲明所呈現，且無論是否減緩任何或者所有如本發明所 做之相同的技術問題。申請人藉此提醒，於本申請案或得 自此處之任何進一步的申請案之實行期間，新的申請專利 範圍將被規範於這類特性及（/或）這類特性之組合中。

O:\54\54990.ptc 第_1〇頁 2000.01.18. 010 413732 _案號87115579_行年丨月（方曰 修正_ 五'發明說明（6) 時。結果，於第二相位期間，從電晶體組Nl，P1及N2，P2 形成再生門閂，結果達成兩次訊號電晶體門閂之跨導，其 賦予比較器可於較高頻率中作業。否則，圖3所示排列之 作業則對應於圖1所示。 從閱讀本揭露中，熟知此項技藝之人士將清楚其他修正 及變化。這類修正及變化可包含技藝中已知之等效特性及 其他特性，可用以取代或者外加至此處揭露之特性。雖然 申請專利範圍已於申請案中公式化.為特性之特定組合，應 了解：本申請案揭露之範圍包括任何及每個奇異特性或者 此處揭露之特性的任何奇異組合，外顯的或者隱含的，及 其任何通式化的，無論是否有關相同於如發明之任何獨立 項聲明所呈現，且無論是否減緩任何或者所有如本發明所 做之相同的技術問題。申請人藉此提醒，於本申請案或得 自此處之任何進一步的申請案之實行期間，新的申請專利 範圍將被規範於這類特性及（/或）這類特性之組合中。

O:\54\54990.ptc 第_1〇頁 2000.01.18. 010

Claims (1)

1. 41373S 案號 87115579 六、申請專利範圍 1. 一種電流比較器 一及第二輸入電流， 器週期之第一相位期 器週期之第二非重疊 及第二交叉連接之電 間用以將儲存的電流 之裝置，及於計時器 之輸出輸送至比較器 比較器另包括用以切 之交叉連接之裝置， 之電流源，各自輸送 路之裝置。 2. 如申請專利範圍 包含第一轉換裝置， 開，並連接包含第二 之控制電極連接至一 3. 如申請專利範圍 —相位期間，比較之 第一及第二記憶電路 之輸入電流反相並與 電路，於第三相位期 出端，且於第四相位 4. 如申請專利範圍 重置比較器至起始狀 第一及第二電晶體之

   ^ (aP} 89. t • Ιδ補 修正 ，包括第一及第 第一及第二電流 間感測並儲存收 相位期間重新產 晶體形成一門閂 以接收第 以於計時 並於計時 流，第一 二輸入端用 記憶電路用 到之電流， 生收到之電 電路，於第 電流輸送至 期間用以將 裝置，其特 二相位期 門閂電路 門閂電路 徵在於： 相位期間 作為個別 偏壓電流分別至第一及第二記憶電 及一反相之接收 週期之第三相位 電路之輸出端之 斷第一及第二電 及連接第一及第 晶體於第 二電晶體 第1項之電流比較器： 控制於計時器訊號之 轉換裝置，用以將第 偏壓電位來源之裝置 第1或第2項之電流比 輸入電流連接至比較 感測並儲存，於第二 電流記憶電路之輸出 間’完成之比較結果 期間，比較器重置至 第1或第2項之電流比 態之裝置，該重置裝 交叉連接之裝置，以 其中切斷裝置 第一相位時打 一及第二電晶體 較器，其中於第 器輸入端，且由 相位期間，比較 一起輸送至門閂 輸送至比較器輸 起始狀態。 較器，包括用以 置包含用以切斷 及將第一及第二

   O:\54\54996.ptc 第_11頁 2000.01.18.011 41373S 案號 87115579 六、申請專利範圍 1. 一種電流比較器 一及第二輸入電流， 器週期之第一相位期 器週期之第二非重疊 及第二交叉連接之電 間用以將儲存的電流 之裝置，及於計時器 之輸出輸送至比較器 比較器另包括用以切 之交叉連接之裝置， 之電流源，各自輸送 路之裝置。 2. 如申請專利範圍 包含第一轉換裝置， 開，並連接包含第二 之控制電極連接至一 3. 如申請專利範圍 —相位期間，比較之 第一及第二記憶電路 之輸入電流反相並與 電路，於第三相位期 出端，且於第四相位 4. 如申請專利範圍 重置比較器至起始狀 第一及第二電晶體之

   ^ (aP} 89. t • Ιδ補 修正 ，包括第一及第 第一及第二電流 間感測並儲存收 相位期間重新產 晶體形成一門閂 以接收第 以於計時 並於計時 流，第一 二輸入端用 記憶電路用 到之電流， 生收到之電 電路，於第 電流輸送至 期間用以將 裝置，其特 二相位期 門閂電路 門閂電路 徵在於： 相位期間 作為個別 偏壓電流分別至第一及第二記憶電 及一反相之接收 週期之第三相位 電路之輸出端之 斷第一及第二電 及連接第一及第 晶體於第 二電晶體 第1項之電流比較器： 控制於計時器訊號之 轉換裝置，用以將第 偏壓電位來源之裝置 第1或第2項之電流比 輸入電流連接至比較 感測並儲存，於第二 電流記憶電路之輸出 間’完成之比較結果 期間，比較器重置至 第1或第2項之電流比 態之裝置，該重置裝 交叉連接之裝置，以 其中切斷裝置 第一相位時打 一及第二電晶體 較器，其中於第 器輸入端，且由 相位期間，比較 一起輸送至門閂 輸送至比較器輸 起始狀態。 較器，包括用以 置包含用以切斷 及將第一及第二

   O:\54\54996.ptc 第_11頁 2000.01.18.011 413732 案號 87115579 /f年 ί月^曰 修正 、申請專利範圍 電晶體相互連接之儲存裝置。 5.如申請專利範圍第3項之電流比較器，包括用以重置 比較器至起始狀態之裝置，該重置裝置包含用以切斷第一 及第二電晶體之交叉連接之裝置，以及用以將第一及第二 電晶體相互連接之儲存裝置。

   O:\54\54996.ptc 第12頁 2000. 01. 18. 012 413732 案號 87115579 /f年 ί月^曰 修正 、申請專利範圍 電晶體相互連接之儲存裝置。 5.如申請專利範圍第3項之電流比較器，包括用以重置 比較器至起始狀態之裝置，該重置裝置包含用以切斷第一 及第二電晶體之交叉連接之裝置，以及用以將第一及第二 電晶體相互連接之儲存裝置。

   O:\54\54996.ptc 第12頁 2000. 01. 18. 012