TW409381B - Process of avoiding producing the dishing after etching the silicide - Google Patents
Process of avoiding producing the dishing after etching the silicide Download PDFInfo
- Publication number
- TW409381B TW409381B TW85116267A TW85116267A TW409381B TW 409381 B TW409381 B TW 409381B TW 85116267 A TW85116267 A TW 85116267A TW 85116267 A TW85116267 A TW 85116267A TW 409381 B TW409381 B TW 409381B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductor region
- patent application
- scope
- item
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
經濟部中央榡隼局員工消費合作社印製 ^09381 A7 1444twf/Muldcr Hu/002 B7 · 五、發明説明(I ) 本發明是有關於積體電路之內連線製程,且特別是有 關於一避免矽化金屬層蝕刻後產生凹陷之製程。 挾著高熔點及低電阻率的優點,高溫金屬矽化物,在 高密度積體電路(VLSI)製程上的應用,已越來越普遍;其 應用主要集中在提昇金屬層與矽之間的歐姆接觸及金氧 半閘極部份的金屬層方面,其中又以矽化鎢(WSU)及矽化 鈦(TiSu)的應用最爲普遍。矽化鎢基本上可以用六氟化鎢 (WF6)爲鎢的反應氣體,藉著與三氯矽甲烷(DCS)在溫度500 〜600 t間進行反應,以低壓化學氣相沈積法沈積在晶片 的上方。 習知一種製作靜態隨機存取記憶體(SRAM)之內連線 之方法係:先提供一半導體之導體區如閘電極或雜質擴散 區,其次形成一絕緣層例如是二氧化矽層於其上,其中絕 緣層上並包含至少一裸露出導體區表面之接觸開口,然後 再沈積一複晶矽層於絕緣層及裸露出導體表面之接觸開 口;接著,再沈積一耐熱金屬矽化物層例如是矽化鎢或矽 化鈦層於複晶矽層上;然後,以微影成像程序及蝕刻技術 蝕刻複晶矽層/矽化鎢層,定義出靜態隨機存取記憶體之 內連線。 爲了更了解靜態隨機存取記憶體之內連線之製程,列 舉一習知內連線製程,並藉第1A〜1C圖詳細說明之。 請先參照第1A圖,先提供一半導體之導體區10,例 如是SRAM之閘電極或雜質擴散區,其次形成一絕緣層12 例如是二氧化矽層於其上,其中絕緣層上並包含至少一裸 (讀先閱讀背面之注意事項再填寫本頁)
、1T " 卜 本纸張尺度適用中國國家標準{ CNS ) Α4規格(210 X 297公釐) | 444twf/Muld mm A7 B7 五、發明説明(1) 露出導體區表面之接觸開口 11 ,然後再沈積一複晶矽層 14於絕緣層及接觸開口裸露之導體表面;接著,再沈積一 耐熱金屬矽化物層16例如是矽化鎢或矽化鈦層於複晶矽 層14上。 ‘ 其次,請參照第1B圖,在矽化鎢層16表面塗佈一光 阻層,經微影成像程序後,形成一光阻18於矽化鎢16表 面上的內連線預定位置。 然後,請參照第1C圖,利用光阻18爲蝕刻罩幕,蝕 刻複晶矽層14及矽化鎢層16,形成一複晶矽層14’及矽化 鎢層16’構成之內連線。 最後,請參照第2圖,其是相對於第1C _之上視圖, 顯示一完整的內連線接觸開口 11及位於其上之矽化鎢 16 ’/複晶砂層14內連線。 經濟部中央標準局員工消費合作杜印製 (請先閱讀背面之注項再填寫本頁) r 然而,線寬0.35 之靜態隨積存記憶體(SRAM)在微 影製程時若光阻對準誤差超過0.12 μιη時,則會使得內連 線相對產生位移,使得部份導體區表面在蝕刻過程中裸露 出來,在後續之金屬連線形成後,於元件運作後會產生漏 電現象。_爲了解此習知製程之缺點,特藉第3Α〜3C圖詳 細說明之。 請先參照第3Α圖,先提供一半導體之導體區10,例 如是SRAM之閘電極或雜質擴散區,其次形成一絕緣層12 例如是二氧化矽層於其上,其中絕緣層10上並包含至少裸 露出導體區表面之接觸開口丨1 ,然後再沈積一複晶矽層 14於絕緣層12及接觸開口裸露之導體表面;接著,再沈 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X2i»7公釐) A7 B7 1 444twf/Mu 丨 dcr Hu/002 五、發明説明($ ) .積一耐熱金屬矽化物層16例如是矽化鎢或矽化鈦層於複 晶矽層上。 其次,請參照第3 B圖,在砂化鎳層16表面塗佈一光 阻層,經微影成像程序後,因對準誤差(misalignment)而 形成一與內連線預定位置有誤差距離a之光阻18’於矽化 鎢16表面上。 然後,請參照第3C圖,利用光阻18’爲蝕刻罩幕,蝕 刻複晶矽層14及矽化鎢層16,形成一複晶矽層14’及矽化 鎢層16’構成之內連線。其中因在微影製程時產生對準誤 差誤差,故製作出來之內連線產生位移,而使得部份導體 區表面裸露出來,如標號19所示之位置;此結構在後續之 金屬連線形成於其上後,於元件運作時會產生漏電現象。 最後,請參照第4圖,其是相對於第3C圖之上視圖, 顯示一具有缺口 19之內連線接觸開口 11’及位於其上之複 晶砂層14’/ί夕化鑛層16’內連線。 有鑒於此,本發明提出一避免金屬矽化物蝕刻後產生 凹陷之半導體製程,其步驟包括:提供至少一位於半導體 基底上之導體區;形成一絕緣層於該導體區上,並形成至 少一裸露出該導體區表面之接觸開口;形成一複晶矽層於 該絕緣層及該接觸開口之導體區表面;施一快速熱回火程 序;形成一耐熱金屬矽化物層於該經快速回火程序處理過 之複晶矽層上;以及利用光學微影程序及蝕刻技術定義該 耐熱金屬層及該複晶矽層,形成一連接導體區之內連線。 爲讓本發明之上述和其他目的、特徵、和優點能更明 ------1----- (請先閲讀背面之注意事項再填寫本頁) 订 經濟部中央標準局員工消費合作社印製 本纸張尺度適用中國國家標皁(CNS ) Λ4規格(210Χ297公釐) 409381 1 444iwf7Mulder Mu/002 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(Y ) 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之簡單說明: 第1A〜1C圖是習知一種靜態隨機存取記憶體之內連 線剖面製造流程圖。 第2圖是對應於第1C圖所顯示的上視圖 第3A〜3C圖是一種在微影過程中產生誤差之靜態隨 機存取記憶體內連線剖面製造流程圖。 第4圖是對應於第3C圖所顯示的上視圖。 第5A〜5C圖是根據本發明之靜態隨機存取記憶體之 內連線剖面製造流程圖。 第6圖是對應於第5C圖所顯示的上視圖。 實施例: 請先參照第5A圖,先提供一半導體之導體區10,例 如是SRAM之閘電極或雜質擴散區,其次形成一絕緣層12 例如是二氧化矽層於其上,其中絕緣層12上並包含至少裸 露出導體區10.表面之接觸開口 11 ;然後以矽甲烷爲反應 氣體,利用化學氣相沈積法沈積一複晶矽層於絕緣層Π 及接觸開口裸露之導體區10表面,之後並施一快速熱回火 程序,於溫度約介於750〜850 °C下回火25〜35秒,形 成一複晶矽層15。接著,再沈積一耐熱金屬矽化物層16 例如是矽化鎢或矽化鈦層於複晶矽層15上。 其次,請參照第5B圖,在矽化鎢層16表面塗佈一光 阻層,經微影成像程序後,形成一與內連線預定位置有誤 (請先閲績背面之注意事項再填寫本頁) ,奪 訂 .rr 本纸張尺度適用中國國家標隼(CNS ) Λ4規格(210X297公釐) I444tw A7 B7 五'發明説明(Γ) 差距離a之光阻18’於矽化鎢16表面上。 然後,請參照第5C圖,利用光阻18’爲蝕刻罩幕,蝕 刻複晶矽層15及矽化鎢層16,形成一複晶矽層丨5’及矽化 鎢層16’構成之內連線。其中因複晶矽層15’已經一快速熱 回火程序處理,在微影製程產生>0.12聊誤差時,製作出 來之內連線雖產生位移,但不會造成如第3C圖標號19所 示裸露出導體區表面之凹陷。此結構在後續之金屬連線形 成於其上後,於元件運作時避免漏電現象。 最後,請參照第6圖,其是相對於第5C圖之上視圖, 顯示一因微影製程的誤差,而製作出一連接接觸開口 11 而產生位移但不具凹陷之複晶矽層15’/矽化鎢層16內連 線。 雖然本發明已以一較佳實施例掲露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作各種之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS ) A4规格(210X 297公嫠)
Claims (1)
- !444t> M7M ABCD 經濟部中央標準局員工消費合作社印黎 六、申請專利範圍 1. 一避免矽化金屬層蝕刻後產生凹陷之製程’其步驟 包括·‘ 提供至少一位於半導體基底上之導體區; 形成一絕緣層於該導體區上,並形成至少一裸露出該 導體區表面之接觸開口; 形成一複晶矽層於該絕緣層及該接觸開口之導體區 表面; 施一快速熱回火程序; 形成一耐熱金屬矽化物層於該經快速回火程序處理 過之複晶矽層上;以及 利用光學微影程序及蝕刻技術定義該耐熱金屬層及 該複晶矽層,形成一連接導體區之內連線。 2. 如申請專利範圍第1項所述之製程,其中該導體區 是位於該半導體基底上之電晶體的閘電極。 3. 如申請專利範圍第1項所述之製程,其中該導體區 是位於該半導體基底上之電晶體的雜質擴散區。 4. 如申請專利範圍第1項所述之製程,其中該複晶矽 層是利用矽甲烷以化學氣相沈積法形成的。 5·如申請專利範圍第4項所述之製程,其中該快速熱 回火程序之溫度約介於750〜850°C。 &如申請專利範圍第5項所述之製程,其中該快速熱 回火程序之處理時間約介於25〜35秒。 7.如申請專利範圍第1項所述之製程,其中該耐熱金 屬砂化物層係砂化鎢層。 8 (請先閱讀背而之注意事項再填寫本頁) 訂 -V- 本紙張尺度適用中國國家標隼(CNS > Λ4规格(210 X 297公釐) 409381 1 4441wf/M u Idcr Hu/002 A8 B8 C8 DS 申請專利範圍8.如申請專利範圍第1項所述之製程,其中該耐熱金 屬矽化物層是矽化鈦層。 裝------ΐτ---------綵 {請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國固家標準(CNS ) A4说格(2丨OX297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW85116267A TW409381B (en) | 1996-12-30 | 1996-12-30 | Process of avoiding producing the dishing after etching the silicide |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW85116267A TW409381B (en) | 1996-12-30 | 1996-12-30 | Process of avoiding producing the dishing after etching the silicide |
Publications (1)
Publication Number | Publication Date |
---|---|
TW409381B true TW409381B (en) | 2000-10-21 |
Family
ID=21625651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW85116267A TW409381B (en) | 1996-12-30 | 1996-12-30 | Process of avoiding producing the dishing after etching the silicide |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW409381B (zh) |
-
1996
- 1996-12-30 TW TW85116267A patent/TW409381B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6156485A (en) | Film scheme to solve high aspect ratio metal etch masking layer selectivity and improve photo I-line PR resolution capability in quarter-micron technology | |
TW462112B (en) | Method of forming multi-level coplanar metal/insulator films using dual damascene with sacrificial flowable oxide | |
US11929423B2 (en) | Etching platinum-containing thin film using protective cap layer | |
TW531805B (en) | Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature | |
TW480662B (en) | Method for forming dual damascene | |
TW392213B (en) | Surface cleaning method with plasma sputter used in the post-wolfram etching process | |
TW409381B (en) | Process of avoiding producing the dishing after etching the silicide | |
KR100363013B1 (ko) | 반도체 장치의 금속 패턴 형성 방법 | |
TW469619B (en) | Structure and manufacturing method for metal line | |
KR100564426B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR0155959B1 (ko) | 반도체장치의 미세 금속 배선 형성방법 | |
TW383433B (en) | Barrier forming method for integrated circuit | |
TW468259B (en) | Manufacturing method of bit lines | |
KR100464394B1 (ko) | 실리사이드층을이용한반도체장치의금속배선형성방법 | |
KR100402242B1 (ko) | 반도체 소자 제조방법 | |
TW425666B (en) | Manufacturing method for borderless via on semiconductor device | |
KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
TW404018B (en) | The manufacturing method of the opening | |
JPS6197825A (ja) | 半導体装置の製造方法 | |
TW527644B (en) | Method for improving photoresist scum of an opening | |
TWI229413B (en) | Method for fabricating conductive plug and semiconductor device | |
TW444352B (en) | Manufacturing method of the interconnect connected to contact via | |
TW394995B (en) | Method of using silicon nitride hard mask to dry etch the aluminum copper metal | |
JP2002134477A (ja) | 半導体装置の製造方法 | |
TW515072B (en) | Method for preventing the metal contamination on substrate backside |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |