TW405166B - Method of manufacturing a protective layer for the gate electrode - Google Patents
Method of manufacturing a protective layer for the gate electrode Download PDFInfo
- Publication number
- TW405166B TW405166B TW88107954A TW88107954A TW405166B TW 405166 B TW405166 B TW 405166B TW 88107954 A TW88107954 A TW 88107954A TW 88107954 A TW88107954 A TW 88107954A TW 405166 B TW405166 B TW 405166B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- gate electrode
- pattern
- corners
- photoresist
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
經濟部智慧財產局員工消費合作社印製 4603t\vf.doc/006 八7 __405166_^__ 五、發明説明(’) 本發明是有關於一種閘極電極之護層的製造方法,且 特別是有關於一種避免於接觸窗製程中造成與閘極電極 橋接的方法。 習知形成閘極電極的方法是將光阻層的圖案依序轉 .移至其下方的氮化矽罩幕層、矽化鎢層和複晶矽層,之後 再將光阻層移除,由於所使用的光阻層之厚度夠厚,故在 圖案轉移的過程中可以保持氮化矽罩幕層、矽化鎢層和複 晶矽層之圖案的正確性。在閘極電極和其上方的頂蓋層完 成後,會於整個表面覆蓋一層共形的襯氧化層,再於閘極 電極和頂蓋層的側壁形成間隙壁。然而,此閘極電極在後 續所覆蓋之厚厚一層的氧化層中形成接觸窗開口時,當部 份接觸窗開口位於閘極電極上方時,由於襯氧化層的材質 與閘極電極上方所覆蓋的氧化層之材質相同,使得間隙壁 和閘極電極之間的襯氧化層亦會在接觸窗口圖案化之時 被剝除,而後續塡入導電材質於此接觸窗開口時,會造成 與閘極電極之間的橋接,而使元件無效,因此嚴重影響產 品的良率。 因此,本發明提供一種閘極電極之護層的製造方法, 包括:於閘極氧化層上依序形成導電層和罩幕層,再於罩 幕層上覆蓋一已圖案化的光阻層,此光阻層的厚度若足以 使其圖案做正確的轉移,則將此光阻層的圖案轉移至罩幕 層後,剝除此光阻層,接著進行非等向性蝕刻製程,以繼 續將罩幕層的圖案轉移至導電層中,以形成閘極電極,其 中在非等向性蝕刻過程中,罩幕層的邊角亦會被部份削 -----^----,---裝-----、丨訂------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4^03t\vf.d〇c/006 A7 B7 五、發明説明(之) 而形成一具有圓弧形邊角的頂蓋層,之後於其上方覆 ^層共形的襯氧化層,再於大致對應於閘極電極和具有 圓弧形邊角的頂蓋層側壁之襯氧化層外形成二間隙壁,此 〜間隙壁的頂部端點之距離小於閘極電極的寬度,其中閘 牛亟電極爲具有圓弧形邊角的頂蓋層和間隙壁所包覆。 ^ ’若罩幕層上方所覆蓋的光阻層之厚度在經後續 倉虫刻製程後不足以維持其圖案的正確性,則在其圖案轉移 至罩幕層後’此光阻層的圖案會產生嚴重失真,在此,仍 繼續進行對導電層的蝕刻,以形成閘極電極。而在上述的 倉虫刻過程中’此失真的光阻層不足以抵擋蝕刻劑對罩幕層 造成的削角行爲,致使罩幕層的邊角亦會被部份削除,而 形成具有圓弧形邊角的頂蓋層,之後再將此失真的光阻層 剝除’再繼續共形襯氧化層的形成,以及間隙壁的形成。 由於頂蓋層的邊角爲圓弧形,致使約對應於閘極電極 側壁所形成的兩相對之間隙壁的頂部端點之距離,小於閘 極電極的寬度,此種結構的間隙壁可用以保護其與閘極電 極之間的襯氧化層,以避免此區域的襯氧化層會於後續接 觸窗開口的形成過程中有被移除之虞。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉較佳實施例,並配合所附圖式’作詳細 說明如下: 圖式之簡單說明: 第1Α圖至第1Ε圖係繪示根據本發明一較佳實施例之 閘極電極之護層的製造流程剖面圖;以及 本紙張尺度適用中國国家樣準(CNS ) M規格(2丨〇X297公麓) (請先閲讀背面之注意事項再填寫本頁) Γ 經濟部智慧財產局員工消費合作社印製 4603twf.doc/Qi)Cu ,405166 經濟部智慧財產局員工消費合作社印製 五、發明説明(3> ) 第2A圖至第2C圖係繪不根據本發明一較佳實施例之 閘極電極之護層的部份製造流程剖面圖。 其中,各圖標號與構件名稱之關係如下: 100、200 :基底 10 2、2 0 2 :閘極氧化層 104、104a、204、204a :複晶矽層 106、106a、206、206a :砂化金屬層 108、108a、208、208a :罩幕層 110、2 1 0 :光阻層 120、220 ··邊角 108b、208b :具有圓弧形邊角的頂蓋層 124 :閘極電極 112、112a:襯氧化層 114 :間隙壁 122 :間隙壁的頂部端點 116 :絕緣層 1 18 :接觸窗開口 苐一實施例 第1A圖至第1E圖所示’爲根據本發明一較佳實施例 之閘極電極之護層的製造流程剖面圖。 首先請參照第1A圖,提供基底100,比如是半導體矽 基底,之後形成元件隔離結構(未繪示於圖中),以定義 出主動區。之後,於基底100表面形成一層閘極氧化層 102,其方法比如是熱氧化法。接著,於其上依序形成複 (請先閱讀背面之注意事項再填容本頁) -裝_ ,ΤΓ 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 4603t\vf.doc/006 A 7 —465166---- 五、發明説明(仏) (請先閲讀背面之注意事項再填寫本頁) 晶矽層104、矽化金屬層106和罩幕層108,其形成方法 比如均爲化學氣相沈積法。其中罩幕層108的材質比如是 氮化矽,矽化金屬層106的材質比如是矽化鎢,其中複晶 矽層104和矽化金屬層106爲導電層,此導電層將做爲閘 極電極之用。接著,於氮化矽罩幕層108的上方形成一已 圖案化的光阻層110,此光阻層110的厚度需足以抵擋後 續蝕刻步驟所造成的損失,以避免在圖案轉移的過程中產 生失誤,即在經触刻步驟後,光阻層110的圖案不會產生 失真的變化。在0.35微米的製程下,其光阻層110的厚 度比如約爲9000埃。 接著請參照第1B圖,將此光阻層110的圖案轉移至 氮化矽罩幕層108中,以形成如圖所示之氮化矽罩幕層 108a,其圖案轉移的方法比如是非等向性乾式蝕刻法。接 著將光阻層110剝除。 經濟部智慧財產局員工消費合作社印製 接著請參照第1C圖,以此氮化矽罩幕層108a爲蝕刻 罩幕,繼續將其圖案轉移至矽化金屬層106和複晶矽層104 中,使其轉爲如圖所示之矽化金屬層106a和複晶矽層 104a,其圖案轉移的方法比如是非等向性乾式蝕刻法。然 而,在此圖案轉移的過程中,由於氮化矽罩幕層108a缺 乏光阻層110的保護,因此在邊角120處亦會有部份削 除,致使氮化矽罩幕層108a轉爲具有圓弧形邊角120的 氮化砂頂蓋層108b。其中砂化金屬層106a和複晶砂層 104a構成金氧半電晶體的閘極電極124。 接著請參照第1D圖,於包含閘極電極124和氮化矽 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7 B7 4603t\vf.doc/006 _ 五、發明説明(c) 頂蓋層108b的基底100上,覆蓋一層共形的襯氧化層 1 12。之後於閘極電極124和氮化矽頂蓋層l〇8b的側壁之 襯氧化層112外形成間隙壁114,間隙壁114的材質比如 是氮化矽,其形成方法比如是於整個基底覆蓋一層氮化 .矽,之後進行非等向性乾式蝕刻法而得。因此,閘極電極 124爲氮化矽頂蓋層108b和間隙壁114所包覆,意即具圓 弧形邊角120的氮化矽頂蓋層l〇8b和間隙壁114爲閘極 電極124的護層。 由於氮化矽頂蓋層108b的邊角120爲圓弧形,致使 所形成的之兩相對之間隙壁114的頂部端點122之距離, 小於閘極電極124的寬度。 接著請參照第1E圖,覆蓋一層較厚的絕緣層Π6,其 材質比如是氧化矽,之後於其中形成接觸窗開口 Π8,並 將此接觸窗開口 118延伸至襯氧化層112和閘極氧化層 102中,直至暴露出基底1〇〇,其中襯氧化層112和閘極 氧化層102轉爲如圖所示之襯氧化層112a和閘極氧化層 102a。 當部份接觸窗開口 118佈局至閘極電極124上方時, 於閘極電極124上所暴露出的襯氧化層112亦會被剝除。 然而,由於間隙壁1U的外形所致,使得介於閘極電極124 與間隙壁114之間的襯氧化層112,或者氮化矽頂蓋層 108b與間隙壁114之間的襯氧化層112不會有被移除之 虞。因此,利闬本發明所提供的閘極電極Π4之護層的製 造方法所製得的結構,可以避免閘極電極114和導電插塞 7 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇Χ297公釐) -----:---Γ---装-- (請先閲讀背面之注意事項再^本頁) 、1T- 線 經濟部智慧財產局R工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4603twf.doc/006 A7 _4 ft B16 ___B7___ 五、發明説明(έ ) 之間短路的情形發生。 値得注意的是’在上述的製程中忽略源極/汲極區的 形成’其形成方式比如分別在間隙壁的形成之前和之後進 行離子植入製程’然而此非關本發明,故此處不再贅述。 .第二實施例 第2A圖至第2C圖所示,爲根據本發明一較佳實施例 之閘極電極之護層的部份製造流程剖面圖。圖中的材質與 第一實施例相同,在此並不多做說明。 首先請參照第2A圖,於基底200上依序形成閘極氧 化層202、複晶矽層204、矽化金屬層206和氮化矽罩幕 層208後’於其上方覆蓋一已圖案化的光阻層wo,此光 阻層210的厚度不同於第一實施例的光阻層u0 (請參照 第1A圖)之厚度,在第二實施例中的光阻層210之厚度 較第一實施例中的光阻層11()爲薄,以0.35微米的製程 爲例’其厚度比如約介於3000埃至6000埃之間。 接著請參照第2B圖,在將光阻層210的圖案轉移至 氮化矽罩幕層208的過程中,光阻層210之厚度並不足以 抵擋蝕刻步驟所造成的損耗,在經一段時間的蝕刻製程 後’會使光阻層210的圖案失真,而轉爲如圖所示之光阻 層210a,而氮化矽罩幕層208轉爲氮化矽罩幕層208a。 接著請參照第2C圖,繼續以光阻層210a和氮化矽罩 幕層208a爲蝕刻罩幕,蝕刻矽化金屬層2〇6和複晶矽層 204,使其轉爲矽化金屬層206a和複晶矽層204a。在此過 程中,由於氮化矽罩幕層208a上方的光阻層21〇a已不足 8 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐) -----^---r---裝------I 訂.------線 (請先閲讀背面之注意事項再填有本頁) 4603tvvi.doc/006 A 7 ___----------- 五、發明説明( (請先閲讀背面之注意事項再填寫本頁) 以保護氮化矽罩幕層208a,故亦會使氮化矽罩幕層208a 的邊角220受到蝕刻的削除,而形成具有圓弧形邊角220 的氮化矽頂蓋層208b,而此時的光阻層210a亦受到蝕刻 的傷害,而形成如圖所示之光阻層210b。 之後,將光阻層210b剝除後,繼續同第一實施例所 述的製程,在此不多做說明。 由於在此實施例中,所獲得的閘極電極之護層的外形 同於第一實施例,故亦有第一實施例中所述之優點。 本發明的優點如下: (1) 由於氮化矽頂蓋層的邊角爲圓弧形,致使約對應 於閘極電極側壁所形成的兩相對之間隙壁的頂部端點之 距離’小於閘極電極的寬度,此種結構的間隙壁可以保護 其與閘極電極之間的襯氧化層,避免此區域的襯氧化層會 於後續接觸窗開口的形成過程中有被移除之虞。 (2) 利用本發明所提供的閘極電極之護層的製造方法 所製得的結構’可以有效地保護閘極電極,以避免閘極電 極和導電插塞之間短路的情形發生。 經濟部智慧財產局員工消費合作社印製 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明’任何熟習此技藝者,在不脫離本發明之精神 和範圍內,當可作各種之更動與潤飾’因此本發明之保護 範圍當視後附之申請專利範圍所界定者爲準。 本紙張尺度制巾 (CNS) Α4· (21()><297公瘦 y ~~~
Claims (1)
- 4603twf.doc/006 ---- 六、申請專利範圍 1. 一種閘極電極之護層的製造方法,包括: 提供一基底,該基底表面已形成一閘極氧化層; (請先閱讀背面之注意事項再填寫本頁) 於該閘極氧化層上依序形成一導電層和一罩幕層; 於該罩幕層上覆蓋一已圖案化的光阻層,該光阻層的 厚度足以使其圖案做正確的轉移; 將該光阻層的圖案轉移至該罩幕層; 剝除該光阻層; 進行一非等向性蝕刻製程,以繼續將該罩幕層的圖案 轉移至該導電層中,以形成該閘極電極,其中在該非等向 性蝕刻過程中,該罩幕層的邊角亦會被部份削除,而形成 一具有圓弧形邊角的頂蓋層; 形成一共形的襯氧化層覆蓋該基底;以及 於大致對應於該閘極電極和該具有圓弧形邊角的頂 蓋層側壁之襯氧化層外形成二間隙壁,該些間隙壁的頂部 端點之距離小於該閘極電極的寬度,其中該閘極電極大致 爲該具有圓弧形邊角的頂蓋層和該間隙壁所包覆。 經濟部智慧財產局員工消費合作社印製 2. 如申請專利範圍第1項所述之閘極電極之護層的 製造方法,其中該導電層更包括由一複晶矽層和一矽化金 屬層所組成。 3. 如申請專利範圍第1項所述之閘極電極之護層的 製造方法,其中該頂蓋層和該間隙壁的材質包括氮化矽。 4. 一種閘極電極之護層的製造方法,包括: 提供一基底,該基底表面已形成一閘極氧化層; 於該閘極氧化層上依序形成一導電層和一罩幕層; 10 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A8 4603twf.doc/006 g 405166_, 六、申請專利範圍 於該罩幕層上覆蓋一已圖案化的光阻層,該光阻層的 厚度不足以將圖案做正確的轉移; (請先閱讀背面之注意事項再填寫本頁) 進行一第一非等向性蝕刻製程,將該光阻層的圖案轉 移至該罩幕層,其中經該第一非等向性蝕刻製程後,該光 阻層的圖案已失真; 進行一第二非等向性蝕刻製程,以繼續將該罩幕層的 圖案轉移至該導電層中,以形成該閘極電極,其中在該第 二非等向性蝕刻過程中,該失真的光阻層不足以保護該罩 幕層,致使該罩幕層的邊角亦會被部份削除,而形成一具 有圓弧形邊角的頂蓋層; 剝除該光阻層; 形成一共形的襯氧化層覆蓋該基底;以及 於大致對應於該閘極電極和該具有圓弧形邊角的頂 蓋層側壁之襯氧化層外形成二間隙壁,其中該閘極電極大 致爲該具有圓弧形邊角的頂蓋層和該間隙壁所包覆。 5. 如申請專利範圍第4項所述之閘極電極之護層的 製造方法,其中該導電層更包括由一複晶矽層和一矽化金 屬層所組成。 經濟部智慧財產局員工消費合作杜印製 6. 如申請專利範圍第4項所述之閘極電極之護層的 製造方法,其中該頂蓋層和該間隙壁的材質包括氮化矽。 7. 如申請專利範圍第4項所述之閘極電極之護層的 製造方法,其中該些間隙壁的頂部端點之距離小於該閘極 電極的寬度。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88107954A TW405166B (en) | 1999-05-17 | 1999-05-17 | Method of manufacturing a protective layer for the gate electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW88107954A TW405166B (en) | 1999-05-17 | 1999-05-17 | Method of manufacturing a protective layer for the gate electrode |
Publications (1)
Publication Number | Publication Date |
---|---|
TW405166B true TW405166B (en) | 2000-09-11 |
Family
ID=21640701
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW88107954A TW405166B (en) | 1999-05-17 | 1999-05-17 | Method of manufacturing a protective layer for the gate electrode |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW405166B (zh) |
-
1999
- 1999-05-17 TW TW88107954A patent/TW405166B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW426940B (en) | Manufacturing method of MOS field effect transistor | |
TW403969B (en) | Method for manufacturing metal oxide semiconductor | |
TW454300B (en) | Method for making a MOSFET with self-aligned source and drain contacts | |
TW405166B (en) | Method of manufacturing a protective layer for the gate electrode | |
TW384544B (en) | Method of manufacturing cylindrical capacitors | |
TW426961B (en) | Fabrication method of node contact hole opening | |
JP2004363371A (ja) | 電子デバイスの製造方法 | |
TW439173B (en) | Manufacturing method of capacitor having mixed-signal devices | |
JP2771057B2 (ja) | 半導体装置の製造方法 | |
US6197673B1 (en) | Method of fabricating passivation of gate electrode | |
TW434719B (en) | Formation of alignment mark and structure covering the same | |
JP3246806B2 (ja) | 半導体装置の製造方法 | |
TWI220768B (en) | Method of forming a gate and method of forming a contact window | |
KR100489350B1 (ko) | 반도체소자의 게이트 형성방법 | |
JPH10261722A (ja) | 半導体装置の製造方法 | |
TW388951B (en) | Method for producing mixed mode semiconductor devices | |
TW444376B (en) | Manufacturing method for electrostatic discharge protection circuit | |
KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
TW426955B (en) | Method for making contact in semiconductor device | |
KR100381030B1 (ko) | 반도체 소자의 제조 방법 | |
TW426894B (en) | Method for producing gate structure with different thickness | |
TW425616B (en) | Process for integrating silicide gate and salicide | |
TW408376B (en) | Method for manufacturing metal oxide semiconductor | |
TW447019B (en) | Manufacturing method of a gate structure for reducing stress | |
KR100418921B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |