TW404046B - Improved controllability of a buried device layer - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 404046 A7 B7 五、發明説明（，） 發明頜Μ 本發明通常是關於積體電路（1C),尤其是關於在積體 電路中埋入層之空間位置之控制。 發明背晉 在半導體的製造中，絶緣體，半導體，以及導體層在 基片上沈積並製成圖案，以形成裝置結構，例如電晶體 ，電容器，或電阻器。然後此等裝置結構互相連接，以 達成所欲之電氣功能，而産生一積體電路。各種裝置層 的製造以及製成圖案是使用例如，氣化，植入，沈積， 矽之磊晶成長，徹影術，蝕刻等傳統製造技術而逹成。 此等技術是敘述於由S.M.Sze所著，而由McGraw-Hill, 紐約，於1 988年所出販之第2販之”大型積體電路技術” (VLSI Technology)之中，在此併入作各種目的用途之 參考。 隨著要更快，更密集的積體電路之須求增加，要能夠 控制埋入裝置層的空間位置的能力變得更重要。例如， 使用一埋入帶狀物將電晶體聯結至電容器，以形成動態 隨機存取記億體（DRAM)胞元。而所須最小埋入帶狀物之 厚度，是取決於其性能以及設計規格。 傳統之形成埋入帶狀物之技術，包括至少三個蝕刻製 程。第一蝕刻製程將排列於溝渠電容器之上部而形成之 多晶矽填充物及環管凹入。第二蝕刻製程更將在多晶矽 填充物之下環管凹入以界定埋入層之底部。多晶矽被沈 積以填充此溝渠。第三蝕刻製程之執行是將多晶矽凹入 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 站 ^ 訂 線— (·請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 404G46_^_ 五、發明説明（>) ，以界定此埋入層之頂部。此種技術造成埋入帶狀物之 高度大的變化，例如，大約+/-5 0奈米（ηιπ)。為了確保 此埋入帶狀物至少具有其最小厚度，此埋入帶狀物須具 有至少最小厚度+高低變化之絶對值。 此埋入帶狀物之厚度取決於設計之須求。通常，其厚 度大約100奈米，這是指最小的厚度是150奈米，而在埋 入帶狀物之厚度之變化是100〜200奈米。在横跨整個積 體電路之埋入帶狀物厚度如此大的變化是非所欲，因為 此裝置的性能受_不利的影遒。此外，如此大的厚度變 化須要一更厚的埋入帶狀物，而增加了製程的困難。例 如，所想要的是淺溝隔離（STI)之深度是越淺越好。然 而，一較厚之埋入帶狀物會造成埋入帶狀物之底部更加 深入基片之表面之下，而須要一更深的淺溝隔離（STI)。 從以上的討論可知，希望要有一種改良之埋入帶狀物 ，其具有較小的厚度變化。 發明嫉沭 本發明是有關改良埋入層之形成。此埋入層，作為在 溝渠電容器中的埋入帶狀物。根據一實施例，其在基Η 中提供一溝渠電容器其具有一介電環管依溝渠之上部排 列而形成，以分隔基Μ與半導體材料，例如摻雜之多晶 矽，於溝渠之中。此半導體材料被凹入，而有效地界定 此埋入帶狀物之頂部。環管被凹入於半導體材料頂表面 之下以形成一凹入區域，其環嬈此半導體材料。此凹入 區域之底部表面界定此埋入帶狀物之底部。一種襯裡材 -4 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ----------財------ίτ------千 (請先閲裱背面之注意事項再填寫本頁)

A7^UQU

示本發明之一實施例。 五、發明説明（々） 料被沈積以填充此凹入區域。在一實施例中，此襯裡包 含矽。此襯裡之多餘材料被移除，留下凹入區域被填滿 至埋入帶狀頂表面。 iLi之簡..單|^^— 第1圓丨直接隨機存取記億體（DRAM)胞元；以及 第2及〜％丨’ 本發明是有關於埋入層之改良空間控制。為了説明之 目的，本發明是以DRAM胞元有關之内容以描述。然而， 本發明之範圍是更加的寬廣而延伸至一般之積體電路之 製造。此等積體電路包括，例如各種型式之記億體電路 ，諸如DRAM(直接隨機存取記億體），同步DRAM(SDRAM) ，靜態RAM(SRAM),或是唯讀記憶體（ROM)。此等積體電 路也可以包括邏輯裝置諸如可程式邏輯陣列（P LAs),待 殊用途IC (ASICs),合併DRAM-邏輯IC(埋藏式DRAMs), 或是任何其他電子裝置。 通常，許多値積體電路製造於一基片上，諸如平行之 矽晶圓。在處理之後，此晶圓被切割，以便將此1C分隔 成多個各別的晶片。此等晶Η然後被包裝成最終産品， 以用於例如，消費者産品諸如電腦糸統，蜂巢電話，私 人數字肋理（PDAs),以及其他電子産品。 參考第1圖，其顯示一溝渠電容器DRAM胞元。此種DRAM 胞元被描述於，例如，Nesbit及其他人所著之”具有自 我一對齊之埋入帶狀物（BEST)之一種0.6<ζ Π2 256 Mb溝 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ----------------IT------手 1 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 4〇4〇46_B7_ 五、發明説明（4 ) 渠式DRAM胞元”， IEDM 93-627,其在此併入作為各種目 的用途之參考。 (请先閱讀背面之注意事項再填寫本頁) 如所示，此DRAM胞元包括一形成於基片101中之溝渠 電容器160。此溝渠通常被镇以被η -摻質所高摻雜之多 晶矽1 6 1。此多晶矽作為電容器之一電極，而被稱為”儲 存節點"。一埋入板165是以η-型之摻質所摻雜而其圍繞 此溝渠之下部。此埋入板作為電容器之第二電極。沿著 溝渠上部之内部側壁排列形成一環管168,以減少圍繞 此深溝渠之垂直寄生漏電。通常，此環管是約1奈米深 。在溝渠的下部，一節點電介質163分隔此電容器之兩 値板。一包含η -型摻質的埋入阱170被提供，以連接在 陣列中DRAM胞元之埋入板。在此埋入阱之上是一 Ρ-阱173 。此P -阱用來減少垂直漏電。 經濟部智慧財產局員工消費合作社印製 此DRAM胞元亦包含一電晶體110。此電晶體包括一閘 極112以及含有η -型摻質的擴散區113與114。此等擴散 區被稱為源極與汲極。此等源極與汲極的名稱取決於電 晶體之運作。將電晶體連接至電容器是經由一擴散區125 而達成，其被稱為”節點擴散”。此閘極，亦被稱為”字 元線”通常包含多晶矽366及氪化物層368。替代地>層357 是一多晶矽化金鼷層，其包含金屬矽化物，諸如鉬 (MoSix),鉅（TaSix),鎢（WSix),鈦（TiSix),或鈷 (CoSix),其形成於一多晶矽層之上，以減少字元線電 阻。 於一實施例之中，一多晶矽化金屬層包含於多晶矽之 -6 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 404046 A7 _B7_ 五、發明説明（f ) (免先閲ti-背面之注意事項再填寫本頁) 上的WSix。一氮化物襯裡369覆蓋此閘極堆叠與基Η。 此氮化物層368及氮化物襯裡是作為隨後製程用之蝕刻 或研磨終止層。 一淺溝渠隔離（STI)180被提供，以將DRAM胞元與其他 胞元或裝置隔離。如所示，一字元線120形成於溝渠之 上並從那裡被STI隔離。字元線120被稱作’傳導字元線’ 。此種構形被稱為摺叠位元線結構。其他的構形諸如開 啓或開啓一摺疊位元線結構或胞元設計亦為有用。 一層間介電層189形成於字元線之上。一導電層，其 代表一位元線，形成於層間介電層之上。一位元線接觸 口 186被提供於層間介電層中以將源極113接觸位元線 1 90 〇 多値如此的胞元被設計以形成一記億體積體電路陣列 。此胞元陣列被字元線及位元線互相連接。對於胞元之 存取是藉由啓動此胞元相對應之字元線與位元線而達成。 線 經濟部智慧財產局員工消費合作社印製 請參考第2A圖，其顯示一積體電路之横截面。此積體 電路包括一基片其包含，例如，矽。其他之半導體基片 ，諸如在絶緣體上之矽或磊晶亦為有用。基片200具有 一墊堆叠211形成於其上。此墊堆蠱包括各種層其用作 方便積體電路之處理。通常，此墊堆叠包含一墊氧化層 212,其由例如熱氣化所形成。在此墊氧化層之上是一 塾蝕刻终止層2 11。此墊蝕刻終止層包括之材料，從此 材料其他之裝置層可以被選擇性地蝕刻或研磨至此，因 而方便了積體電路的製造。例如，蝕刻終止層包括一種 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 4G4G46 B7 五、發明説明U ) Γ請先閲济背面之注意事項再填寫本頁) 材料，而多晶矽或電介質環管可以被選擇性地移除。在 一實施例中，此墊終止層包含使用傳統技術所形成之氮 化矽，這些傳統之技術，包括，例如，諸如低壓化學氣 相沈積（LPCVD)之化學氣相沈積，或是電漿增強化學氣 相沈積（PECVD)。其他型式之蝕刻終止層亦為有用。墊 堆《可以包括一額外或多値額外之層，諸如一硬式幕罩 層（未圖示）使用於蝕刻深溝渠20 5。通常，此硬式幕罩 層在形成溝渠之後被移除。 經濟部智慧財產局員工消費合作社印製 此基片包括一部份完成之溝渠電容器。為了討論的目 的，只顯示此溝渠電容器之頂部。其下部類似於第1圖 所示之溝渠電容器。一環管110被提供於此溝渠電容器 之上端，沿著溝渠的側壁而排列。此環管包含，例如， 電介質材料，諸如由四乙基矽烷（TE0S)所形成之氣化物 。一氮化層可以被提供於氣化物環管之上，以改良環管 隔離特性。多晶矽220通常被使用以填充溝渠。此多晶 矽以摻質所摻雜。在一實施例中，此多晶矽是以η -型之 摻質諸如磷（Ρ)或绅（As)來摻雜。替代地，Ρ-型摻質可 以被使用於P-型陣列胞元。此基片之表面被選擇性地研 磨至墊終止靥。此研磨，例如包括化學機械研磨，其將 多晶矽較墊終止層材料以更快的速率研磨。因此化學機 械研磨法將多餘之多晶矽材料從表面去除，而並未有效 地去除此墊終止層，而産生一較平之平面227。 請參考第2B圖，其執行了一蝕刻以形成一埋入層。此 蝕刻，例如，包含了 一個對墊終止層與環管有選擇性之 "8 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 404046 A7 B7 五、發明説明（r ) 反應離子蝕刻（RIE)。此蝕刻在基Η表面208之下形成一 凹入區240。根據本發明，此蝕刻在溝渠内將多晶矽凹入 ，以界定此埋入層之頂表面250。雖然，隨後之製程可能 會造成小量的材料被移除以更將溝渠凹入，在此額外材 料之移除是可以忽略的。因此，蝕刻有效地界定了埋入 餍之頂表面。埋入帶狀物表面之頂的深度取決於設計之 須求，諸如，與位溝渠之上的裝置層隔離。例如，在一 摺叠之位元線的結構中，傳導字元線是位於溝渠之上。 而在埋入帶狀物之頂與裝置層（通常是在基Η表面）之間 的距離應該足夠的大，以致隔離材料在兩者之間提供隔 離。通常，此埋入帶狀物頂表面的深度大約50奈米Um) 。此凹入的深度，當然可以改變而為了特殊的用途而被 最適化，以達成所欲之電氣特性。 請參考第2C_ ,在表面250之上的介電環管被移除。 環管之移除是藉由，例如，濕性化學蝕刻的等向性蝕刻 來達成。此蝕刻是對塾終止層與多晶矽具有選擇性。根 據本發明而執行一過度蝕刻以將環管凹入至表面2 5 0之 下以界定埋入層之底部。其結果是，在表面250之下提 供一凹入區255其圍繞此溝渠。通常，此過度蝕刻將環 管凹人至表面250之下約50〜100奈米的深度，以提供厚 度大約50〜100奈米之埋人帶狀物。當然，此過度蝕刻 的深度可以視設計須求（例如是電阻）而改變。 請參考第2D圖，一襯裡260被沈積，以覆蓋墊終止層 的表面。溝渠側壁，以及表面2 5 0。在一實施例中，此 -9 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (-請先町免背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 404046 A7 經濟部智慧財產局員工消費合作社印製 B7五、發明説明（，） 襯裡包含未被摻雜的矽，諸如多晶矽或非晶體矽。鎵 (Ge),碩（C)或者是包括矽化鍺（Ge-Si)或硪化矽（Si-C) 化合物之諸化合物亦可被使用，以形成此襯裡。此襯裡 是藉由例如是低壓化學氣相沈積法（LPCVD)之傳統技術 而形成。 此襯裡是足夠的厚以填充凹入區255。此襯裡厚度取 決於環管的厚度。此襯裡的厚度至少是環管厚度的一半 。通常，還管的厚度大約30奈米。一艏20〜40奈米厚的 襯裡是足夠填充'凹入區25。 替代地，如第2e圖中所示，襯裡260包含藉由選擇性 磊晶技術而沈積的矽，此種技術為熟知，並且描述於， 例如，由S.M.Sze所著，於1988年，McGraw-Hill,纽約 所出販的大型積體電路技術（” V L S I T e c h η ο 1 〇 y ”）第二販 之中，其在此併入作為各種目的用途的參考。選擇性之 磊晶技術有利地將襯裡沈積於溝渠側壁20與表面250, 而填充了凹人區255。 請參者第2F圖，襯裡多餘的材料被移除，留下襯裡材 料以填充255區。多餘襯裡材料之移除，是藉由使用例 如一濕蝕刻或CDE之等向性蝕刻而達成。因此，産生一 具有厚度T的埋入層27 0。 在某些情況之中，此磊晶層是足夠的薄，以致使得沿 箸溝渠側壁2 0與表面2 5 0排列形成之多餘材料，被一墊 氣化製程而消耗，而留下填有磊晶之凹入區。通常，此 磊晶應該是約20〜40奈米厚。這有利地消除了用於去除 -10- C請先閲贫背面之注意事項再填寫本頁) ,ιτ 線 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 404046 A7 B7 五、發明説明（9 ) 多餘襯裡材料的蝕刻。此氧化製程在積體電路之製造過 程中可以作為一分別的製程或被整合作為隨後熱製程的 一部份。 首先藉有效地界定埋入層之頂部，而逹成厚度控制之 改良。此造成改良之整合積體設計以及裝置之性能。 如第1圖所示，繼缠製程以完成此積體電路。例如， 界定主動區域，在非主動區域形成隔離，在主動區域形 成電晶體，以及其他製程以産生一直接隨機存取記億體 胞元。然後可以形成内部連接，以産生一積體電路uc) ,其被包装並用於電子産品。 符號之說明 (請先阶讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 101, 200 . .基 Μ 110, 412 , ,414, 416 112. .閘 極 113, 114, ,125 . .擴散區 120 . .字 元 線 161 · .多 晶 矽 163 · .節 點 電 介質 165 · .埋 入 板 168. .環 管 170 · •埋 入 阱 173 , 阱 180. .淺 溝 渠 隔離 186 . .位 元 線 接觸口 189 . .電 介 質 層 -11- 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 4〇4〇4e 五、發明説明（1。） 190....... …位 元 線 20 5 ....... …深 溝 渠 208 ....... 面 211....... • ·.蝕 刻 終 止層 212....... …墊 氣 化 層 220,366... …多 晶 矽 240 ....... ...Β 入 區 250 ....... …頂 表 面 260 ....... …襯 裡 270 ....... …埋 入 層 357 ....... …層 36 8 ....... 化 物 層 369 ....... 化 襯 裡 -12- (祷先閲讀背面之注意事項再填寫本頁)

、1T 線’ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐）

Claims (1)

1. 404046 A8 B8 C8 D8 六、申請專利範圍 溝 此 0 溝 之 料 : 材 括體 包導 ，半 法有 方镇 之裝 層 一 入供 埋提 成内 形片 於基 用一 種在 成 入 形.，埋 列隔定 排分界 而壁入 壁側凹 側渠此 部溝 ， 上與下 之料之 渠材面 溝體表 此導M 箸半基 沿將入 管部凹 環上料 電渠材 介溝體 一 此導 有在半 具而將 渠 ， 半表 繞部 圍底 生之 産區 以入 -凹 下此 之中 面其 表 -頂區 之入 層凹 入一 埋之 於面 ; 入表 面凹頂 表管料 頂環材 的將體 層 導 及 以 區 ί 面凹 表此 部充 下填 之以 層裡 入襯 埋 一 定積 界沈 面 成凹 形的 列充 排填 所所 壁裡 側襯 渠由 溝下 著留 沿而 及 -以除 面移 表料 頂材 料的 材餘 體多 導之 半裡 。 將襯區 之入 (誇先w-t*-背面之注意事項再填寫本頁) 、?τ 經濟部智慧財產局員工消費合作社印製 2 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）