TW400476B - Memory device and method for storage and access - Google Patents

Memory device and method for storage and access Download PDF

Info

Publication number
TW400476B
TW400476B TW087120109A TW87120109A TW400476B TW 400476 B TW400476 B TW 400476B TW 087120109 A TW087120109 A TW 087120109A TW 87120109 A TW87120109 A TW 87120109A TW 400476 B TW400476 B TW 400476B
Authority
TW
Taiwan
Prior art keywords
aforementioned
block
data
empty block
memory
Prior art date
Application number
TW087120109A
Other languages
English (en)
Inventor
Shuichi Kikuchi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW400476B publication Critical patent/TW400476B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625Power saving in storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

A7 _____Η 7 _ 五、發明説明(彳) C技術領域〕 本發明係爲關於記憶裝置及存取方法;.特別是關於區 塊消去型記憶裝置及其存取方法。 [先行技術〕 ~ _ ' 已知有具備快閃記憶體等的區塊消去型記憶媒體,在 中央處理裝置(C_PU)或專用控制器的控制下,讀出資 訊之區塊消去型記憶裝置。 區塊消去型記憶媒體,係爲指爲了寫入資料,必須預 先消去爲寫入對象之區域中記憶內容;消去處理只能在相 等於寫入處理所使用最小記憶容量的單位(一般稱爲頁( 訂 —page)、段(segment)等)大小或是更大的單位(一般稱 爲區塊(BLOCK)進行之記憶媒體。 經濟部中央標莩局只工消费合作社印裝 區塊消去型記億裝置具備:爲了管理從外部的存取, 而記憶空區塊列表或位址變換列表之S R A M ( Static Random Access Memory) β空區塊列表係爲儲存表—示空區 塊的位置資訊之列表;位址變換列表係爲儲存表示邏輯位 址與物理位址的對應關係資訊之列表。 區塊消失型記憶裝置,收訊寫入要求則檢索被登錄在 空區塊列表之空區塊,在所得..出的區塊寫入資料,將該區 塊的物理位址與邏輯位址的對應關係追加到位址變換列表 ,進而從空區塊列表削除該區塊。 另外,區塊消去型記憶裝置,收訊讀出要求則將讀出 對象資料的邏輯位址設爲鍵,檢索位址變換列表’判別記 本紙張尺度適用中國國家標準(CNs!"a4^^ ( 210 X 297公毋) -4 - A7 B7 五、發明説明(2 ) 億讀出對象資料的位置之物理位址,從該位置讀出資料。 〔發明所欲解決之課題〕 , _ 在此樣的記憶裝置,只有S RAM等的所占用的容積 分量,增大記億裝置全體的容積。®而,此樣的記懞裝置 ,J E I DA/P CMC I A卡等,用於要求低容積之用 途時,必須要爲了抑制容量的處.理。 另外,S RAM增大耗電量,爲了儲存各種列表而使 用S RAM則記憶裝置全體的耗電量也增加,會有不適用 於:Τ E I DA/P CMC I A卡等,要求低耗電量之用途 的問題。 本發明的目的,因鑑於上述的問題,而提供小容量且 低耗電量之區塊消去型記億裝置及其存取方法。 •〔用以解決課題之手段〕 爲了達成上述目的,本發明第1觀點之記憶裝置,其 特徵爲:係由: 含有分配物理位址之複弊個記憶區塊之記憶手段(1 )、及' 以記憶區塊單位統籌消去..前述記憶手段的記億資料之 消去手段(1 e )、及 輸入資料及邏輯位址,決定該資料的前述記億手段內 的記億位置,該資料寫入到記憶位址之寫入手段(4 X、 4 B、5 ' 2 0 )等所構成; 本紙張尺度述中國國家標率(CNS ) A4说格(210X297公釐) j {誚先閲讀背面之注意事項再功"本頁) -訂 -鼻- * 5 A7 B7 h 部 中 A 而 \\ .T 消 f: A il 卬 五、發明説明(3 ) 前述記億手段,記億儲存有表示前述邏輯位址與前述 記億手段的物理位址的對應關係之位址變換列表; 前述寫入手段具備:將表示寫入前述資料的位置之物 理列表與所輸入的邏輯位址之對應關係之資訊追加到前述 位址變換列表,或是更新前述位it釋換列表之手段(4 X 、4 B、5、2 0 )。 -在此構成的記·憶裝置,位址變換列表,被記億在區塊 消去型記憶媒體之記憶手段"因而,除了前述記憶手段外 ,其他不必要配置位址變換列表記憶用的S R A Μ等的記 億媒體。因此,可以提供較小容量且低耗電量的區塊消去 型記憶裝置。 前述記憶裝置,進而配置由:記憶寫入有前述位址變 換列表之區塊的物理位址之手段(2 0 )、及存取儲存有 前述位址變換列表之區塊,讀出對應於讀出對象資料的邏 輯位址的物理位址之物理位址讀出手段(4Χ、4 Β、5 、20)、及讀出被儲存在由前述物理位址讀出手段所讀 出的物理位址之資料後輸出之手段(4Χ、4Β、5、 20)等所構成之讀出手段.(4Χ、4Β、5、20)亦 可。' 以此讀出手段.,從被儲存..在記憶手段的位址變換列表 經判別後,可以讀出讀出對象資料的物理位址。 前述記憶手段,記憶儲存有表示未記憶資料的空區塊 之資訊的空區塊列表亦可。 依據此樣的構成,除了記億手段外,其他所使用的 本紙张尺度適扣中囷國家標準(CNS ) Α4規格(210X297公釐) η 先 閱 背 之 注 意 事 項 再
訂 Λ -6- A7 ____B7_ 五、發明説明(4 ) S RAM等的記億體使用量更減低,可以促進小容積化、 低耗電量化。 然且儲存前述資訊寫入到前述空區塊之前已存在的前 述空區塊之資訊的前述空區塊列表被除去,然後若是將儲 存前述資訊以前述空區塊寫入手“亭入到前述空區塊後所 殘存的前述空區塊之資訊的前述空區塊列表,使其記憶在 前述記憶手段,則-被含在空區塊列表之空區塊資訊被更新 ,隨時可以得到最新的空區塊資訊。 另外,前述記憶手段,例如能以複數晶片的快閃記憶 體構成。此情況,前述位址變換列表(及前述空區塊列表 ),若記憶在其中1個晶片的快閃記憶體之任意1個區塊 亦可。然且若設置記憶表示位址變換列表及空區塊列表被 記憶在那個晶片的那個區塊的資訊之手段亦可。 前述記憶手段,例如將前述位址變換列表及前述空區 塊列表記憶在1個區塊內。 和浐部中戎^ίν·^.-π.τ>Λ·卟合竹^印1·ί 若爲此樣的構成,則可以將爲了位址變換列表及空區 塊列表的儲存而將所使用的區塊抑制爲1個,有效地使用 記億手段的記憶容量《另外,這些列表的記憶位址管理容 係 } : 1 爲 C 徵段 特手 其憶 ’記 置之 裝塊 億區 記憶 之記 亂個 觀數 2 複 第的 的址 明位 發理 本物 ’配 外分 另有 β 含 易由 之 料 資 憶 記 的 段 手 億 記 述 前 去 消 籌 統及 位、 β Μ.) 墳 e 區 1 億 C 記段 以手 及 去 、 消 {誚先閱讀背面之注意事項再填η本頁) 本纸張尺度適用中國國家標率(CNS )六4#兄格(210X297公釐) Α7 Β7 五、發明説明(5 ) 輸入寫入對象的資料及邏輯位址,決定該資料的前述 記憶手段內之記憶位置,該資料寫入到該記憶位置之手段 (4X、 4B、 5、 20)等所構成; 前述記憶手段,記億表示未記憶前述資料的空區塊之 區塊資訊; ’. — 前述寫入手段,在表示前述空區塊資訊之空區塊寫入 前述資料。 _ 依據此構成,則空區塊資訊,被記憶在區塊消去型記 億媒體之記憶手段。因而,除了前述記憶手段外,其他不 必要配置空區塊資訊記憶用S R AM等的其他記憶媒體。 因此,可以提供較小容量且低耗電量之區塊消去型記憶裝 置。 . 另外,前述寫入手段,若進而具備將被記憶在前述記 億手段之前述空區塊資訊,更新爲表示前述資料以前述寫 入手段寫入到前述空區塊後所殘存的前述空區塊之資訊的 前述空區塊資訊之手段(le、4X、4B、5、20) ,則前述空區塊資訊被更新•隨時可以得到最新的空區塊 資訊。 . 前述空區塊資訊,可以被記憶在各空區塊的一部分, 以連鎖登錄的連鎖賓訊所構成..之資訊表示其他的1個空區 塊。此情況,前述寫入手段,可以具備依據前述連鎖資訊 ,判定空區塊,在該空區塊寫入前述資料之手段(4 X、 4 Β、5、2 0 )。 依據此構成,由於儲存空區塊列表所以不必要使用1 本紙張尺度適用中國國家標準(CNS > A4规格(210X297公釐了 (誚先閱讀背面之注意事項再硪荇本頁)
訂 >. -8 - Α7 Β7 五、發明説明(6 ) 個區塊,提高記億媒體的使用效率。另外’因根據空區塊 的連鎖資訊,特定寫入對象的區塊’所以可以使各區塊的 使用頻繁度均一化。 以連鎖資訊構成前述空區塊資訊的情況,配置記億最 初的空區塊位址之先頭空區塊記itf段(2 0 )等,'在此 處將資料寫入到附有所被記憶的物理位址之空區塊,以被 登錄在寫入資料的-區塊之連鎖資訊更換先頭空區塊記憶手 段的內容亦可。 以快閃記憶體等構成記憶手段的情況,記憶領域以資 料領域及冗長領域所構成。此情況,可以將連鎖資訊儲存 在前述冗長領域β 在於此樣的記憶裝置,連鎖資訊被寫入到空區塊的前 述冗長領域;前述資料寫在已經寫入連鎖資訊之空區塊上 面。 此時,由於使其在前述記憶領域之中相互間不致重複 而配置前述資料領域及前述冗長領域,因此前述資料的書 寫也不致破壞前述連鎖資訊。 然而,在於此第2觀點.之記憶裝置,前述記憶手段也 例如可以以複數晶片的快閃記憶體構成•此情況,前述連 鎖資訊,若爲以表.示次個空區塊被記憶在那個晶片的那個 區塊之資訊所構成亦可。 另外,本發明第3觀點之存取方法,係爲能以區塊單 位消去資料,能預先在消去資料的空區塊寫入資料之對於 區塊消去型記憶體的存取方法;其特徵爲: 本纸張尺度通用中园國家標準(CNS ) Α4規格< 210X297公釐) (甸先聞讀背面之注意事項再功31本瓦}
Q r • Ϊ/ -9- A7 一 ___B7_ 五、發明説明(7 ) 將表示附在前述記億體之物理位址與資料之邏輯位址 的對應關係之位址變換列表,使其記億在前述記憶體自身 » 當供給寫入對象資料及其邏輯位址時,藉由前述位址 變換列表判別在該邏輯位址是否已學寫入資料;被对定爲 存在時,判別前述空區塊而將前述資料寫入到該空區塊同 時-消去持有舊資料的區塊;被判定爲不存在時,判別前述 空區塊而將前述資料寫入到該空區塊; 其次,將表示寫入前述資料之前述區塊的物理位址與 前述邏輯位址的對應之資訊,追加到前述記憶體內的前述 位址變換列表,或是更新該資訊; 供給讀出對象資料的邏輯位址時•存取前述記憶體內 的前述位址變換列表,判別儲存該資料的位置之物理位址 ,從該物理位址讀出資料後輸出。 另外,本發明第4觀點之存取方法|係爲能以區塊單 位消去資料::能預先在消去資料的空區塊寫入資料之對於 區塊消去型記憶體的存取方法;其特徵爲: ^':;;?'部屮呔"-;?-^;^1消於合竹^卬^^ III—II ί嘩— {誚先閲讀背面之注意事項再填Κ本頁) 在前述記億體,使其記億表示空區塊之區塊列表: 在供給寫入對象資料時,根據前述記憶體內的空區塊 列表判別空區塊,在經判別過的空區塊寫入該資料。 依據第3及第4觀點之存取方法,可以將記億體的一 部分作爲位址變換列表或空區塊列表使用,不必要配置爲 了儲存這些列表之S R A Μ等的其他記億體,達到小容量 化、低耗電量化。 本紙張尺度述用肀國國家標準(CNS ) Α4規格(210X297公釐) -10- A7 B7 五、發明説明(8 ) 另外,本發明第5觀點之存取方法,係爲能預先在消 去資料的空區塊寫入資料之對於區塊消去型記億體的存取 方法;其特徵爲: 在備有前述記憶體的區塊,使其記憶表示記憶體的空 區塊之空區塊資訊; ‘ - 在供給寫入對象資料時,根據前述空區塊資料判別空 區塊’在經判別過.的空區塊寫入該資料,同時根據前述空 區塊資訊重新判別空區塊,消去記億前述空區塊資訊之前 述區塊的記億內容,同時在新判別過的前述空區塊寫入所 被更新過的空區塊資訊。 依據第5觀點之存取方法,可以將記憶體的一部分作 爲位址變換列表或空區塊列表使用,達到小容量化、低耗 電量化下,更新前述空區塊的資訊,而可以隨時得到最新 的空區塊資訊。 ' 另外,本發明第6觀點之存取方法,係爲能預先在消 去資料的空區塊寫入資料之對於區塊消去型記憶體的存取 方法:其特徵爲: iv:if·.-部中A打iv-vfoh T,>vjt合竹^印54 (誚先閲讀背面之注意事項再球3S本頁) >_ 在前述記憶體的各空面.塊的一部分,依順儲存由表示 其他空區塊的資訊所形成之空區塊連鎖資訊; 在供給寫入對象資料時,...判別以空區塊連鎖資訊所定 義的空區塊之連鎖的先頭空區塊,在經判定的空區塊寫入 資料。 依據第6觀點之存取方法,可以將記憶體的一部分作 爲空區塊列表使用》 本紙張尺度述用t國國家標準(CNS> A4規格(210X297公釐) -11
I A7 B7 五、發明説明(9 ) 另外,因寫入資料的區塊成爲以連鎖資訊所定義的連 鎖順序,所以能使記億體全體寫入頻繁度均一化。 〔實施形態〕 以下|說明本發明實施形態之記憶裝置。 > (第1實施形態) 本實施形態之記億裝置,係爲將位址變換列表等記憶 到快閃記憶體單元自身;如第1圖所示,以快閃記憶體單 元10及控制器20所構成。 快閃記憶體單元1 0係由記憶格陣列1、及I / 〇緩 衝器2、及X位址緩衝器3X、及區塊位址緩衝器3B、 及X位址解碼器4 X、及區塊位址解碼器4 B、及控制電 路5、及總體緩衝器6 ( Global Buffer )等所構成。 記億格陣列1係爲以複數個記億格所構成。各記憶格 例如是N AND型的記憶格,具有1位元組的記憶容量。 這些記億格,邏輯上,如第2圖所示,被配置成縱 16384行、橫528列昀矩陣狀。因此,記憶格陣列 1全體上具有8 . 65M位元組(Mbyt e)的記憶容 Μ ° · 記億格陣列1具備:8個的資料輸入輸出端T data、及 共通地連接到所對應行的記憶格之1 6 3 8 4個行控制輸 入端Trowcont、及在全部的記憶格共逋的讀出控制端 T readcont與寫入控制端T writecont、及資料消去用的消去 本紙張尺度適用中囤國家標準< CNS ) A4規格(2Ϊ0Χ297公釐) <誚先閱讀背面之注$項再蛾寫本萸) : --1 浐部中Λ !;;:iv-x'J.'JiT,ivi於合;i:^fr*,;'?: A7 B7 五、發明説明(1〇 ) 控制電路1 e。 當在記憶格陣列1的讀出控制端T readcont輸入控制訊 號時,控制訊號供給到行控制輸入端T rowcont,則洪給控 .· < 制訊號之行的記憶格,將該記億內容,從先頭記憶格每1 個分(即是1位元組),分成5 :2 §次,輸出到資科輸入 輸出端T data。 ,另則,當在竄入控制端T wrUecont輸入控制訊號時, 每1位元組分成5 2 8次|從先頭的記億格開始記憶從資 料输入輸出端T data所輸入的資料。 不過,由於各記憶格爲NAND型,所以資料的記錄 ,只能朝記憶値從「1」到「0」的方向進行;如果記憶 値爲0之記憶格,至記憶內容重設(reset)爲止,維持記 億値爲0的狀態。 如第2圖所示,記憶格的矩陣的各行構成具有5 2 8 位元組的記憶容量之頁次。在頁次附予連續性1〜 1 6 3 8 4的頁次位址;在被含在各頁次之記憶格,附予 連續性1〜528的地區· 如第2圖及第3圖所示.,各頁次係爲從先頭以1 6頁 單位構成1個區塊。各區塊具有8Kby t e的記憶.容量 :記億領域全體以1 0 2 4個區塊所構成。 另外,各頁次如第3圖所示係由從先頭占有5 1 2位 元組的領域之資料領域、及末尾占有16位元組的冗長部 所構成。在資料領域儲存本來的資料;在冗長部儲存錯誤 檢査碼等。 本纸张尺度適用中囡國家標準(CNS > A4规格(2丨OX297公釐) ί—€ΐ (邡先聞讀背面之注意事項再填"本頁) 訂 -13- A7 _B7__ 五、發明説明(11 ) 然且,在資料消去用的消去控制電路1 e,輸入指示 將特定區塊的資料消去之控制訊號,則重設被含在該區塊 的全部記億格的記憶內容(即是各記億格的記億値形成爲 「1」)。 在記億格陣列1,儲存爲了一取於此記憶格陣对1之 空區塊列表及位址變換列表。 -空區塊列表,•被記億在記億格陣列1的任意區塊之先 頭頁次;收存表示記憶格陣列1的各區塊其中1個是否爲 空區塊(即是在所被重設的狀態,不包含記億資料「〇」 的記憶格之區塊)之資訊。收存空區塊列表之區塊的資訊 ,如同後述’,被記憶在控制電路5。 第4圖表示記億格陣列1之區塊總數爲1 〇 2 4個時 之空區塊列表的構造例。此空區塊列表係由特定區塊的先 頭1 2 8位元組的記憶格(即是從先頭1 〇 2 4位元)所 構成;從先頭的位元依順序,從區塊1至區塊1 〇 2 4以 1對1對應1所對應的區塊爲空區塊時儲存「1」_ ’所對 應的區塊不是空區塊時儲存「0」。 位址變換列表,被記憶.在儲存空區塊列表之區塊的第 2頁次以後:儲存表示被分配到記憶格陣列1的各區塊之 邏輯位址的資訊。. ... 邏輯位址係爲在此記憶裝置依後述的動作讀寫時’藉 由後述外部的電腦1 1所備有的CPU (中央處理器) 1 2或控制器2 0等,當作資料讀寫的單位辨識之單位。 分配邏輯位址之領域的總數係爲比記憶格陣列1的記 本紙张尺度適用中國國家標準(CNS) A4规格(210X297公釐) (邻先閲讀背面之注意事項再填"本頁) 訂 -14 - ^^#.^^-^^.-^.1-^^^^.^^^^ A7 B7 五、發明説明(12 ) 億容量還小的所定値,例如爲1 6 0 0 0頁次分;各邏輯 位址的所佔有之記憶領域,例如一致於1頁次的所占有之 記憶領域。 邏輯位址具體上係由,例如將相當於比記憶格陣列1 的記億容量還小的所定値之大小\,如1 6 0 0 0頁次分 )的假想記憶領域區分成每5 1 2位元組之區間,在各區 間附註從0開始的連號所構成,即是由L B A ( Logic Block Address)所構成。 第5圖表示位址變換列表的構造例。位址變換列表係 由複數個記錄資訊所形成:在各記錄資訊.的先頭儲存邏輯 位址,繼而儲存對應附加在該邏輯位址之領域的先頭頁次 位置之區塊編號(Block Address)、及該先頭頁次之編號 〇 I/O緩衝器2,如第1圖所示,被連接至總體緩衝 器6、及記億格陣列1的資料輸入輸出端、及控制電路5 I/O緩衝器2,依據控制電路5的指示,進行將總 體緩衝器6所記憶的資料每位元組輸出到記憶格陣列1 的資料輸入輸出端T data之動作、及將從資料輸入輸出端 T data所輸出的資料每1位元組輸出到總體緩衝器6之動作 〇 X位址緩衝器3 X,由總體緩衝器6,輸入表示記憶 格陣列1的行位址(即是頁次位址)之行位址訊號,輸出 至X位址解碼器4X » 本纸乐尺度適用中固國家標準(CNS) Μ規格(2丨0X297公釐) {詞先聞讀背面之注意事項再填"本頁) ,/tv -15- A7 B7 五、發明説明(13 ) X位址解碼器4 X,將主動準位的控制訊號供給到行 位址訊號所指示之行或是控制電路5所指示之行的行控制 輸入端T rowcont。 區塊位址緩衝器3 B,由總體緩衝器6,輸入表示記 憶格陣列1的各區塊位址之區塊k $訊號,輸出到區塊位 址解碼器4 B。 、區塊位址解碼_器4 B,將指示消去區塊位址訊號所示 的區塊或是控制電路5所指示的區塊之資料的訊號,供給 到消去控制電'路1 e。 控制電路5,由總體緩衝器6輸入指令後解析,依據 解析結果,控制X位址緩衝器3X、 X位址解碼器4X、 區塊位址解碼器4B及I/O緩衝器2。 另外,控制電路5,接收由控制器2 0所供給的寫入 訊號S write及閂鎖訊號S latch »然後,依據這些訊號,如 後述控制記憶格陣列1及總體緩衝器6。另外,控制電路 5,在後述的時間,將忙碌訊號S busy及待命訊號S ready 供給到控制器2 0 » 另外,控制電路5,當裤儲存在總體緩衝器6之資料 表示後述的裝設指令或消去指令等的所定指令時,如後述 執行該指令所指示的處理。 然而,忙碌訊號S busy及待命訊號S ready介由同一的 訊號線傳送亦可。因此,例如當控制電路5在所定的訊號 線2施加表示2進制邏輯値1^1〃的電壓時,控制電路5 供給忙碌訊號S busy ;當施加表示2進制邏輯値的 本紙乐尺度適用中國國家標率(CNS ) Α4規格(210X297公釐} (1ί先閱讀背面之注意事項再填朽本頁)
-訂 -16- A7 B7 五·、發明説明(14 ) 電壓時,供給待命訊號S ready亦可。 {誚先閱讀背面之注意事項再读巧本頁) 總體緩衝器6被連接至I/〇緩衝器2及控制電路5 及控制器2 0。然且,依據從控制電路5所輸出的控制訊 號,記憶匯流排線1 3上的訊號及I /0緩衝器2的記憶 內容當中在供給控制訊號的時間給到自己之內容,將 所記億的內容輸出到X位址緩衝器3 X或是控制電路5。 -控制器2 0係.由C P U等所形成,被連接至快閃記億 體單元1 0的控制電路5 ;另外介由匯流排線1 3,被連 接至快閃記憶體軍元1 0的總體緩衝器6及電腦1 1的 CPU1 2。不過,構成控制器20之CPU若爲與電腦 1 1的CPU1 2相同的CPU亦可。 控制器2 0,依據由備有外部的電腦1 1之 C PU 1 2等所供給的指令,如後述,將寫入訊號S write 或閂鎖訊號S latch供給到控制電路5 ;在總體緩衝器6, 供給物理位址、寫入對象的資料、指令等,控制快閃記億 體單元1 0 另外,控制器2 0,記憶表示位址變換列表與空區塊 列表的位置、及最後進行寫>之區塊的位置之資料,當執 行依據從CPU 1 2所供給的指令之後述處理時,參照自 己所記億的資料。另外,控制.器20,從CPU12供給 以位元組單位表示所讀出的對象之資料量(即是位元組數 ),則記憶此資料量,在於後述的處理參照。 (第1實施形態的動作) 本紙乐尺度適用中國國家#準(CNS > A4规格(210X297公釐) -17- A7 B7 朽"部十次^-^^,-^-7¾於合n;s.印$': 五、發明説明(15 ) 其次,參照第6〜1 0圖說明資料寫入到此記億裝置 之處理。 第6圖係爲表示讀出資料的處理之流程圖。 第7圖係爲表示決定物理位址的處理之流程圖。 £ · 第8圖係爲表示寫入處理之流程.圖。 一 第9圖係爲表示消去舊資料的處理之流程圖。 -第1 0圖係爲.表示更新空區塊列表及位址變換列表的 處理之流程圖》 (資料讀出) 電腦1 1內的CPU1 2,從此記億裝置讀出資料時 _ ,如第6圖所示,執行資料讀出的處理。 開始處理,則C P U 1 2,將儲存讀出對象的資料之 邏輯位址輸出到匯流排線1 3上,將指示資料讀出的指令 及儲存所讀出的資料之記憶領域的頁次數,供給到控制器 2 ◦(第6圖,步驟S101)。 控制器20,回應從CPU12的指令,取得介由匯 流排1 3所供給的邏輯位址耳頁次數,記憶兩者(步驟 S 1 0 2 ) ♦ 然且,控制器.2 0,將位..址變換列表的先頭頁次之物 理位址供給到總體緩衝器6,且將閂鎖訊號S latch送出到 控制電路,待命從控制電路5供給待命訊號S ready (步驟 S 1 0 3 )。 控制電路5 *回應從控制器2 0的閂鎖訊號S latch, {誚先閱讀背面之注意事項再填β本頁)
T ti 本紙張尺度適用中园國家標準(CNS > A4规格(210X297公釐) . -18 - A7 B7 五、發明说明(16) 忙碌訊號S busy開始供給到控制器2 0,將閂鎖控制器 2 0所供給的物理位址之指示,送到總體緩衝器6。回應 此指示,總體緩衝器6閂鎖控制器2 0所供給的物理位址 (步驟S 1 0 4 )。被閂鎖在總體緩衝器6之物理位址當 中,針對區塊位址的部分介由區k年址緩衝器3 B而被供 給到區塊位址解碼器4B;針對頁次位址的部分介由X位 址緩衝器3X而被供給到X位址解碼器4X = 控制電路5,爲了進行位址變換列表的讀出|所以指 示由總體奋衝器送到供給頁次位址的X位址解碼器4 X, 使其選擇該頁次位址所示的頁次。 X位址解碼器4 X,回應從控制電路5的堉示,將主 動準位的控制訊號輸出到位址變換列表所儲存之頁次的行 控制輸入端T rowcont。因此,選擇位址變換列表當中,控 制器2 0所指示的頁次。 其次,控制電路5,將資料讀出的指示輸送到記憶格 陣列1的讀出控制端T readcont,停止忙碌訊號S busy的供 給,將待命訊號S ready供給到控制器2 0,另則記億格陣 列1,回應由控制電路5所箨出的指示,將位址變換列表 之該頁次的記億內容,介由I /0緩衝器2及總體緩衝器 6而每1位元組依順輸出到控制器2 0。 另則,控制器2 0,依順讀取從總體緩衝器6所供給 的資訊,因而讀取被記憶在該頁次的各邏輯位址、及被對 應附加在各邏輯位址的物理位址(步驟S 1 0 5 ) » 然且,控制器2 0,判別在從位址變換列表所讀出的 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先聞讀背面之注意事項再峨朽本頁) '訂- -多| -19- A7 B7 五、發明説明(17 ) Μ輯位址當中,是否與在步驟s 1 0 2從CPU 1 2所取 得的邏輯位址一致(步驟S106)。 在於步驟S 1 0 6,當判定爲沒有一致的邏輯位址時 ,控制器2 0,將位址變換列表的次個頁次之物理位址, 供給到總體緩衝器6,閂鎖訊號S latch送出到控制電路5 (步驟S107),此記憶裝置將處理回到步驟S104 9 __ 另則,在於步驟s 1 0 6,當判定爲有一致的邏輯位 址時,處理移動s 1 0 8。 在於步驟S108,控制器20 ’將在步驟S106 判定爲一致的邏輯位址所示之物理位址(即是讀出對象的 -資料之一定頁次當中先頭頁次的物理位址)之値供給到總 體緩衝器6,閂鎖訊號S latch送出到控制電路5。 所以快閃記憶體單元1 〇,進行與控制器2 0回應在 步驟S 1 〇 3所供給的閂鎖訊號S latch時的處理實質上相 同的處理,將控制器2 0供給到總體緩衝器6之物理位址 的記憶內容(即是讀出對象的資料當中尙未讀出的部分之 先頭頁次的內容),介由總,體緩衝器6而每1位元組依順 供給到控制器2 0 (步驟S 1 0 9 )。 另則,控制器.2 0 *在歩..驟1 0 9依順讀取總體緩衝 器6所供給的資訊,因而讀取所讀出的對象資料:將所讀 取的資料介由匯流排線1 3供給到CPU 1 2 (步驟 S 1 1 0 )。 然且,控制器2 0,判別步驟S 1 0 8的處理開始以 本紙張尺度適用中囡國家標準(CNS>A4^格( 210X297公釐) (誚先閲讀背面之注意事項再填寫冬頁) 訂 ,单 -20- A7 B7 五、發明説明(18 ) 後所讀出的頁次數是否達到從c PU 1 2所供給在步驟 S 102自己所記憶的頁次數(步驟Sill)。 然後當判定爲未達到時,控制器2 0,在控制電路5 停止忙碌訊號S busy的供給之時間,將所讀出的對象資料 之一定頁次的物理位址供給到總-緩_衝器6,閂鎖訊號 S latch送出到控制電路(步驟S 1 1 2 )。然後此記憶裝 置將處理回到步驟5109。 另則當判定爲已達到,則控制器2 0,例如介由匯流 排線1 3終了碼送出到C P U 1. 2,並且將控制訊號(未 圖示)輸出至CPU 1 2,因而讀出終了通知到 CPU12 (步驟 S113)。 C P U 1 2偵測到讀出終了(步驟S 1 1 4 ),則終 了資料讀出的處理。 步驟S 1 0 1〜S 1 1 4的處理,因而使用被儲存在 記憶格陣列自體的位址變換列表,檢索對應於邏輯位址之 物理位址的位置,依順讀出在該位置的資料。 當讀出對象的邏輯位址爲複數時,只以讀出對象的邏 輯位址個數返復進行步驟S 1. 〇 1〜S 1 1 4的處理。 (資料寫入:決定新的物理位址) 在記憶格陣列1寫入資料時,此記億裝置*首先進行 處理第7圖所示物理位址的決定,執行決定資料寫入對象 的物理位址之處理。 CPU 1 2例如首先從寫入對象的資料大小,以1頁 本紙張尺度適用中园國家標準(CNS ) A4規格(210X297公釐) (誚先閲讀背面之注意事項再填¾本頁) -α裝. 訂 ,Α- -21 - A7 B7 五、發明说明(19) 次的記憶容量爲5 1 2位元組,算出寫入所要的頁次數’ 決定作爲寫入對象的邏輯位址。 然後,C P U 1 2將寫入對象的邏輯位址當中編號較 小的輸出到匯流排線1 3上,將指示資料寫入的指令送到 控制器20(步驟S201)»_ . ~ 控制器20,在步驟S201回應從CPU12所送 出的指令,而進行與第6圖的處理中步驟S 1 0 3〜 S107的處理實質上相同的處理(步驟S202)。 即是從快閃記憶體單元1 0,讀出位址變換列表的內 容,依順判別所讀出的內容當中是否具有與步驟S 2 0 1 從C P U 1 2所取得的邏輯位址一致的位址,因而特定被 _對應附加在從C P U 1 2所取得的該邏輯位址之物理位址 〇 在步驟S 2 0 2,物理位址被特定,則控制器2 0記 億所被特定的物理位址(步驟S 2 0 3 )。然且爲了讀出 空區塊列表2所以將空區塊列表的物理位址供給到總體緩 衝器6,閂鎖訊號S latch送到控制電路5 (步驟S 2 0 4 )0 . 控制電路5係爲與步驟S 1 0 3供給閂鎖訊號S latch 的情況同樣,送到X位址解碼..器,使其選擇空區塊列表的 一定頁次。 然後,控制電路5,當頁次被選擇則將資料讀出的指 示送到記憶格陣列1的讀出控制端T readcont。記憶格陣列 1,當受到指示則將空區塊列表的一定頁次之記憶內容, 本紙張尺度適用中國國家標準(CNS ) A4規格{ 210X297公釐) (誚先閱讀背面之注意事項再填?t本頁) α裝· 訂 β· -22- 部 中 X·} li _τ ίίί f.· 竹 卬 V- A7 _B7__ 五、發明説明(20) 介由I/O緩衝器2及總體緩衝器6,而每1位元組依順 輸出到控制器2 0。 然後,控制器2 0依順讀取從總體緩衝器6所供給的 資訊,因而取得空區塊列表(步驟S205)。 其次,控制器2. 0根據所取‘罕區塊列表的內容,特 定屬於任意的空區塊之物理位址(步驟S 2 0 6 ),之後 決定將在步驟S 2.0 6所特定的物理位址作爲寫入對象的 邏輯位址所示之物理位址使用。 不過,在於步驟S206,開始第7圖的處理以後, 使其不致再度特定在步驟S 2 0 6已經被特定之物理位址 另外,在於步驟S 2 0 6,開始第7圖的處理以後, 在步驟S 2 0 6所被特定過的物理位址所屬之區塊,就是 資料被寫入到該物理位址後|也是作爲空區塊使用。 ' 另外,選擇未分配邏輯位址之物理位址,作爲資料的 寫入對象之物理位址亦可。 (資料的寫入:寫入至快閃靼憶體) 步驟S' 2 0 6的處理終了 ·,則控制器2 0執行第8圖 所示的寫入處理。. ... 即是控制器2 0,以步驟S 2 0 6的處理而特定物理 位址•則所特定的物理位址供給到總體緩衝器6,閂鎖訊 號S latch送到控制電路5。 控制電路5,回應閂鎖訊號S latch,而停止忙碌訊號 本紙張尺度通州中囡囤家標準(CNS ) Α4規格(210Χ297公釐) (誚先閱讀背面之注意事項再ίίκ•本页)
-23- fn部中^"^而·-^^消扑合0 ‘^卬_欠 A7 B7 五、發明説明(21 ) S busy的供給,開始待命訊號S ready供給到控制器2 〇。 然後,送到X位址解碼器4X,使其選擇在步驟S 2 0 6 所被特定的物理位址。 .' , 另則,控制器2 0,回應待命訊號S ready,而要求寫 入對象的資料供給到CPU12 (‘步驟S212) ; ~ C P U 1 2回應此要求而將寫入對象的資料當中先頭的1 位元組分,介由匯流排線1 3供給到控制器2 0。 然後控制器2 0,記憶介由匯流排線1 3從CPU所 供給之寫入對象的資料後供給到總體緩衝器6,寫入訊號 S write送到控制電路5 (步驟S 2 1 3 ) » 控制電路5,回應寫入訊號S write,而指示給總體緩 衝器6使其閂鎖被供給到總體緩衝器6之寫入對象的資料 ;停止待命訊號S ready的供給,再度開始忙碌訊號S busy 供給到控制器2 0。總體緩衝器6,閂鎖匯流排線1 3上 的資料,儲存到I / 〇緩衝器2。 ' 其次,控制電路5,爲了使其在記憶格陣列1記憶現 在被輸入至資料輸入輸出端T data之資料,所以主動準位的 寫入控制訊號輸出至寫入控刺端T writecont。回應寫入控 制訊號,而記憶格陣列1,將被輸入至資料輸入輸出端 T data之資料,記錄至現在所被選擇的頁次先頭之記憶格。 主動準位的寫入控制訊號輸出至記億格陣列1的寫入 控制端T writecont後,控制電路5,停止忙碌訊號S busy的 供給、再度開始待命訊號S ready供給到控制器2 0 ·控制 器2 0,偵測到待命訊號S ready的供給再度開始,則將處 本紙张尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) {誚先聞讀背面之注意事項再填4本頁} -訂- _Λ_ -24- A7 B7 五、發明説明(22 ) 理移到步驟S214» 在於步驟S 21 4,控制器2 0,送出要求後續資料 (对先聞诗背面之註意事項再蛾η本頁) 的訊號後,參照位元組計數器之値,判別5 1 2位元組的 .· 資料是否已寫到現在選擇中的頁次。 然且,判定爲5 1 2位元組已碑寫入,則控制器2 0 ,要求將次個邏輯位址送到CPU12(步驟S215) 〇 _ 然後C P U 1 2將次個邏輯位址送出到匯流排線1 3 ;控制器2 0取得該邏輯位址,則控制器2 0,將該邏輯 位址作爲步驟S 2 0 1所取得的位址使用,處理回到第7 圖的處理中的步驟S 2 0 2。 另則,判定爲5 1 2位元組未被寫入,則控制器2 0 ,將要求寫入對象的後續資料之訊號送到C P U 1 2 (步 驟 S 2 1 6 )。 - C PU 1 2,回應此訊號,判別是否具有寫入對象的 後續資料:判定爲沒有後續資料’則表示寫入終了之控制 碼供給到匯流排線1 3。另則,判定爲具有後續資料’則 C P U 1 2,將後續的1位.元組資料供給到匯流排線1 3 » ' 控制器2 0,在步驟S 2 1 6送出要求後續資料的訊 號後,從CPU1 2 *供給表示後續的資料或是寫入終了 之控制碼,則判別所被供給之控制碼是否爲表示寫入終了 之控制碼(步驟S217)。 然且,判定爲不是該控制碼’則控制器2 0將處理回 本紙张尺度適扣中國國家標準(CNS ) Α4规格(2丨0X297公楚) -25- A7 B7 五、發明説明(23) 到步驟S 2 1 3 ;判定爲是該控制碼,則移到第9圖所示 舊資料消去的處理。 然而,C P U 1 2將沒有寫入對象資料的情況通知到 控制器2 0之手法則爲任意:不限於介由匯流排線1 3供 給控制碼之手法,例如介由其他寧的控制線,使其將表 示沒有寫入對象資料的情況之控制訊號送出到控制器亦可 (資料寫入:_舊資料的消去) 取得寫入終了的控制碼之控制器2 0,執行第9圖所 示舊資料消去的處理。 第9圖的處理開始,則控制器2 0,首先根據已經讀 出過的位址變換列表之內容,特定在步驟S 2 0 3與屬於 自己所記憶的物理位址(即是在步驟S 2 0 6至被對應附 加新的物理位址爲止被對應附加在寫入對象的邏輯位址之 舊物理位址λ同樣的區塊之物理位址(步驟S 2 2 1 )。 然且,此記億裝置,將在步驟S 2 2 1所特定的各個 物理位址,作爲表示所讀出,的對象資料之先頭頁次的位址 :針對這些各個物理位址,依據第6圖步驟S 1 0 8〜 S114的處理進行資料讀出(步驟S222)。然後控 制器2 0進而進行與步驟S 2 0 4〜S 2 0 6的處理實質 上同樣的處理,特定儲存步驟S 2 2 2所讀出的資料之物 理位址(步驟S223)。 不過,在於步驟S 2 2 3,使其不特定屬於與儲存所 本紙张尺度適用中國國家標本(CNS) A4说格(2]0X297公釐) (词先W讀背面之注意事項再填寫本頁)
.訂 -j. -26- ^-9-中决^1?-^:-只-7消狄合竹;;;卬*',;?: A7 B7 五、發明説明(24 ) 讀出的資料之區塊同樣的區塊之物理位址,作爲儲存資料 之物理位址。 其次,此記憶裝置,依據第8圖的處理,將在步驟 S 2 2 2所讀出的資料寫入到在步驟S 2 2 3所特定的物 理位址(步驟S224)。 ’ . ' 其次,控制器2 0,將爲了進行消去記億內容的對象 之區塊指定的所定裝設指令,供給到總體緩衝器6,閂鎖 訊號S latch送到控制電路5 (步驟S 2 2 5 ) » 控制電路5,當在步驟S 2 2 5供給閂鎖訊號S latch 時,偵測到被供給到總體緩衝器6之資料.爲裝設指令,其 次決定將被供給到總體緩衝器6之資料作爲所消去的對象 _區塊之區塊位址使用。 其次,控制器2 0,將消去記億內容之對象區塊(即 是屬於在步驟S 2 0 3自己所記億的物理位址之區塊位址 ·*供給到總體緩衝器6,閂鎖訊號S latch送到控制電路5 (步驟 S 2 2. 6 )。 控制電路5,回應步驟S 2 2 6所供給的閂鎖訊號 S latch,而將指示送到總體釋衝器6 ;使其將控制器2 0 所供給之區塊位址閂鎖在總體緩衝器6。被閂鎖在總體緩 衝器6之區塊位址介由區塊位址緩衝器3 B被供給到區塊 位址解碼器4B;因此選擇消去記億內容之對象區塊。 其次,控制器2 0,將爲了消去記億內容之所定的消 去指令,供給到總體緩衝器6,閂鎖訊號S latch送到控制 電路5 (步驟S227)。 本紙乐尺度过用中囤囷家標準(CNS ) A4規格(210X 297公釐) {誚先閲讀背面之注f項再填巧本頁)
、1T -27- Α7 Β7 五、發明説明(25 ) 控制電路5,當在步驟S 2 2 7供給閂鎖訊號S latch 時,偵測到被供給到總體緩衝器6之資料爲消去指令,而 指示消去所被選擇的區塊之記億內容,送到區塊位址解碼 ·, · 器4 B。 受到指示之區塊位址解碼器4 p,將指示所被Μ擇的 區塊之資料作爲消去的對象之訊號,送到消去控制電路 Ι-e。因此,該區塊的記錄內容被消去。 步驟S 2 2 1〜S 2 2 7的處理,因而消去被記錄在 記億格陣列1的資料,被記憶與所被消去的資料相同區塊 之資料則退避到其他頁次= 然而,舊資料消去的處理,在寫入處理之後不必要進 行。因此,例如決定寫入資料的對象之物理位址後,首先 消去具有新的所被對應附加在寫入資料的對象之物理位址 的被對應附加在邏輯位址之舊物理位址的區塊之記錄內容 繼而使其在寫入資料的對象之物理位址寫入新的資料亦 可〇 .· 另外,進行資料的消去形態,並不限於如上述步驟 S 2 2 1〜S 2 2 7的情況.之以資料寫入的處理程序而被 進行之形態。因此,不依隨新資料的寫入進行資料的消去 亦可。 ... 具體上,例如首先C PU 1 2將指示資料消去的指令 送到控制器2 0,將消去對象的邏輯位址介由匯流排線 1 3供給到控制器2 0。 控制器2 0,回應指令,而進行與第7圖的處理步驟 本紙張尺度速州中國國家標準(CNS >A4規格(210X297公釐) {誚先閲讀背面之注意事項再填寫本頁) Τ
I -28- A7 B7 -"'部屮"^r^^wf^K^^"^ 五、發明説明(26) S2 0 1〜S 2 0 3中的處理同樣的處理;特定消去對象 的邏輯位址所示的物理位址(也就是消去對象的物理位址 _· 然且,控制器2 0,將所被特定的消去對象之物理位 址,作爲步驟S 2 0 3所被特定i啤理位址使用,進行上 述過步驟S221〜S227的處理。因此,消去對象的 物理位址所屬的區塊之記錄內容被消去。 然而,在於上述的資料寫入處理,控制器2 0 »當指 定新的寫入對象之物理位址時,資料依順被寫入到最後寫 入資料的空區塊以後之區塊•‘當在後續的區塊沒有空區塊 時,指定使其依順寫入到先頭的區塊之後的空區塊。 因此,寫入到空區塊因周期性進行,所以只有特定的 區塊之資料更新的頻繁度並未提高,因此防止集中性劣化 特定區塊的性能之事態 (空區塊列表及位址變換列表更新) 以上的處理,完成資料的消去或資料的寫入,則控制 器2 0,爲了更新空區塊列_表及位址變換列表,而開始第 1 0圖所示的處理。 在於第1 0圖所示的處理.,首先控制器2 0,爲了更 新空區塊列表,而進行與第7圖步驟S 2 0 1〜S 2 0 5 的處理實質上同樣的處理,從快閃記憶格單元1 0取得空 區塊列表,暫時記憶該空區塊列表(步驟S301)。 其次,控制器2 0,根據所暫時記億之空區塊列表的 ^^•度適用中國國家標準(〇呢>八4規格(210><297公釐) """ -29· (誚先閲讀背面之注意事項再填艿本頁)
、?τ .泉· A7 B7 五、發明説明(27) 內容,重新特定1個爲了寫入空區塊列表及位址變換列表 之空區塊,記億其區塊的先頭頁次(步驟S 3 0 2 )。 然且,控制器2 0,將所被暫時記憶的空區塊列表當 中表示進行資料寫入的空區塊及在步驟S 3 0 2所被特定 的空區塊之位元、或表示步驟S 2 9 6及S 2 2 3所被特 定的物理位址所屬的區塊之位元,從「1」變換爲「0」 。另外,控制器2- 0,將空區塊列表及位址變換換列表表 示現在一定的區塊之位元、或表示步驟S 2 2 7消去記錄 內容的區塊之·位元,從「0」變換爲「1」(步驟 S 3 0 3 ) ° 其次,控制器2 0,將步驟S 3 0 2所特定的空區塊 之先頭頁次的物理位址供給到總體緩衝器.6,閂鎖訊號 S latch送到控制電路5 (步驟S 3 0 4 )。 控制電路5,回應閂鎖訊號S latch,停止忙碌訊號 _S busy的供給,開始待命訊號S ready供給到控制器2 0 » 然後使其選擇從控制器2 0供給到總體緩衝器6之物理位 址,送到X位址解碼器4X。 另則,控制器2 0,回鹰待命訊號S ready,而將在步 驟S 3 0 3已完成變換的空區塊列表當中先頭的1位元組 分供給到總體緩衝器6 (步驟,S 3 0 5 ),寫入訊號 S write送到控制電路5 (步驟S 306) » 控制電路6,回應寫入訊號S write,而將從控制器 2 0供給到總體緩衝器6之資料使其閂鎖在總體緩衝器6 ,停止待命訊號S ready的供給,再度開始忙碌訊號S busy 本紙張尺度进用中固國家標毕(CNS > ( 2I0X297公釐) (誚先閲讀背面之注意事項再填容本頁)
T -30 -
I A7 ___B7 _ 五、發明説明(28 ) 供給到控制器2 0。總體緩衝器6,閂鎖匯流排線1 3上 的資料,而儲存在I /0緩衝器2。 其次,控制電路5,將I/O緩衝器2所儲存的資料 使其供給到資料輸入輸出端T data,主動準位的寫入控制訊 號供給到寫入控制端T wri tec on t、ψ將被供給到資料輸入 輸出端T data之資料,使其記憶在現在所選擇的頁次先頭之 記億格。、 然且,控制電路5,停止忙碌訊號S busy的供給,再 度開始待命訊號S ready供給到控制器2 0。 控制器2 0,偵測到待命訊號S ready供^的再度開始 ,則判別自己所暫時記憶的空區塊列表當中尙未供給到快 閃記憶體單元1 0的部分是否殘存(步驟S 3 0 7 )。 然後,判定爲仍殘存,則控制器2 0,將自己所暫時 記憶的空區塊列表之後續的1位組供給到總體緩衝器6( 步驟S308),處理移到步驟S308。 ""部中呔^^而.·^-11"^,^:;!"^?^ (誚先閲讀背面之注意事項再填寫本頁) 另則,判定爲未仍存,則控制器2 0,爲了更新位址 變換列表,而將位址變換列表的先頭頁次之物理位址供給 到總體緩衝器6,閂鎖訊號,S latch供給到控制電路5,待 命從控制電路5供給待命訊號S ready ((步驟S 3 0 9 )
Q 所以快閃記億體單元1 0,與在步驟S 1 〇 3供給問 鎖訊號的情況同樣地,停止忙碌訊號S busy的供給,而將 待命訊號S ready供給到控制器2 0 ;將位址變換列表當中 控制器2 0所指示的頁次之記錄內容,供給到控制器2 0 本紙張尺度速周中國®家標準(CNS ) A4規格(2】〇X2?»7公釐) -31 - A7 B7 五、發明説明(29) 〇 另則,控制器20,與步驟S105同樣地,從快閃 記億體單元1 0 ’讀取被記億在自己所供給的物理位址之 頁次的各邏輯位址、及被對應附加在各邏輯位址之物理位 c 址後暫時記億(步驟S 3 1 0 )。 ' 其次,控制器2 0,判別在所暫時記億的各邏輯位址 當-中,是否具有與.自己所記憶的邏輯位址一致的位址作爲 變更物理位址分配之對象(步驟S 3 1 1 ) » 當判定爲不一致時,控制器2 0將處理移到步驟 S 3 1 3。當判定爲一致時,控制器2 0將自己所暫時記 憶的物理位址當中被對應附加在判定爲一致的邏輯位址之 _物理位址,變換爲新的被對應附加在該邏輯位址之物理位 址(步驟S3 12),處理移到步驟S313。 例如,作爲資料寫入的對象,C P U 1 2供給到控制 器2 0之邏輯位址,在於步驟S 3 1 1 ,判定爲與控制器 2 0所記憶的邏輯位址一致,作爲變更物理位址分配之對 象。然後在步驟S 3 1 2,該邏輯位址所示之物理位址, 從步驟S 2 0 2所被特定的蓐物理位址,變換爲步驟 S 2 0 6所被特定的新物理位址。 其次,此記億裝置,進行與步驟S301〜S308 的處理實質上同樣的處理,因而將位址變換列表當中自己 所暫時記億之1頁次分的部分,寫入到記憶格陣列1當中 開始第1 0圖的處理以後進行最新的寫入之頁次的次個頁 次(步驟S 3 1 3 )。 本紙乐尺度述國家標準(CNS ) A4規格(210X297公釐1 (誚先閱讀背面之注意事項再填荇本頁) 訂 ->· -32 - u;fi部中Λί?έν·而h 3消佟合竹幻印·" A7 ___B7__ 五、發明説明(3〇 ) 完成寫入,則控制器2 0判別步驟S 3 1 3所寫入的 頁次數是否相等於位址變換列表的總頁次數,因而判別是 否完成位址變換列表的寫入(步驟S3 14)。 然後,當判定爲完成時,處理移到步驟S 3 1 6。判 s 定爲未完成時,將位址變換列表的辛個頁次之物理位_址, 供給到總體緩衝器6,閂鎖訊號S latch送出到控制電路5 (步驟S315)-,處理移到步驟S310。 在於步驟S 3 1 6,控制器2 0,記憶更新後的空區 塊列表及位址‘變換列表之位置。 然後,此記憶裝置,依據與上述過的步驟S 2 2 1〜 S 2 2 7同樣的處理,消去具有更新前的空區塊列表及位 址變換列表之邏輯位址的記憶內容(步驟S 3 1 7 )。 然而,在此記億裝置,依資料的寫入順序,將該資料 的邏輯位址與物理位址的對應關係寫入到位址變換列表。 然後,在資料的讀出時,依順査閱位址變換列表而讀出邏 輯位址與物理位址的對應關係。對於此點,利用如下的高 速化手法讀出邏輯位址與物理位址的對應關係亦可》 例如,控制器20,在賣料的寫入時,從CPU12 所送出的邏輯位址,使用所定的隨機指位函數,求出在邏 輯位址與物理位址的對應關係之位址變換列表內的記憶位 置,使其在所求出的記憶位置記憶邏輯位址與物理位址的 對應關係,而控制快閃記憶體單元1 0亦可。然後控制器 2 0,在資料的讀出時也使用相同隨機指位函數,從 C P U 1 2所送出的邏輯位址,求出邏輯位址與物理位址 本紙张尺度適抝中國國家標準{ CNS ) A4規格(210X297公釐) —-I------α裝— (誚先閲讀背面之注意事項再填巧本頁) 訂 -33- A7 __B7___ 五、發明説明(31 ) 的對應關係之記億位置,若從快閃記億體單元1 〇當中自 己所求出的記憶位置讀出物理位址亦可。 此情況,造成從CPU12所送出的邏輯位址所求得 的記憶位置發生衝突時,此時在所求得的記憶位置的次個 記憶位置,記憶邏輯位址與物理if立址的對應關係,或是特 別地設置記億所衝突的位置之領域亦可β -如以上所說晛過,此記億裝置,在記憶格陣列1自身 儲存位址變換列表及空區塊列表,且能用這些列表讀出資 料及寫入資料。 然而,各區塊的大小不限於上述的大小。例如,各區 塊不須要以1 6頁次所構成,例如若爲各頁次大小的整數 倍亦可。 另外,此記億裝置例如爲具備J E I DA/ P C M C I Α介面的快閃記憶體之情況,各頁次的大小, —般是藉由電腦1 1上所執行的0S (作業系統)而被決 定,但並不是一定藉由0S決定。 另外各區塊的大小,一般是在此記憶裝置爲固有之値 ,但此記憶裝置中各區塊的六小,藉由外部的控制而能指 定的大小亦可。 - (第2實施形態) 在第1實施形態的記憶裝置,表示空區塊的位置之資 訊集中儲存在特定的領域。但是,表示空區塊的位址之資 訊不須要集中保存,例如在各空區塊依順儲存表示其他空 本紙張尺度適;0中國國家標準(CNS ) Α4規格(210X297公釐) {誚先閱讀背面之注意事項再蜞??本萸)
訂 _,尿· -34- A7 B7 五、發明说明(32 ) 區塊的位置之資訊,因而可以取其使空區塊連鎖的形態, 進行空區塊的管理。 以下,參照第1 1圖〜第1 3圖說明具備此樣所連鎖 的空區塊之第2實施形態的記憶裝置及其空區塊管理之處 理。 · 此實施形態的記億裝置之基本構成係爲與第1實施彤 態的記憶裝置之基.本構成實質上同樣。不過在此實施形態 ,位址變換列表被儲存在任意區塊的先頭領域。 另外,.在各空區塊的冗長部之所定位置,記億表示比 該區塊,最接近邏輯地之後的空區塊當中的空區塊編號之 空區塊資訊》 以此空區塊資訊所被定義之空區塊連鎖,係爲以物理 地空區塊配置相異的順序連鎖。 另外,控制電路5,記憶空區塊的連鎖當中最初的空 區塊之空區塊編號。 在此實施形態的記憶裝置,如上述,配置資料領域及 冗長部使其在各頁次中相互間不致重複。 因而,就是單以寫上資料而執行將資料寫入到已經寫 入空區塊寶訊的空區塊之處理,也不致破壞被寫入到空區 塊的冗長部之空區塊資訊。 (第2實施形態的動作) 資料寫入到此記憶裝置之處理*除了資料寫入之處理 、及更新空區塊資訊及位址變換列表之處理以外,與第1 本紙張尺度適用中國國家標準(CNS) A4規格(2丨0X297公釐) {誚先閲讀背面之注$項再域巧本頁)
-35- A7 B7 五、發明説明(33) 實施形態之處理同樣。因此,以資料寫入之處理、及更新 空區塊資料與位址變換列表之處理爲中心,參照第1 2〜 1 3圖說明此記憶裝置的動作》 (資料寫入) C - 在於此記憶裝置’當寫入資料時,從第1 2圖所示的 步驟S 5 0 1開始虡理》 在於步驟S501 ’ CPU12,特定寫入對象的邏 輯位址後,將該邏輯位址當中最小的編號位址之値供給到 匯流排線1 3上,指示資料寫入的指令供給到控制器2 0 〇 控制器2 0,回應在步驟S 5 0 1所供給的指令,介 由匯流排線1 3記憶從C P U 1 2所供給的邏輯位址,作 爲寫入對象的邏輯位址(步驟S 5 0 2 )。 ' 繼而’控制器2 0,進行與之前所述過步驟s 2 〇 2 的處理實質上同樣的處理,因而特定被對應附加在自己所 記億的寫入對象的邏輯位址之物理位址(步驟S 5 0 3 ) 0 朽"部屮^"-^'^d消於合竹if印η {郃先閱讀背面之注意事項再域穴本頁) 其次/控制器2 0,參照自己所記憶的鸾料,特定先 頭的空區塊之先頭.頁次(步驟S504)。然且,以後決 定相互更換使用步驟S 5 0 3所特定的物理位址、及在步 驟S504所特定的頁次之物理位址(步驟S 505)。 因此,寫入對象的物理位址形成爲步驟S 5 0 4所特定的 在連鎖的先頭空區塊之物理位址。 本紙張尺廋適用中困國家標準(CNS ) A4規格(210X297公釐) ί···';;1!:^·屮呔 di5mJIi/i贤合竹.w印Ϊ! Α7 Β7 五、發明説明(34 ) 其次’控制器2 0,將在步驟S 5 0 5決定作爲寫入 對象之物理位址,供給到總體緩衝器6 ;指示從該物理位 址所示的頁次先頭至第5 1 3位元組以後,送到控制電路 5 (步驟 S 5 0 6 )。 控制電路5,指示選擇步驟S 5 0 4所特定的貢次, 送到X位址解碼器4 X ;繼而,將資料讀出的指示送到記 億格陣列1的讀出制端丁 readcont。記億格陣列1,將被 記億在該頁次的冗長部之空區塊資訊,介由〗/〇緩衝器 2及總體緩衝器6,每1位元組依順供給到控制器2 0。 控制器2 0 ’讀取從快閃記憶體單元1 〇所供給的空 區塊資訊,則記憶該空區塊資訊作爲先頭的空區塊之位置 資訊(步驟S507)。步驟S507所記憶之空區塊資 訊’表示在經過第1 2圖所示的處理後形成爲新連鎖的先 頭之空區塊。 繼而,此記憶裝置’使用在步驟S5 0 5決定作爲寫 入對象的頁多之物理位址,作爲第1實施形態中步驟 S 2 0 6所特定之物理位址,進行與上述步驟s 2 1 1〜 S 2 1 7的處理實質上同樣哼處理,寫入資料(步驟 S 5 0 8 )、 : 然且’步驟S 5 0 8的處理當中在於步驟S 2 1 7之 處理,判定爲從C PU 1 2供給表示寫入終了之控制碼, 則控制器2 0,終了資料寫入的處理。 另外’在於步驟S 2 1 4之處理,判定爲在現在選擇 中的頁次寫入5 1 2位元組的資料,則控制器2 0,要求 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) j丨":----樣! (誚先閱讀背面之注f項再峨艿本頁) •訂 -37- A7 _ _B7_ 五、發明説明(35 ) 次個邏輯位址的供給之訊號送到CPU12 : C*PU12 回應此訊號,而將次個邏輯位址送出到匯流排線1 3上。 然且,控制器20,介由匯流排線13上從CPU12取 得次個邏輯位址,則將該邏輯位址作爲寫入對象的邏輯位 址,寫到從前所記憶的邏輯位址i择記憶,處理回封步驟 S 5 0 3。 .由以上所說明-過步驟S501〜S508的處理,因 而從空區塊連鎖的先頭依順特定寫入對象的邏輯位址所示 之物理位址,在所被特定的空區塊進行資料的寫入。 (更新空區塊資訊及位址變換列表) ' 控制器2 0,當更新空區塊資訊及位址變換列表時, 由第1 3圖的步驟S6 0 1開始處理。 在於第13圖所示之處理,首先,控制器20 ·參照 -自己所記憶的資料,特定先頭的空區塊之先頭頁次(步驟 S 6 0 1 ) ' 其次,控制器2 0,將步驟S 6 0 1所特定的頁次之 物理位址供給到總體緩衝器,6,閂鎖訊號S latch送到控制 電路5(步驟S602)。 控制電路5,回應閂鎖訊號S latch,指示選擇被供給 到總體緩衝器6的物理位址所示之頁次送到X位址解碼器 4 X,選擇頁次則資料讀出的指示送到記億格陣列1的讀 出控制端T readcont。記憶格陣列1,將該頁次的記億內容 ,介由I/0緩衝器及總體緩衝器6每1位元組依順輸出 本紙張尺度边抝中國國家標準(CNS ) A4規格(210X297公釐) (誚先閱讀背面之注意事項再硪巧本頁) 訂 本 -38 - A7 __ B7 __ 五、發明説明(36 ) 到控制器2 0。 然且,控制器2 0,依順讀取從總.體緩衝器6所供給 的該記憶內容當中從先頭至第5 1 3位元組以後,因而取 得被記憶在所被讀取的頁次之冗長部的空區塊資訊(步驟 S 6 〇 3 ) ° ' 控制器2 0,讀取空區塊資訊*則將該空區塊資訊, 寫到步驟S6 0 1_所特定的先頭空區塊之先頭頁次的資訊 上。即是將先頭空區塊的位置之資訊更新爲該次個空區塊 的位置之資訊(步驟S604) » 其次,控制器20,執行前述過步驟S309〜 S315的處理而更新位址變換列表(步驟S605); 記億更新後位址變換列表的位置(步驟S 6 0 6 )。 不過,更新後的位址變換列表,在步驟S 6 0 1所特 定,寫入到在現在所被選擇的頁次之邏輯位址。另外在應 被更新的資訊,除了重新分配邏輯位址的物理區塊之資訊 外,其他含有前述過步驟S 5 0 5中物理位址的更換結果 之資訊。 κ nrf -叫. t A 代 4·. ii .1 >V- f- 合 卬 (誚先閱讀背面之注意事項再填β本頁) _> 其次,控制器2 0,將芦己爲現在特定的頁次之物理 位址供給到總體緩衝器6,閂鎖訊號S latch送到控制電路 5(步驟 S608)。 控制電路5,回應閂鎖訊號S latch,選擇被供給到總 體緩衝器6之物理位址所示的頁次送到X位址解碼器4 X |將資料讀出的指示送到記億格陣列1的讀出控制端 T readcont,在記憶格陣列1,將該頁次的記憶內容,介由 本纸張尺度適用肀國囷家標率(CNS ) Α4規格(210Χ297公釐) -39 - A7 B7 i-JT部中也ίΓίν-XJh 1-消托合卬纪 五、發明说明(37) I /0緩衝器2及總體緩衝器6依順供給到控制器2 0。 然且,控制器2 0,依順讀取從總體緩衝器6所供給 的資訊當中從先頭至第5 1 3位元組以後,因而取得被記 憶在該頁次的冗長部之資訊(步驟S 6 0 9 )。 其次,控制器2 0,判別在S 6 0 9所讀取的資 訊當中是否具有空區塊資訊(步驟S 6 1 0 )。 -當具有空區塊.資訊時,控制器2 0,特定該空區塊資 訊所示的次個空區塊之先頭頁次(步驟S 6 1 1 ),處理 回到步驟S 6 0 8。 當沒有空區塊資訊時,現在所被特定的頁次爲末尾空 區塊的先頭頁次。 此時,控制器20,進行與上述步驟S301〜 S 3 0 8的處理實質上同樣的處理,先頭的5 1 2位元組 爲空白,在第5 1 3位元組以後,使其將含有現在儲存更 新前的舊位址變換列表之區塊資訊作爲空區塊資訊的資料 ,寫入到現在所被特定的頁.次,而控制快閃記憶體單元 10(步驟 S612)。 因此,現在儲存舊位址.變換區塊之區塊’寫入到空區 塊連鎖的宋尾。 其次,此記憶裝置,依據與上述過步驟S 2 2 1〜 S 2 2 7同樣的處理,消去具有更新前的位址變換列表之 區塊的記億內容(步驟S 6 1 3 )。因此’儲存舊位址變 換區塊之區塊形成爲空區塊。 以上所說明過步驟S601〜S613的處理’因而 (誚先閲讀背面之注意事項再峨寫本頁)
^* >v
I 本纸張尺度適用中國國家標车(CNS} A4現格(210X297公釐) • 40- A7 B7 朽"部屮-欠^^而.-])3消於合竹,^印*,:本 五 、發明说明(38 ) 1 空 區塊 資 訊及位址 變換列表被更新 J I 然 而 ,將記 億 格 陣 列 1 初 期 化 的 情況 7 控 制 器 2 0 , 1 I —' 旦 消 去 記憶格 陣 列 1 的 全 區 塊 內 容 後 使其 將 空 ]i5r 塊 連 1 鎖 資 訊 寫 入到各區塊的冗長部 ,而控制快閃記憶體單 •元 先 閲 -1 1 1 0 〇 - - 讀 背 τδ | 之 1 此 時 ,控制 器 2 0 如 第 1 1 圖 所 示 使其 分散 地 連 注 1 I 鎖 空 區 塊 ,而寫 人 連 鎖 資 訊 〇 此 樣 構成 連 jVf> 鎖 資 訊 若使 其 ψ 項 1 1 \ 1 分 散 資 料 的寫入 位 址 則 只 返 復 — 部 分 的 領 域 可以 防 止 資 t 」裝 料被 寫 入 的事態 〇 頁 1 1 然 而 ,本發 明 並 不 限 於 上 述 的 實 施形 態 種 種 的 變 形 1 | 及 應 用 皆 爲可能 0 1 I - 例 如 ,在上 述 實 施 形 態 爲 使 容 易 理 解 以 1 位 元 組 1 *訂 單 位 進 行 CPU 1 2 與 記 憶 裝 置 之 間 的 資 料 收 授 但 以 2 1 1 位 元 組 、 4位元 組 單 位 進 行 等 9 資 料 的 傳 送 單 位爲 任 意 〇 I 1 同 樣 地 記憶格 的 容 量 也 不 限於 1 位 元 組 2 位 元 組 等 亦 1 I 可 〇 - J% | 另 外 ,被用 在 上 述 實 施 形 態 的 記 億 裝 置 之 記 憶格 陣 列 1 1 1 只 是 1 晶片。 不 過 > 本 發 -明 也 可 以 適 用 於 具 有複數 晶 片 1 的 快 閃 記 億體之 記 憶 裝 置 〇 此情 況 f 將位址 變 換 列 表 ( 及 1 空 區 塊 列 表)記 憶_在 任 何 1 個 晶 片 的 快 閃 記 憶 體 之 任何 1 1 個 區 塊 內 ;進而 控 制 器 2 0 若 爲 記 億 儲 存 位 址 變 換 列 表 ( 1 1 I 及 空 區 塊 列表) 的 晶 片 之 資 訊 即 可 〇 另 外 t 如 上 述 第 2 實 1 1 施 形 態 以連鎖 資 訊構 成 空 區 塊 資 訊 的 情 況 > 若 將 表 示 次 1 1 個 空 區 塊 的一個 晶 片 及 區 塊 編 號 之 連 鎖 資 訊 寫 入 到 冗 長 領 1 1 1 本紙張尺度通ffl中镯國家標準< CNS ) A4規格(210X297公釐) •41 · 釘^.部屮呔<?.^-^.,^.1;/)扣合竹11印¥^ A7 B7 五、發明説明(39) 域即可。 另外,在上述的實施形態,記憶格陣列1係爲以 NAND型所構成,但以NOR型構成亦可》 另外,於上述實施形態,在記憶裝置內配置控制電路 5,但使其在控制器2 0或C P U丨2進行執行控制電路 5之動作,因而不使用控制電路5,也能控制對於記憶格 陣列1的存取。另,外,使其在CPU 12進行執行控制器 2 0之動作•因而不使用控制器2 0 »也能控制對於記憶 格陣列1的存取。 C PU 1 2執行控制電路5或控制器2 0之動作的情 況,從儲存爲了執行上述的控制動作之程式的媒體(軟碟 ,CD -ROM等),將該程式安裝到電腦1 1,在〇 S (作業系統)上使其動作,因而使其執行上述的處理。 i〔圖面之簡單說明〕 第1圖係爲表示本發明實施形態之記憶裝置的基本構 成之方塊圖。 第2圖係爲表示記億格障列的構成之圖。 第3圖係爲表示記憶領域的邏輯構造之圖。 第4圖係爲表示空區塊的構成例之圖。 第5圖係爲表示位址變換列表的構成例之圖。 第6圖係爲表示讀出資料的處理之流程圖》 第7圖係爲表示決定物理位址的處理之流程圖》 第8圖係爲表示寫入處理之流程圖。 本紙张尺度適用中园國家榡準(CNS ) A4規格(210X297公) --\-------- (誚先閱讀背面之注意事項再填寫本頁) 訂 Λ. -42- A7 B7 五、發明説明(4〇 ) 第9圖係爲表示舊資料消去的處理之流程圖。 第1 0圖係爲表示更新空區塊列表及位址變換列表的 處理之流程圖。 第1 1圖係爲第2實施形態的記億裝置中空區塊的連 鎖之槪念圖。 : ' 第1 2圖係爲第2實施形態的記憶裝置中資料寫入處 理之流程圖。 . 第1 3圖係爲表示第2實施形態的記憶裝置中更新空 區塊資訊及位址變換列表的處理之流程圖。 〔發明效果〕 如以上所說明過,依據本發明,表示空區塊位置之資 訊或表示邏輯位址與物理位址的對應關係之資訊等,被記 億在區塊消去型記億媒體》因而,不須要另外準備記憶表 示空區塊位置之資訊或表示邏輯位址與物理位址的對應關 係之資訊等的記憶媒體。 •#'-'-;:部中^"^^.-^^;/1-卟^竹^印*-,1?: (誚先閱讀背面之注意事項再填巧本頁) 主要元件對照表, 1 記衞格陣列 1 e 消去控制電路 2 I / 0緩衝器 3 X X位址緩衝器 3 B 區塊位址緩衝器 4 X X位址解碼器 本紙乐尺度適州中國國家標準(CNS > A4規格(210X297公釐) -43- A7 B7 五、發明説明(41 ) 4 B 區塊位址解碼器 5 控制電路 6 總體緩衝器 10 快閃記憶體單元 11 電腦
1 2 CPU 1 -3 匯流排線. 2 0 控制器
讀 背. 意 事 項 再J I裝 訂
本紙張尺度垴用中园國家標準(CNS > Α4規格(2!〇Χ297公釐) 44-

Claims (1)

  1. 經濟部中央標準局另工消费合作社印製 ^ Ί{ ίί 20 1 09 Β8 cs D8 六、申請專利範圍 1 .—種記憶裝置’其特徵爲:係由含有分配物理位 址之複數個記憶區塊之記憶手段(1 ).及 以記憶區塊單位統籌消去前述記憶手段的記憶資料之 消去手段(1 e )、及 輸入資料和邏輯位址,決定該声料的前述記憶手段內 之記憶位置,將該資料寫入到該記憶位置之寫入手段( 4 X、4 B、5、.2 0 )等所構成; 前述記憶手段,記憶儲存有表示前述邏輯位址與前述 記億手段的物·理位址之對應關係的資訊之位址變換列表·, 前述寫入手段,具備將表示寫入前述資料的位置之物 理位址與所輸入的邏輯位址之附有對應的資訊,追加到前 述位址變換列表,或是更新前述位址變換列表之手段( 4X、4B、5、20)。 2 .如申請專利範圍第1項之記憶裝置,其中進而具 備由記憶寫入前述位址變換列表之區塊的物理位&之手段 (2 0 )、及 存取儲存有前述位址變換列表之區塊,讀出對應於讀 出對象的資料之邏輯位址的_物理位址之物理位址讀出手段 (4X、4— B、5、20)、及 讀出被儲存在以前述物理位址讀出手段所讀出的物理 位址之資料後輸出之手段(4X、4B、5、20)等所 構成之讀出手段(4X、 4B、 5、 20) » 3 .如申請專利範圍第2項之記億裝置,其中前述記 憶手段*記憶儲存有表示未記憶資料之空區塊的資訊之空 {請先E讀背面之注意事項再填寫本頁)
    本紙張尺度逍用中國國家揲率(CNS ) A4規格(210Χ297公釐) -45- 經濟部中央標準局貝工消f合作社印装 A8 B8 C8 D8 六、申請專利範圍 區塊列表; 前述寫入手段具備:存取記憶前述 ’而從被登錄在前述空區塊列表之空區 ·. 象的區塊之空區塊選擇手段(2 0 )、 料寫入到前述空區塊選擇手段所-擇的 * - 入手段(4Χ、4Β、5、20)。 -4 .如申請專.利範圍第3項之記憶 憶手段,將前述位址變換列表及前述空 個區塊內。. 5 .如申請專利範圍第3項之記憶 備:由除去儲存在以前述空區塊寫入手 寫入前述資訊之前所存在的前述空區塊 塊列表之手段(le、4Χ、4Β、5、 將儲存以前述空區塊寫入手段而於 述資訊之後所殘存的前述空區塊資訊之 使其記憶在前述記憶手段之手段(4 X )等所構成之空區塊列表更新手段(1 5、2 0 )。 6.如申請專利範圍第5項之記憶 憶手段,將前述位址變換列表及前述空 個區塊內。 7 .如申請專利範圍第1項之記億 憶手段,記憶儲存有表示未記憶資料的 塊列表; 空區塊列表之區塊 塊當中選擇寫入對 及將寫入對象的資 空區塊之空區塊寫 裝置,其中前述記 區塊列表記憶在1 裝置,其中進而具 段而於前述空區塊 之資訊的前述空區 2 0 )、及 前述空區塊寫入前 前述空區塊列表, 、4 B、5、2 0 e、4 X、4 B、 裝置,其中前述記 區塊列表記億在1 裝匱,其中前述記 空區塊資訊之空區 請 先- 閲 讀 背 & 之 注 意 事 項 再 Λ 本紙張尺度逋用中國國家揉準(CNS ) A4規格(210X297公釐) -46- 經濟部t央揉率局負工消费合作社印製 AS B8 C8 DS 六、申請專利範圍 前述寫入手段具備:存取記億前述空區塊列表之區塊 ,而從被登錄在前述空區塊列表之空區塊當中選擇寫入對 象的區塊之空區塊選擇手段(2 0 )、及將寫入對象的資 料寫入到以前述空區塊選擇手段所選擇的空區塊之空區塊 寫入手段(4X、4B、5、2 0)_。 — 8 .如申請專利範圍第7項之記憶裝置,其中前述記 億手段,將前述位址變換列表及前述空區塊列表記億在1 個區塊內。 9 .如申請專利範圍第7項之記憶裝置,其中進而具 備:由除去記億在以前述空區塊寫入手段而於前述空區塊 寫入前述資訊之前所存在的前述空區塊之資訊的前述空區 塊列表之手段(le、4X、4B、5、20)、及 將儲存以前述空區塊寫入手段而於前述空區塊寫入前 述資訊之後所殘存的前述空區塊資訊之前述空區塊列表’ 使其記憶在前述記憶手段之手段(4X、4B、5、2 0 )等所構成之空區塊列表更新手段(1 e、4X、4B、 5、2 0 )。 1 0 .如申請專利範圍声9項之記億裝置’其中前述 記憶手段,'將前述位址變換列表及前述空區塊列表記憶在 1個區塊內· 1 1 · 一種記億裝置,其特徵爲:係由含有分配物理 位址的複數個記憶區塊之記憶手段(1 )、及 以記憶區塊單位統著消去前述記憶手段的記億資料之 消去手段(1 e )、及 本紙張尺度逋用中國國家標準(CNS ) ( 210X297公釐) —-------G裝— (請先閲讀t面之注意事項再填寫本頁) 訂- _^ -47- 經濟部中央揉準局员工消費合作社印裝 A8 BS C8 D8 六、申請專利範圍 輸入寫入對象的資料及邏輯位址,決定該資料的前述 記憶手段內之記憶位置,該資料寫入到該記憶位置之手段 (4X、 4B、 5、 20)等所構成; .* 前述記億手段,記億表示未記憶前述資料的空區塊之 空區塊資訊: ^ _ 前述寫入手段,在前述空區塊資訊所示之空區塊寫入 前述資料。 1 2 .如申請專利範圍第1 1項之記憶裝置,其中前 述寫入手段更而具備:將被記憶在前述記憶手段之前述空 區塊資訊,更新爲表示以前述寫入手段而於前述空區塊寫 入前述資料之後所殘存的前述空區塊之資訊的前述空區塊 資訊之手段(le、4X、4B、5、20)。 1 3 .如申請專利範圍第1 2項之記憶裝置,其中前 述空區塊資訊,被記憶在各空區塊的一部分,以連鎖登錄 的連鎖資訊所構成表示其他的1個空區塊: 前述寫入手段具備,依據前述連鎖資訊,判別空區塊 ,在該空區塊寫入前述資料之手段(4X、 4B、 5、 2 0 ) ° 1 4 /如申請專利範圍第1 3項之記憶銨置’前述記 憶手段由資料領域及冗長領塽所構成;前述連鎖資訊被儲 存在前述冗長領域。 1 5 .如申請專利範圍第1 2項之記憶裝置,.其中前 述空區塊資訊,被記憶在各空區塊的一部分,以連鎖登錄 的連鎖資訊所構成表示其他的1個空區塊; —ίί4—, Γ請先閲讀背面之注意事項再填寫本頁) -訂 .冬 本紙張尺度適用中國國家檩準(CNS > A4说格(210X297公釐) -48 A8 B8 C8 D8 經濟部中央橾牟局員工消費合作社印裝 六 V 1 _請專利範圍 前述寫入手段,具 備 記億 在前述連鎖 資 訊 所 定 義 的 連 鎖 之 最初的空區塊之物理位址的先頭空區塊記憶手段( 2 0 ):且具備在附有 此 物理 位址的空區 塊 寫 入 前 述 資 料 t 同 時將被登錄在該區 塊 之連 鎖資訊使其 記 憶 在 前 述先 頭 空 區塊記憶手段之手段 c 4 X、 4· B、5、 2 C ) 〇 — 1 6 .如申請專利 範 圍第 1 5項之記 億 裝 置 其 中 述 記 憶手段由資料.領域 及 冗長 領域所構成 刖 述 連 鎖 資 訊 被 儲 存在前述冗長領域 0 1 7 .如申請專利 範 圍第 1 1項之記 億 裝 置 其 中 刖 述 空 區塊資訊|被記憶 在 各空 區塊的一部 分 » 以 連 鎖 登 錄 的 連 鎖資訊所構成表示; 其他的 1個空區塊 - 前述寫入手段,具 備 依據 前述連鎖資 訊 判 別 空 Ιοί 塊 ) 在 該空區塊寫入前述: 費料之手段(4 X、 4 E 5 Η 2 0 )9 1 8 .如申請專利 範 圍第 1 7項之記 億 裝 置 其 中 Λ· 刖 述 記 憶手段由資料領域 及 冗長 領域所構成 * >-刖 述 連 Λτ*> 鎖 資 訊 被 儲 存在冗長領域。 1 9 .如申請專利 範 圍第 1 1項之記 憶 裝 置 其 中 刖 述 空 區塊r訊,被記憶 在 各空 區塊的一部 分 以 %ι-ί;τ 運 鎖 登 錄 .的 連 鎖資訊所構成,表示其他的1個空區塊; 前述寫入手段,具 備 記憶 前述連鎖資 訊 所 定 義 的 連 鎖 之 最 初的空區塊之物理 位 址的 先頭空區塊 記 憶 手 段 ( 2 0 ) 且具備在附有此物 理 位址 的空區塊寫 入 -1 I. 刖 述 資 料 同 時 將 被登錄在該區塊之 連 鎖資 訊使其記憶 在 前 述 先 頭 空 區 S 先 Η 讀 背‘ Λ 之 注 頁 本紙張尺度逡用中國國家樣率(CNS ) Α4洗格(210 X 297公釐)_仰_ B8 C8 D8 六、申請專利範園 塊記憶手段之手段(4X、4B、5、20)。 2 〇 .如申請專利範圍第1 9項之記憶裝置,其中前 述記憶手段由資料領域及冗長領域所構成:前述連鎖資訊 被儲存在前述冗長領域。 2 1 .—種存取方法,係爲能以區塊單位消去資料, 能預先在消去資料的空區塊寫入資料之對於區塊消去型記 億體的存取方法:其特徵爲: 將表示被附在前述記憶體之物理位址與資料的邏輯位 址之對應關係的位址變換列表使其記憶在前述記憶體自身 9 當供給寫入對象資料及其邏輯位址時,以前述位址變 換列表判別在該邏輯位址是否已經寫入資料;當判定爲存 在時,判別前述空區塊而將前述資料寫入到該空區塊同時 消去持有舊資料的區塊,當判定爲不存在時,判別前述空 區塊而將前述資料寫入到該空區塊: 經濟部中央標準局負工消費合作社印策 (請先閲讀背面之注$項再填寫本頁) 其次,將表示寫入前述資料之前述區塊的物理位址與 前述邏輯位址的對應之資訊,.追加到前述記億體內的前述 位址變換列表,或是更新該寧訊; 當供給讀出對象資料的邏輯位址時,存取前述記憶體 內的前述位址變換列表,判別儲存該資料之位置的物理位 址,從該物理位址讀出資料後輸出。 2 2 .—種存取方法,係爲能以區塊單位消去資料, 能預先在消去資料的空區塊寫入資料之對於區塊消去型記 憶體的存取方法;其特徵爲: 本紙張尺度逍用中面國家橾準(CNS > A4規格(210X297公釐) -50- 經濟部中央搮準局貝工消費合作社印装 B8 C8 D8 六、申請專利範圍 在前述記憶體使其記億表示該記憶體的空區塊之空區 塊資訊; 當供給寫入對象資料時,根據前述空區塊資訊判別空 區塊,在所判別過的空區塊寫入該資料同時根據前述空區 塊重新判別空區塊,在新判別過的前述空區塊寫入所'被更 新過的區塊資訊之存取方法。 .2 3 種存取方法,係爲能以區塊單位消去資料, 能預先在消去資料的空區塊寫入資料之對於區塊消去型記 億體的存取方法;其特徵爲: 在具備前述記憶體的區塊,使其記憶表示該記憶體的 空區塊之區塊資訊: .當供給寫入對象資料時,根據前述空區塊資訊判別空 區塊,在所判別過的空區塊寫入該資料,同時根據前述空 區塊資訊重新判別空區塊,消去記億前述空區塊資訊之前 述區塊的記憶內容,同時在新判別過的前述空區塊寫入所 被更新過的空區塊資訊之存取方法。 2 4 .—種存取方法,係爲能以區塊單位消去資料, 能預先在消去資料的空區塊_入資料之對於區塊消去型記 憶體的存取方法;其特徵爲:- 在前述記憶體的各空區塊的一部分,儲存由依順指示 其他的空區塊之資訊所形成之空區塊連鎖資訊; 當供給寫入對象資料時,判別以空區塊連鎖資訊所定 義之空區塊的連鎖之先頭的空區塊,在所判別過的空區塊 寫入該資料之存取方法。 IJ.;@裝 .訂 "太 (請先Μ讀背面之注$項再填寫本頁) 本紙張尺度逋用中國國家揉準(CNS ) Α4規格(210Χ29?公釐) -51 -
TW087120109A 1997-12-05 1998-12-03 Memory device and method for storage and access TW400476B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33559697 1997-12-05

Publications (1)

Publication Number Publication Date
TW400476B true TW400476B (en) 2000-08-01

Family

ID=18290361

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120109A TW400476B (en) 1997-12-05 1998-12-03 Memory device and method for storage and access

Country Status (6)

Country Link
US (1) US6477632B1 (zh)
EP (1) EP0973097A4 (zh)
JP (1) JP3680142B2 (zh)
KR (1) KR100614469B1 (zh)
TW (1) TW400476B (zh)
WO (1) WO1999030239A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381393B (zh) * 2008-10-06 2013-01-01 Phison Electronics Corp 區塊管理與更換方法、快閃記憶體儲存系統及其控制器

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311469A (ja) * 1999-02-26 2000-11-07 Matsushita Electric Ind Co Ltd ディスク制御装置及びそれを用いたディスク装置
JP3443093B2 (ja) * 2000-12-27 2003-09-02 株式会社東芝 ディジタル記録再生装置
JP4772214B2 (ja) * 2001-06-08 2011-09-14 ルネサスエレクトロニクス株式会社 不揮発性記憶装置及びその書き換え制御方法
KR100437609B1 (ko) * 2001-09-20 2004-06-30 주식회사 하이닉스반도체 반도체 메모리 장치의 어드레스 변환 방법 및 그 장치
US6678785B2 (en) * 2001-09-28 2004-01-13 M-Systems Flash Disk Pioneers Ltd. Flash management system using only sequential write
US20060143365A1 (en) * 2002-06-19 2006-06-29 Tokyo Electron Device Limited Memory device, memory managing method and program
US7120068B2 (en) * 2002-07-29 2006-10-10 Micron Technology, Inc. Column/row redundancy architecture using latches programmed from a look up table
JP3694501B2 (ja) * 2002-10-30 2005-09-14 松下電器産業株式会社 記憶装置
US20050050285A1 (en) * 2003-08-26 2005-03-03 Haas William Robert Memory control system and method for installing new memory
JP2005092678A (ja) * 2003-09-19 2005-04-07 Matsushita Electric Ind Co Ltd 半導体メモリカード及び不揮発性メモリのデータ消去処理方法
JP2005285191A (ja) * 2004-03-29 2005-10-13 Nec Electronics Corp 不揮発性半導体記憶装置及びその駆動方法
US7237062B2 (en) * 2004-04-02 2007-06-26 Seagate Technology Llc Storage media data structure system and method
JP4157501B2 (ja) * 2004-06-30 2008-10-01 株式会社東芝 記憶装置
JP4637524B2 (ja) * 2004-07-27 2011-02-23 ルネサスエレクトロニクス株式会社 メモリカード
KR100622349B1 (ko) 2004-08-04 2006-09-14 삼성전자주식회사 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법.
EP1630657A1 (en) * 2004-08-30 2006-03-01 STMicroelectronics S.r.l. Embedded storage device with integrated data-management functions and storage system incorporating it
JP4806183B2 (ja) * 2004-12-24 2011-11-02 富士通セミコンダクター株式会社 ファイル情報の書き込み処理方法およびプログラム
KR100630735B1 (ko) 2005-01-14 2006-10-02 삼성전자주식회사 복수의 소자에 대한 선택적 억세스를 제공하는 방법 및 그장치
US8107467B1 (en) 2005-09-30 2012-01-31 Emc Corporation Full array non-disruptive failover
US8072987B1 (en) * 2005-09-30 2011-12-06 Emc Corporation Full array non-disruptive data migration
US8589504B1 (en) 2006-06-29 2013-11-19 Emc Corporation Full array non-disruptive management data migration
WO2008087634A1 (en) * 2007-01-18 2008-07-24 Sandisk Il Ltd. A method and system for facilitating fast wake-up of a flash memory system
US7769945B2 (en) 2007-01-18 2010-08-03 Sandisk Il Ltd. Method and system for facilitating fast wake-up of a flash memory system
US9098211B1 (en) 2007-06-29 2015-08-04 Emc Corporation System and method of non-disruptive data migration between a full storage array and one or more virtual arrays
US9063895B1 (en) 2007-06-29 2015-06-23 Emc Corporation System and method of non-disruptive data migration between heterogeneous storage arrays
US8751770B2 (en) 2008-01-16 2014-06-10 Panasonic Corporation Semiconductor recording apparatus and semiconductor recording system
TWI415134B (zh) * 2008-04-10 2013-11-11 Phison Electronics Corp 資料存取方法、使用此方法的控制器與儲存系統
TWI427476B (zh) * 2009-02-24 2014-02-21 Silicon Motion Inc 快閃記憶體的存取方法及快閃記憶體裝置
CN101556556B (zh) * 2009-05-22 2012-02-22 炬力集成电路设计有限公司 一种数据存储方法及装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61245253A (ja) * 1985-04-24 1986-10-31 Hitachi Ltd 仮想計算機の入出力制御方式
JPS6319051A (ja) * 1986-07-11 1988-01-26 Fujitsu Ltd メモリ獲得方式
GB2251323B (en) * 1990-12-31 1994-10-12 Intel Corp Disk emulation for a non-volatile semiconductor memory
JP2582487B2 (ja) * 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法
JP3178909B2 (ja) * 1992-01-10 2001-06-25 株式会社東芝 半導体メモリ装置
JP3485938B2 (ja) 1992-03-31 2004-01-13 株式会社東芝 不揮発性半導体メモリ装置
US5375222A (en) * 1992-03-31 1994-12-20 Intel Corporation Flash memory card with a ready/busy mask register
JPH06187205A (ja) 1992-12-18 1994-07-08 Nikon Corp Eepromのアクセス方法および測量機
US5404485A (en) * 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
US5485595A (en) 1993-03-26 1996-01-16 Cirrus Logic, Inc. Flash memory mass storage architecture incorporating wear leveling technique without using cam cells
DE4410060B4 (de) * 1993-04-08 2006-02-09 Hewlett-Packard Development Co., L.P., Houston Übersetzungsvorrichtung zum Umsetzen einer virtuellen Speicheradresse in eine physikalische Speicheradresse
JP2971302B2 (ja) * 1993-06-30 1999-11-02 シャープ株式会社 Eepromを使用した記録装置
JP2938732B2 (ja) 1993-11-10 1999-08-25 松下電送システム株式会社 メモリ管理装置とこれを用いたファクシミリ装置
JPH08137634A (ja) * 1994-11-09 1996-05-31 Mitsubishi Electric Corp フラッシュディスクカード
JP3464836B2 (ja) * 1995-01-19 2003-11-10 富士通株式会社 記憶装置のメモリ管理装置
JPH08249225A (ja) 1995-03-10 1996-09-27 Nec Corp メモリ管理装置
US5978808A (en) * 1995-12-27 1999-11-02 Intel Corporation Virtual small block file manager for flash memory array
JPH09198195A (ja) * 1996-01-19 1997-07-31 Nec Corp データ再配置可能なディスク装置
JP3321587B2 (ja) * 1996-02-01 2002-09-03 東京エレクトロンデバイス株式会社 フラッシュメモリシステムにおけるデータ書き換え方法及びメモリ制御装置
JPH09212411A (ja) * 1996-02-06 1997-08-15 Tokyo Electron Ltd メモリシステム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI381393B (zh) * 2008-10-06 2013-01-01 Phison Electronics Corp 區塊管理與更換方法、快閃記憶體儲存系統及其控制器

Also Published As

Publication number Publication date
WO1999030239A1 (fr) 1999-06-17
KR100614469B1 (ko) 2006-08-25
KR20000070451A (ko) 2000-11-25
EP0973097A4 (en) 2000-04-12
EP0973097A1 (en) 2000-01-19
JP3680142B2 (ja) 2005-08-10
US6477632B1 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
TW400476B (en) Memory device and method for storage and access
JP4596715B2 (ja) 別個のメモリ領域におけるデータの組の種々のバージョンを記憶する配列及びメモリ内のデータの組を更新する方法
US9953107B2 (en) Memory system including key-value store
TWI283860B (en) Method for storing first and second files in a memory device
JP5495074B2 (ja) 論理ユニット動作
US7890732B2 (en) Memory card and semiconductor device
US7290198B2 (en) Memory card and memory controller
TW449690B (en) Data processing system, block erasing type memory device and memory medium storing program for controlling memory device
TWI377574B (en) Method of storing data and data storage device
US20170199702A1 (en) Solid state memory formatting
US8327068B2 (en) Memory module, memory controller, nonvolatile storage, nonvolatile storage system, and memory read/write method
JP2003150443A (ja) 記憶装置
TW200929224A (en) Data writing method for flash memory and controller thereof
US11520696B2 (en) Segregating map data among different die sets in a non-volatile memory
US10754555B2 (en) Low overhead mapping for highly sequential data
JP4460967B2 (ja) メモリカード、不揮発性半導体メモリ、及び半導体メモリの制御方法
CN109976664B (zh) 固态存储设备的日志数据组织
JP2007011872A (ja) メモリカードとその制御方法
TWI376600B (en) Memory systems and method for phased garbage collection using phased garbage collection block or scratch pad block as a buffer
CN114077559A (zh) 存储装置的存取管理的方法及设备
TWI742698B (zh) 資料儲存裝置以及非揮發式記憶體控制方法
US20240086317A1 (en) Valid data retrieval for garbage collection
US11055231B2 (en) Data storage devices and data processing methods of skipping editing of fields in H2F table when consecutive addresses are present in F2H table
US10942858B2 (en) Data storage devices and data processing methods
JPS6359618A (ja) コピー方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees