TW396632B - Method for fabricating semiconductor device - Google Patents

Description

A7 B7 五、發明説明（1) 本發明之背景： 本發明之領域·· 本發|明係關於用以製造例如閘流體及功率電晶體，其 需要快速的反應速度’之半導體裝置的方法。更特別的是 ，本發明係有關用以製造譬如像用於突波保護之閘流體的 垂直導通半導體裝置之方法。 相關技術之說明： 當用於半導體裝置之矽晶圓的直徑已經隨~著科技之進 步而增加時，晶圓的厚度也已增加以便藉由提高^械強度 來促進晶圓處理，並且也幫助在半導體製造過程時的處理 。另一方面，關於一垂直突波保護裝置，其中電流在介於 —當作半導體基板之矽晶圓之一表面上的電極與另一表面 上的電極間流動，一由當作起始材料之η型矽晶圓或p型 矽晶圓所構成之高電阻性層的厚度顯著地影響了突波保護 裝置的性能。亦即，如顯示於圖4中，在具有ntpinz p2n3結構之突波保護用半導體裝置2 0中，爲晶圓本身 之η 2層的厚度決定半導體裝置的反應速度及突波電流容量 ，並且隨著該層之厚度的減少，可以獲得較佳的性能。 於是，一種雙向半導體裝置之製造方法已經被揭示（ 日本專利公開第6-2 4 44 0 8號案），其中藉由局部 蝕刻一矽晶圓的兩面而形成凹部以減少實際上影響突波保 護性能之η尤層的厚度。依照此方法，能夠避免在晶圓之 機械強度方面的減少，並且當其藉由使用一厚的矽晶圓來 石纸乐尺度域家標枣（（、NS ) Λ4規格（210X297公釐) ： ---------^-------1Τ------.^ (誚先閱讀背而之注意事項再填ΪΪΤ本頁) 杈滅部屮次榡準局只-τ消於合·ίίί».印弩 A7 ___ B7 五、發明説明（2 ) 製造時，能夠減少具有高電阻性之η 2層的厚度，而因此可 以改善突波電流容量。 但是如顯示於圖5及圖6中，根據日本專利公開第6 一 2 4 4 4 0 8號案中所揭示的方法，許多凹部，亦即， 在矽晶圓5之正面上的凹部1和在其背面上的凹部2被形 成而在半導體裝置即將被製造之區段具有給定的距離》在 使用一厚晶圓的時候，當η 2層的厚度減少時，做爲裝置製 造區段之凹部1及2的深度d1&d2增加，而變得難以藉 由例如微影來準確地形成一n i層以及一η 3層、而且其變 得難以使介於裝置製造區段之間的間隔t i & t 2~變窄。和 並不具凹部之傳統的晶圓相較之下，能夠從單一晶圓所製 造之半導體裝置的數目因爲不能使間隔t t 2變窄而減 少。 尤其，當nt層以及n3層不能夠被準確形成時，雖然 突波電流容量可以被改善，但是例如像保持電流之突波保 護裝置的其他重要特性被不利地影響，而且在從單一矽晶 圓所製造之複數個半導體裝置中獲得相同的性能方面有困 難。 本發明之槪述： .本發明之目的在於提供一種半導體裝置的製造方法’ 其致使在高電阻性層之厚度方面的減少當藉由使用一厚的 矽晶圓來製造該半導體裝置之時，並且其致使於突波保護 裝置的情形中在反應速度及突波電流容量方面的改善。 ^紙张尺度適W中K阀家標苹（（，NS > Λ4現格（210X 297公漦) ΓβΊ : I-^--------装------1Τ--^-----^ (对先閏讀背面之注意事項再填寫本頁) A7 _B7_ 五、發明説明（3) 本發明之另一目的在於提供一種半導體裝置的製造方 法，其致使暴露於低電阻性層中並且被該等低電阻性層所 圍繞之雜質擴散層的容易及準確製造，甚至當一凹部具有 大的深度時，而且其致使在從一單一晶圓中所製造之裝置 的數目方面的增加β 如在圖1至圖4中所顯示，根據本發明之半導體裝置 2 0的製造方法包括用以分別形成彼此相對之第—及第二 凹部11及12於具有高電阻性之第一傳導性型式的矽晶 圓之正面及背面上的步驟，以及用以藉由自包k第一及第 二凹部11及12之表面區域擴散雜質來形成第三傳導性 型式之低電阻性層1 3的步驟，其中該第一及第二凹部 11及12實際上被形成於矽晶圓10的整個表面區域之 上，除了該矽晶圓的周邊1 0 a以外。雖然未顯示於圖形 中，僅第一凹部1 1可以被形成於矽晶圓1 0的其中之一 表面上^ 因爲凹部11及12(或者僅凹部11)被形成而連 同周邊1 0 a被排除在外，所以能夠增加深度（11及（12 ( Sdi)而同時保留晶圓的強度，且因此能夠減少n2層的 厚度。又因爲凹部11及12(或者僅凹部11)被形成 晶圓之中央的寬廣區域上，甚至當多個半導體裝置被製造 時，暴露於ρ!層及？2層（低電阻性層13)中並且被 p 1層及p 2層所圍繞之n i層及η 3層能夠很容易被準確地 形成。又，因爲凹部11及1 2分別被提供於晶圓的正面 及背面上，而且每一凹部很大並且成一整塊，一裝置非製 ---------装------11------^ (請先閲讀背面之注意事項再填朽本頁) 本纸张尺度適β中网囚家標卒（rNS ) Λ4規格（2丨0X297公釐） -6- A7 _____B7_ 五、發明説明（4) 造區段1 5實際上具有一狹窄的厚度，而因此與日本專利 公開第6 — 2 4 4 4 0 8號案中所揭示的方法相較之下， 能夠從d單一晶圓中製造更多的裝置。 此外，在根據本發明之半導體裝置的製造方法中，第 —凹部1 1的深度d!和第二凹部1 2的深度（12係相同的 。藉由致使第一凹部11的深度di和第二凹部12的深度 d2相等，該製造方法更有助益，而且η :層及η 3層被更 準確地形成。 除此之外，在根據本發明之半導體裝置的製造方法中 ，具有高電阻性之第一傳導性型式的矽晶圓1 0具有 5 00毫微米（#m)或者500毫微米以上的厚度。 附圖之簡略說明： 圖1係取自顯示根據本發朗被提供有凹部以製造半導 體裝置之矽晶J1L的厲3_沿直線I - I之橫斷面圖： 圖2係於低電阻性層被形成後在圖1之部分I I的I 大圖； 圖3係被提供有嬰部之矽晶圓的平面圖； .圖4係根據本發明之华導體裝.置的示意圖； (圖5係被提供有凹部以製造傳統U半導嚴裝置之砍晶 \ 圓的主棄部分之橫斷面圖；以及 圖6係被提供有凹部之矽晶圓的平面圖。 ' ' ' . .... . . . ' .- 元件對照表 本紙张尺度遶用中國^家標卒（〇^)八4規格（2丨0'/297公釐） I I I 裝—— —*訂 線 {is先閱讀背面之注意Ϋ項再填寫本頁) ""•部中决桴^^¾^消费Ati1.n印；^ A7 B7 五、發明説明（5) 1 凹部 2 凹部 5 矽晶圓 1 0 矽晶圓 1 0 a1矽晶圓的周邊 1 1 第一凹部 1 2 第二凹部 1 3 低電阻性層 1 4 裝置製造區段 1 5 裝置非製造區段 1 6 電極 1 7 電極 2 0 半導體裝置 佳實施例之詳細說明： 根據本發明所製造的半導體裝置爲需要快速反應速 度的垂直導通半導體裝置，例如閘流體及功率電晶體，根 據本發明所使用之具有高電阻性的矽晶圓係相當的厚並且 最好具有5 0 0毫微米（//m)或者5 0 0毫微米以上的 厚度。這是因爲，如果晶圓的厚度在5 0 0毫微米以下， 那麼當顯示於圖1中之凹部11及12被形成在該晶圓的 整個區域之上，除了晶圓周邊1 0 a以外時，單獨晶圓周 邊10 a不能夠保留強度。 凹部11及12藉由蝕刻於矽晶圓的中央而被形成， 該蝕刻包括被用來做溝漕處理之反應離子鈾刻、藉由 Κ Ο Η而被用來做顯微機械加工之非等向性蝕刻、以及透 過氫氟酸與硝酸之混合物的等向性蝕刻。 如顯示於圖1中，矽晶圓10的凹部11及12完全 被以具有預定之圖案的遮罩（圖中未顯示出）所覆蓋，因 此，裝置製造區段1 4及裝置非製造區段1 5被劃定界線 本纸ik尺度適汛中囚1¾¾:標率（（、NS > Λ4規格（2丨0X297公梦} -8 - — I I I n I n 線 (誚先閱讀背面之注意事項再填朽本頁) A7 _____B7_ 五、發明説明（6) 。因爲如同在圖5中所顯示之在高度方面（深度d1&d2 )相同，所以裝置非製造區段1 5在切割成小方塊製程（ 將說明於後）時未受損壞，而且裝置非製造區段1 5能夠 具有相當窄的寬度。顯示於圖2中之低電阻性層1 3，Pi 層及P 2層，係透過遮罩藉由實施雜質擴散入晶圓的正面及 背面中而被形成於裝置製造區段1 4中。接著，藉由雜質 擴散來形成暴露於P 1層及P 2層中並且被Ρ 1層及P 2層所 圍繞之η:層及113層，因爲如同在圖5中所顯示之在高度 方面（深度〇11及（12)相同，所以ni層及η/層能夠很容 易被準確地形成。如顯示於圖4中，一電極1 6¾形成於 正面之上以便覆蓋η!層及層，並且一電極1 7被形成 於背面之上以便覆蓋η 3層及ρ 2層，藉由將裝置製造區段 上之矽晶圓切割成小方塊而獲得半導體裝置2 0。 接著將說明本發明之實施例。 在此實施例中，半導體裝置係一具有雙向對稱特性之 突波保護用垂直導通閘流體。爲了製造雙向閘流體，使用 一種具有6 3 0毫微米之厚度和5英吋（12 5毫米）之 直徑的η型矽晶圓。如顯示於圖3中，一第一凹部1 1及 —第二凹部12(參考圖1)藉由自晶圓的兩面實施等向 性蝕刻並排除矽晶圓1 0之周邊（最小寬度w = 1 〇毫米 )而被形成，以便呈實際具有平坦之表面的圓形。如顯示 於圖3中，凹部1 1及1 2被形成爲同樣大小而彼此相對 ，具有深度d_i = d2 = 1^9 〇毫米_。藉由使如上所述_之具 有同樣深度之相同平面的凹部1 1及1 2相向，晶圓不致 ---------^i------IT------痒 (讀先閲讀背面之注意事項再填寫本頁) 本紙&尺度適州中國S家標準（（、NS ) Λ4規格（210X297公釐> -9- A7 .B7 396632 五、發明説明（7 ) 彎鍾。 在凹部1 1及1 2被形成之後’它們被具有預定圖案 之遮罩所1整個覆蓋住（圖中未顯示出）.。遮罩的孔徑變成 顯示於圖1中之裝置製造區段1 4 ’而其餘的部分變成裝 置非製造區段1 5。相較於在圖6中所顯示之傳統的間隔 t 2，裝置非製造區段1 5的寬度能夠被窄化6 0% 。接著，如顯示於圖2中，經由遮罩實施雜質擴散進入晶 圖10的兩表面之中以便形成低電阻性層13 (Pi層及 〇2層）。因爲Pi層及p2層被形成具有3(Γ毫微米的深 度，所以剩餘在中間的n2層具有1 9 0毫米的厚k。然後 ，暴露於P 1層及P 2層中並且被p i層及p 2層所圍繞之 η:層及n3層被形成，並提供二電極1 6及1 7 ’因此獲 得半導體裝置2 0。結果，突波電流容量比沒有凹部之結 構的突波電流容量改進三倍，並且和當以顯示於圖6中之 方法來形成裝置製造區段的情況相較之下，所製造之半導 體裝置2 0的數目增加三倍而且反應速度改進大約十倍。 如上所述，根據本發明，藉由形成第一及第二凹部於 矽晶圓之兩面的大區域上，晶圓的周邊除外，當使用厚晶 圓時，能夠減少半導體裝置之高電阻性層的厚度，致使在 半導體裝置之反應速度及突波電流容量方面的改善，如果 該裝置爲突波保護裝置》又，如果第一及第二凹部的寬度 係大的，暴露於低電阻性層中並且被該等低電阻性層所圍 繞之雜質擴散層能夠很容易被準確地製造，而又能夠增加 自一單一晶圓中所製造之裝置的數目· 本紙张尺度適用中因R家標苹（CNS ) Λ4規格（2丨0X297公釐） —--------ίί!-----,u------m (讀先閲讀背兩之注意事項再填寫本頁) 10-

Claims (1)

1. 396632 六、申請專利範圍 - 1、 一種半導體裝置的製造方法，其包括步驟： 形成第一凹部於具有高電阻性之第一傳導型式之矽晶 圖的其中之一表面上，或者形成第一及第二相對之凹部於 該矽晶圓的兩表面上：以及 藉由將雜質擴散入包括該第一及第二凹部之表面區域 中而形成第二傳導型式的低電阻性層， 其中該第一及第二凹部實際上被形成於該矽晶圓的整 個表面區域之上，該矽晶圓的周邊除外。 2、 如申請專利範圍第1項之半導體裝置的製造方法 ，其中該第一及第二凹部具有相同的深度》 ^ 3、 如申請專利範圍第1項或第_ 2_項^之半導體裝置的 製造方法L甚中具有高電阻性之第一傳導性型式的該矽晶 圓具有5 0 0毫微米（vm)或者5 0 0毫微米以上的厚 ijAc 〆 度。 -----1------裝-- (請先閲讀背面之注意事項再填寫本頁} 、1T 線 經濟部中央橾隼局負工消费合作社印装 本紙張尺度逍用中國國家標率（CNS ) A4规格（210><297公釐） -11-