TW396538B - The wafer packaging - Google Patents
The wafer packaging Download PDFInfo
- Publication number
- TW396538B TW396538B TW87120621A TW87120621A TW396538B TW 396538 B TW396538 B TW 396538B TW 87120621 A TW87120621 A TW 87120621A TW 87120621 A TW87120621 A TW 87120621A TW 396538 B TW396538 B TW 396538B
- Authority
- TW
- Taiwan
- Prior art keywords
- scope
- wafer
- package
- patent application
- item
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
經濟部中央標準局負工消费合作社印裝 A7 Η 7 ' 1五、發明説明() ~~ —#明領域: 本發明與一種半導體封裝有關,特別是一種直接在晶 圓上做處理之封.裝.的方法。務明背景: 半導體技術不斷推陳出新’封裝技術亦越來越受到 重視。半導體封裝的功能不外乎隔離外部環境保護晶 片、改善半導體元件散熱效率與達到延長使用壽命的效 果。 而積體電路之生產主要分為三個階段,(丨)積體電路 之設計,(2 )碎晶圓之製造’(3 )積體電路之封裝。平均 而言,一個大小為6英吋之晶圓大約可以生產出一百多 個左右之積體電路。這些積.體電路將· 一 .__被切割下來, 然後經過封裝成為積體電路之成品。隨著半導體技術之 快速演進,積體電路之生產方式不斷地推陳出新,主要 目的在於節省成本、提高良率、增加產.能及市場接受性, 但是,在積體電路之設計越來越繁雜,封裝的體積要米 越來越小的情況下,為滿足積體電路設計之效能,除非 組裝及製造的技術有所突破’否則傳統之封裝技術已不 符合未來的需求。 許多封裝之技術各有其優點,但最為業界採用之封 裝技術為球腳格狀陣列(Ball Grid Array)封褒,其最主 要之優點為減少共平面與元件放置之問題、縮小外形尺 本紙張尺度適用中國國家標準(CNS ) Λ4规格(210X2V7公尨〉 ---- (請先閱讀背面之注¾事¥'典填寫本頁) -裝. 訂 © 線i---- 經漓部中央標準局員工消费合作社印製 Λ 7 '—-—__Β7 , 五、發明説明() ------__ =及較=的電性與散熱效能,亦能提高封裝良率與生產—— 速率。是故’若能以球腳格狀陣列(BaU Grid 封‘ 裝之技術結合一些關鍵技術,必能提高封裝效能與節省 成本。 傳統的半導體封裝是將晶圓切割後之晶元(die)或晶 片(chip)加以封裝。因為傳統的半導體封裝中,晶圓並= …屬!封裝層級,晶圓切割後之晶元或“ 源,但疋,若能以晶圓做一些封裝程序上之處理,再對該.-… 晶圓做切割,配合球腳格狀陣列(BaU Grid Array)封裝^ 之技術’以別於傳統之封裝更能建立各層級間界面之接 合。 發明目的及:te祕: 鑒於上述之發明背景中,傳統的半導體封裝是將晶圓 (Wafer)切割(dicinS)後之晶元(die)或晶片(chip)加以封 裝。本發明的目的在於直接在晶圓上做處理之半導體封裝 的方法’包含訂製一晶圓尺寸的軟質基板’貼合於晶圓上, 晶圓與基板之間以非導電性物質固定,晶圓中的晶片與 基板之電性連接方式可以用焊線接合(wire b〇nding)方 式連接’再以點膠(gl〇b t〇p)方式於基板表面予以黏封 物質覆蓋,並加以植球做為訊號之傳遞,最後進行切割 (di cing )以完成封裝。 根據以上所述之目的,本發明提供了一種直接在晶圓 上做基板黏合、知線接.合(wire bonding)、點.膠(gi〇b 本紙張尺度適用中國國家標準(CNS ) Λ4規彳 - (請先閲讀背面之注意事再填寫本頁) —r-h—裝 訂—ΘΙ線 經1%‘部中央標参局只工消费合作社印製 Λ 7 Η7 五、發明説明().. top)、黏封物質覆蓋、植球及切割(d丨c i ng )的製程方式。 «I 式 ffi 本發明的較佳實施例將於往後之說明文字中輔以下,列 圖形做更詳細的闡述: 第1圖為本發明之較佳實施例之訂制晶圓尺寸基板之 示意圖。 第2圖為本發明之較佳實施例之基板黏貼於晶圓之示 意圖。 第3a圖為本發明之較佳實施例之焊線接合之俯視 圖。 第3b圖為本發明之較佳實施例之焊線接合之側面 圖。 第4 a圖為本發明之較佳實施例之點膠與黏封物質覆 蓋之俯視圖.〇 i 第4b圖為本發明之較佳實施例之點膠與黏封物質覆 蓋之側面.圖。. 第5 a圖為本發明之較佳實施例植球之俯視圖。 第5 b圖為本發明之較佳實施例植球之側面圖。 第 6a圖為本發明之較佳實施例之晶圓切割之俯視 圖。 第6b圖為本發明之較佳實施例之晶圓切割之側面 圖。 本紙張尺度適用中國國家標4*- ( CNS ) Λ4^> ( 210X297^i~ (請先閱讀背而之注念事喷再填寫本頁) nn n· In I— - - - -- -^--- - --- am >^^1· m —* 、-'° .I »-11 I v—7- ^ - Λ: m 經濟部中央操隼局貝工消费合作社印製 五、發明説明( 發明掸to ~ 月主要為種改變半導體封裝程之方 明之特徵有別於億蛴夕i _ 序之方法,本發 ,a於傳統之+導體封裝的方法,主 丰 體日日圓(wafer)直接做鉍聢妒严 _ 疋f半導 (dicint〇也 裝程序,最後再加以切割
Uicing),與傳統之半導 晶元(dieh曰片(chi、 方法疋將晶圓切割後之 ^ 曰片(ChlP)加以封裝程序有所不同。是故, 一種新的封裝程序將被揭露。 的本發明之較佳實施例為訂製一晶圓尺寸相匹配 、軟貝基板10(如第!圖所示),此基板1〇的材質可為
Aramid_PaPer 等材質,主要是選用熱膨脹係數 (Coefflclent of Thermal Expansi〇n,cte)與矽晶圓相近的 材質,因為Aramid-paper epoxy的熱膨脹係數(CTE)小於 8Ppm/t,可以避免造成舆矽晶圓貼合所產生應力的問題。 接著進行基板貼合的步驟(如第2圖所示),基板1〇與矽晶 圓.2 0間塗上_ 一層非導電性的材質3 〇,此材質可為熱塑性 或熱固性膠材,貼合後可經硬化(cure)處理或亦可忽略此一 步驟。接下來的步驟是替晶圓做焊線接合(wire bQnding) (如第3a圖與第3b圖所示),利用焊線接合器32以整片晶 圓的形式對每一單位4 0 (晶元或晶片)做焊線接合(w丨r e bonding )50。一般可以利用金線做為此焊線,焊線的功 能主要是做為晶元與基板中的導線做電性接觸之橋標, 經焊線接合後進行點膠(glob top)動作52(如第4a圖與第 4b圖所示),點膠(g 1 ob top )的目在於保護金線的接合, 避免金線外露受損或短路’並以封膠(encapsulate)60填滿 本紙張尺度適用中國國家標準(CNS ) Λ心見梠(210x297公片.) (请先閲讀背而之注意事取私填寫本1>
Λ7 B7 五 、發明説明( . 丨一 ---I ------ - - - 1 —.Mi 1.- !批^Hi I (请先閱讀背面之注意事項—#,'填寫本頁) 相鄰晶7C之間焊線接合的部分,用以保護焊線不受外力 之影響》貼合完後將整片晶圓進行植球動作(如第&圖與 第5b圖所示”複數個焊接錫珠卜^心^…“”固定在基 板上以配置熱與電性的連接,此焊接錫珠(s〇ider “山)能 以球腳格狀陣列(Ball Grid Array)技術形成。 最近這幾年,球腳格狀陣列(Ball Gdd八^幻封裝盘裝 :的技術被高度的關注與發展,高密度混合電路的最新需 未受到大量電性連接需要的驅動,及增加數位系統的時脈 :。然而’ -般普通的導線架(leadframe)封裝會妨礙增加 :裝2腳的數目’目此’此封裝將限制操作速度的需求。 於前述的理由和輸入輪出針腳的限制,業界已較不使用 =腳=接的半導體封裝。所以烊接錫珠(wider ^叫已成 ..、,目前與未來半導體封裝#需求,像焊接锡珠㈣derbans) 訂 電性連接技術是眾所周知優於4+ _ & χ 僧:於針腳的球腳格狀陣列半導體 封裝’球腳格狀陣列封裝此i, 訂装比曰通的封裝提供更多優點,由 於負責I/O的引腳距離短,所 ,, 所以彳s唬傳輸快。焊接錫珠 (s ο 1 d e r b a 11 s )的組成,可以摘卷山 週备地選擇共熔的焊錫,包含 3 7%的鉛與6 3 %的錫。或者,古β Χ ^ 同溫(熔點)錫球即包含1 0% 的鉛90%的錫。 經漓部中央標擎局員工消費合作社印" …最後。’進行㈣的”(如第6a圖與第6b圖所示), 以完成單一晶片的封裝8〇。 利用此種技術所做的封奘 . j对装’其尺寸近似於晶元的大 '為種日曰片尺寸封裝(Chlp Scale Package ; CSP)形 式’此封裝形式通常結合霜a垃 口復日曰接合與裸晶技術開發出一 ϋΓ張尺度適用拳國國家榡準( CNS ) ( 2ΙΟχ297^\^*~ A 7 B? 五、發明説明() 種高密度,高效能,且小而薄的封裝,並且在晶片的設 計上不會造成額外的限制,而能經全功能測試及高溫加 速老化測試加以確知晶片的好壞(Know Good Die ; KGD)。 所以,經此最後階段的切割步驟完成封裝程序,達到理 想的封裝效果。 以上所述僅為本發明之較佳實施例而已,並非用以限 定本發明之申請專利範圍;凡其它未脫離本發明所揭示之 精神下所完成之等效改變或修飾,均應包含在下述之申請 專利範圍内。 (请先閱讀背面之注意事項—再填寫本頁 -裝 、1Τ θί線 經滴部中央標4,-局貝工消贽合作社印製 本紙張尺度適用中國國家Μ隼(CNS ) Λ4規枋(210X 297公筇)
Claims (1)
- P980348.TW X、申請專利範圍 A8 B8 C8 D81. 一種在晶圓上做處理之半導體封褒之 至少包含: 法 將一基板貼合於該半導體晶圓之上表面 該方法 經濟部中央標準局員工消費合作社印製 具有多數個晶元,該基板藉由一非導;,’該半導體晶圓上 於該半導體晶圓上; 14的材質黏著貼合 對該半導體晶.圓之每一該晶元做烊線接人 填滿相鄰該晶元之間該焊線接合的部分’ 將該半導體晶圓進行植球動作,以做為’ 遞訊號之裝置;及 部與該晶元間傳 對該半導體晶圓做切割以完成封裝。 2.如申請專利範圍第1項之方法,其中上、,、 Aramid-paper epoxy材質做成。 、"之基板係利用. 3_如申請專利範圍第1項之方法,其 ' 上'魂:非導·雷 tit 材質係選用熱塑性及熱固性膠材其中之— 性的 4. 如申請專利範圍第1項之方法,其中 含壓模封膠。上遑之黏封物質包 5. 如申請專利範圍第1項之方法 含液態封膠。 6·如申請專利範圍第1項之方法 含金線。 7.如申請專利範圍第1項之方法 含銅線。 8·如申請專利範圍第1項之方法 並以黏封物質 n 1¾ I- - In n I n I (請先聞請背兩之泛意事^再填寫本頁} -訂· 其中上述之黏封物質包 其中上述之焊線接合包 其中上述之焊線接合包 其中上述之傳遞訊號 裝置為一種BGA陣列封裝,該BGA陣列封裝形成於該基 本紙張尺度適财_^rnTcNS ) A4W ( 210X297^1 -Φ線' 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 .六、申請專利範圍 板之表面。 9 ·如申請專利範圍第1項之方法,其中上述之切割係對該 半導體晶圓之每一該晶元進行切割。 10.—種在晶圓上做處理之半導體封裝之方法,該方法至少 包含: 將一基板貼合於該半導體晶圓之上表面,該半導體晶圓上 具有多數個晶元,該基板藉由一非導電性的材質黏著貼合 於該半導體晶圓上; 對該半導體晶圓之每一該晶元做焊線接合,並以黏封物質 填滿相鄰該晶元之間該焊線接合的部分; 將該半導體晶圓進行植球動作,以做為外部與該晶元間傳 遞訊號之裝置;及 對該半導體晶圓做切割以完成封裝,該切割係對該半導體 晶圓之每一該晶元進行切割。 1 1 _如申請專利範圍第1 0項之方法,其中上述之基板係利 用 Aramid-paper epoxy 材質做成 ° 1 2 ·如申請專利範圍第1 0項之方法,其中上述之非導電性 的材質係選用熱塑性及熱固性膠材其中之一。 1 3 ·如申請專利範圍第1 0項之方法,其中上述之黏封物質 包含壓模封膠。 1 4.如申請專利範圍第1 0項之方法,其中上述之黏封物質 包含液.態封勝。 1 5 .如申請專利範圍第1 0項之方法,其中上述之焊線接合 包含金線。 P980348.TW (請先閱讀背面之注意事項再填寫本頁) ---訂 ©線丨. 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) A8 B8 C8 D8 六、申請專利範圍 1 6.如申請專利範圍第1 0項之方法,其中上述之焊線接合 包含銅線。 1 7 ·如申請專利範圍第1 0項之方法,其中上述之傳遞訊號 之裝置為一種BGA陣列封裝,該BGA陣列封裝形成於該 基板之表面。 (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 經濟部中央標準局員工消費合作社印製 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87120621A TW396538B (en) | 1998-12-11 | 1998-12-11 | The wafer packaging |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW87120621A TW396538B (en) | 1998-12-11 | 1998-12-11 | The wafer packaging |
Publications (1)
Publication Number | Publication Date |
---|---|
TW396538B true TW396538B (en) | 2000-07-01 |
Family
ID=21632265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87120621A TW396538B (en) | 1998-12-11 | 1998-12-11 | The wafer packaging |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW396538B (zh) |
-
1998
- 1998-12-11 TW TW87120621A patent/TW396538B/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW579581B (en) | Semiconductor device with chip separated from substrate and its manufacturing method | |
TW498516B (en) | Manufacturing method for semiconductor package with heat sink | |
US6583502B2 (en) | Apparatus for package reduction in stacked chip and board assemblies | |
TWI567897B (zh) | 薄型扇出式多晶片堆疊封裝構造與製造方法 | |
TW322611B (zh) | ||
TW497229B (en) | Method for manufacturing semiconductor integrated circuit device having elastomer | |
US5245215A (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
JP3416737B2 (ja) | 半導体パッケージの製造方法 | |
TW490822B (en) | Integrated circuit package formed at a wafer level | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
JP4757398B2 (ja) | 半導体装置の製造方法 | |
JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
CN101043009B (zh) | 封装半导体管芯的方法 | |
JP5700927B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW200531188A (en) | Land grid array packaged device and method of forming same | |
JP5026735B2 (ja) | 半導体チップ及び半導体チップパッケージ | |
CN102522392A (zh) | 一种具有接地环的e/LQFP平面封装件及其生产方法 | |
JP3474858B2 (ja) | ベースレス半導体装置およびその製造方法 | |
TW396538B (en) | The wafer packaging | |
CN101601134B (zh) | 引脚上的芯片 | |
US10854576B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004063515A (ja) | 半導体装置の製造方法 | |
KR100455698B1 (ko) | 칩 싸이즈 패키지 및 그 제조 방법 | |
JP2001007238A (ja) | ウエハーレベルの集積回路装置のパッケージ方法 | |
JP5234703B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |