TW392325B - Structure of metallization and process thereof - Google Patents
Structure of metallization and process thereof Download PDFInfo
- Publication number
- TW392325B TW392325B TW087106762A TW87106762A TW392325B TW 392325 B TW392325 B TW 392325B TW 087106762 A TW087106762 A TW 087106762A TW 87106762 A TW87106762 A TW 87106762A TW 392325 B TW392325 B TW 392325B
- Authority
- TW
- Taiwan
- Prior art keywords
- patent application
- layer
- item
- scope
- conductive layer
- Prior art date
Links
- 238000001465 metallisation Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 62
- 229910052802 copper Inorganic materials 0.000 claims abstract description 63
- 239000010949 copper Substances 0.000 claims abstract description 63
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 100
- 239000011241 protective layer Substances 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 239000005360 phosphosilicate glass Substances 0.000 claims description 4
- 235000015170 shellfish Nutrition 0.000 claims description 4
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 7
- 238000009434 installation Methods 0.000 claims 1
- 230000009182 swimming Effects 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract description 2
- 229910052715 tantalum Inorganic materials 0.000 abstract description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 abstract description 2
- 229910004166 TaN Inorganic materials 0.000 abstract 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 229910052718 tin Inorganic materials 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000002079 cooperative effect Effects 0.000 description 2
- -1 aluminum (A1) Chemical compound 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
- H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
I 2703TWF.DOC/006 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明(/ ) 1 本發明是有關於一種金屬化製程(metalization)與結 構,且特別是有關於一種抗最頂層銅(top-copper layer) 內連線氧化的製程與結構。此銅內連線的製作係屬於金屬 化的後段製程。 在VLSI甚至ULSI半導體的製程上,隨著元件尺寸日益 減小,以及積體電路積集度的增加,因此必須在晶片上製 作兩層以上的金屬層,使得其可以在有限的晶片表面上製 作高密度的金屬內連線(metal interconnects),以配合 曰趨精密且複雜的積體電路的發展需求金屬層的材料通 常爲鋁,但當元件的設計準則(design rules)越趨細密之後, 對低電阻及高可靠度的金屬層的要求亦隨之升高,由於銅 的導電性及可靠度比鋁好,因此金屬銅便爲一最新的金屬 材料趨勢。 請參照第1A圖至第1C圖,其所繪示的爲習知一種金 屬化製程的剖面示意圖。首先,請參照第1A圖,提供半 導體基底10,其上已形成許多元件結構,包括電晶體等。 然後’在半導體基底10上形成多層的銅金屬內連線層結 構,此處僅用一內連線層12來表示。之後,內連線層12 的最上層14,爲電性外接銲墊之用。 接著’請參照第1B圖’在頂層14上形成覆蓋層16, 其材質通常爲矽的氮化物,例如SiN或SiON。覆蓋層16 的形成方式較佳的是化學氣相沈積法(CVD)。然後,在覆 蓋層16上形成保護層18,其材質例如爲硼磷矽玻璃 (BPSG)、磷矽玻璃(PSG)、旋塗玻璃(S0G)或是其他的介電 背
I 旁 裝 訂 本紙張尺度速用中國國家標準(CNS ) A4規格(210X297公漦) 27〇3TWF.DOC/006 A7 B7 五 '發明説明(1) 材料。保護層18的形成方式較佳的亦是化學氣相沈積法 (CVD)。 接著,請參照第1C圖,進行微影與蝕刻製程,依序 蝕刻保護層18與覆蓋層16,露出頂層14。定義出銲墊窗 ^(paci window)的結構,其用以電性外接銲墊之用。 上述之銅金屬層14製作的主要問題爲最頂層的銅暴 _於空氣中,在外接銲墊前或接銲時極易造成銅的氧化, 使其導電度及可靠度降低,嚴重時更會形成斷路而破壞整 個1C。 有鑑於此,本發明的主要目的就是在提供一種金屬化 _程與結構,其目的是在習知的最上層銅內連線上,加上 〜層薄的導電層。此導電層的性質不同於銅,可以防止銅 暴露於空氣中,並避免銅所產生的氧化現象。 爲達成上述之目的,本發明提出一種金屬化的結構, 其結構包括’ 一半導體基底,在其上已設有多層銅內連線 ® ° —保護層,保護層的材料包括磷矽玻璃(PSG)或是 SW。此外’ 一銲墊窗開口,其設在保護層中。還有一導 電靥’其設在銲墊窗開口中與週緣。導電層的材料與銅的 材料·不同’目的用以保護最上層的銅,使頂層的銅不會暴 胃於空氣中。導電層的材料取捨可配合銅內連線製程中所 用的材料’例如鋁、鉋、氮化鉅(TaN)、氮化鈦(TiN)或氮 化鶴(WN)等。 爲達成上述之目的,本發明提出一種金屬化製程,其 製程包括’首先提供一半導體基底,在其上已形成多層銅 I^ . I^11------'.^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央榡隼局貝工消費合作社印製
經濟部中央標準局員工消費合作社印製 2703TWF.DOC/006 八7 __B7 五、發明説明(3>) 內連線層。然後,在頂層的銅上形成蓋絕緣層,以及在蓋 絕緣層上形成保護層。蓋絕緣層的材料包括氮化矽(SiN) 或氮氧化矽(SiON),保護層的材料包括磷矽玻璃(PSG)或 是SiN。接著,進行微影與蝕刻法,在蓋絕緣層與保護層 中形成一銲墊窗開口。然後,在銲墊窗開口中與保護層上 形成導電層’導電層的材料與銅的材料不同,用以保護最 頂層的銅,使其不會暴露於空氣中。導電層的材料取捨可 配合銅內連線製程中所用的材料,例如鋁、鉬、氮化钽 (TaN)、氮化鈦(TiN)或氮化鎢(WN)等。之後,進行硏磨步 驟,硏磨導電層至露出保護層。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂’下文特舉一較佳實施例,並配合所附圖式,作詳 細說明如下: 圖式之簡單說明: 第1A圖至第1C圖,其所繪示的爲習知一種銅內連線 之金屬化製程的剖面示意圖;以及 第2A圖至第2E圖,其所繪示的爲根據本發明之一較 佳實施例,一種抗頂層銅氧化之金屬化製程的剖面示意 圖。 其中’各圖示之標號所代表的元件結構如下: 10 ’ 20 :半導體基底 12 ’ 21 :銅內連線層 14 ’ 22 :最頂層的銅內連線 16 ’ 23 :覆蓋層 5 本紙張从適用中國困家碎(CNS >从胁(210x 297公着 - 1^ ,:—^------1T------% (請先閱讀背面之注意事項再填寫本頁) 2703TWF.DOC/006 A 7 ______B7 、發明説明(十) ‘ 18,24 :保護層 19,25 :銲墊窗 26,26a :金屬層 實施例 本發明係屬於金屬化製程(metalization)的後段製 程’亦即在銅金曆內連線(metal interconnects)完成之 後,通常因爲最頂層的銅內連線暴露於空氣中,而容易與 空氣中的氧作用,產生氧化現象,使得元件的可靠性及導 電度降低。本發明的特徵即是在最頂層的銅上加上一層薄 的金屬層,例如鋁(A1)、钽(Ta)、氮化钽(TaN)、氮化鈦 (TiN)或氮化鎢(WN)等,可用以防止與保護此頂層的銅, 避免銅暴露於空氣中,來防止銅的氧化。 請參照第2A圖至第2E圖,其所繪示的爲根據本發明 之一較佳實施例,一種金屬化製程的剖面示意圖。首先, 請參照第2A圖,提供半導體基底20,在半導體基底20上 已形成有許多元件結構,包括金屬層或是電晶體等結構。 然後’在半導體基底20上形成多層的金屬內連線層結構, 此處僅用一內連線層21來表示,而22表示最頂層的銅內 連線層(top layer)。此頂層22可以電性外接銲墊。 接著,請參照第2B圖,在頂層22上形成覆蓋層23(cap layer),其材質通常爲矽的氮化物,例如氮化矽(siN)或 氮氧化矽(SiON)。覆蓋層23的形成方式較佳的是化學氣 相沈積法(CVD)。然後,在覆蓋層23上形成保護層 24(passivation layer),其材質例如爲硼磷砂玻璃 — _ I^、1Τμ (請先閲讀背面之注意事項再填寫本頁) 27〇3TWF.DOC/006 A 7
經濟部中央梂準局貝工消費合作社印製 i、發明説明(夕) QPSG)、磷矽玻璃(PSG)、旋塗玻璃(SOG)或是其他的介電 材料,亦可以爲SiN。保護層24的形成方式較佳的是化學 氣相沈積法(CVD)。 接著,請參照第2C圖,進行微影(lithography)與蝕 刻(etching)製程,依序蝕刻保護層24與覆蓋層23,露出 頂層22。於是定義出銲墊窗25(pad window)的結構,其 用以連接銲墊之用。 然後,請參照第2D圖,在銲墊窗25中與保護層24 上形成薄的導電層26,例如鋁、鉬、氮化钽(TaN)、氮化 欽(TiN)或氮化鎢(WN)等。此導電層26爲本發明的特徵, 其可用以防止與最頂層的銅,避免頂層22的金屬銅暴露 於空氣中。導電層26的形成方式可爲濺鐽法(sputtering) 或是化學氣相沈積法(CVD)。 接著,請參照第2E圖,進行化學機械硏磨法(CMP), 硏磨導電層26至露出保護層24爲止,留下在銲墊窗25 中的導電層26。於是完成本發明的金屬化製程。 綜上所述,本發明所提出之金屬化製程與結構,具有 以下的好處: (1) 本發明在最頂層銅22上形成薄導電層26,可以使 銅頂層22結構較強健,即使暴露在空氣中,亦不容易產 生氧化作用,因此可以使得後續電性連接銲墊時,維持良 好的導電性,提高元件的穩定性》 (2) 本發明與現有銅的製程技術相容,導電層26所用 的材料或CMP技術皆與銅內連線上現有 7 本紙張尺度適用中國圈家橾率(CNS > A4规格(210X297公釐) 〆1裝------訂 (請先閲讀背面之注意事項再填寫本頁) 2703TWF.DOC/006 A7 B7 五、發明説明(6) 技術相同,而無須添購額外的機台。 綜上所述,雖然本發明已以一較佳實施例揭露如上, 然其並非用以限定本發明,任何熟習此技藝者,在不脫離 本發明之精神和範圍內,當可作各種之更動與潤飾,因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 準。 I:-------裝------訂------J (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 本紙張尺度適用中國國家搮準(CNS ) A4現格(210X297公釐)
Claims (1)
- A8 A8 經濟部中央標準局男工消费合作社印製 2703TWF.DOC/006 ___D8 六、申請專利範圍 ‘ 1.一種金屬化製程,其中提供一半導體基底,在該半 導體基底上已形成一多層銅內連線層,該多層銅內連線層 包括一頂層銅,該製程包括下列步驟: 在該頂層銅上形成一保護層; 進行微影與蝕刻法,在該保護層中形成一銲墊窗開 口;以及 在該銲墊窗開口中與該保護層上形成一導電層,該導 電層的材料與該頂層的材料不同,用以保護該頂層銅,使 該頂層銅不會暴露於空氣中。 2. 如申請專利範圍第1項所述之製程,其中更包括在 該頂層與該保護層之間形成一蓋絕緣層。 3. 如申請專利範圍第2項所述之製程,其中該蓋絕緣 層包括氮化矽(SiN),其形成方式包括化學氣相沈積法 (CVD)。 4. 如申請專利範圍第2項所述之製程,其中該蓋絕緣 層包括氮氧化矽(SiON),其形成方式包括化學氣相沈積 法。 5. 如申請專利範圍第1項所述之製程,其中該保護層 包括磷矽玻璃(PSG),其形成方式包括化學氣相沈積法。 6. 如申請專利範圍第1項所述之製程,其中該保護層 包括氮化矽,其形成方式包括化學氣相沈積法。 7. 如申請專利範圍第1項所述之製程,其中該導電層 包括鋁。 8. 如申請專利範圍第1項所述之製程,其中該導電層 9 本紙張尺度適用中國國家揉準(CNS > A4规格(210X297公釐) ~ — 1^-------'f丨裝------訂 (請先閱讀背面之注意事項再填寫本頁) 2703TWF.DOC/006 A8 B8 昱 六、申請專利範圍 包括鉬。 9. 如申請專利範圍第1項所述之製程,其中該導電層 包括氮化钽(TaN)。 10. 如申請專利範圍第1項所述之製程,其中該導電層 包括氮化鈦(TiN)。 11. 如申請專利範圍第丨項所述之製程,其中該導電層 包括氮化鎢(WN)。 12. 如申請專利範圍第1項所述之製程,其中更包括進 行硏磨製程,硏磨該導電層至露出該保護層。 13. —種金屬化製程,該製程包括下列步驟: 提供一半導體基底,在該半導體基底上已形成一多層 銅內連線層,在該多層銅內連線層的最上層爲一頂層銅; 在該頂層銅上形成一蓋絕緣層; 在該蓋絕緣層上形成一保護層; 進行微影與蝕刻法,在該蓋絕緣層與該保護層中形成 一銲墊窗開口; 在該銲墊窗開口中與該保護層上形成一導電層,該導 電層的材料與該頂層銅的材料不同,用以保護該頂層銅, 使該頂層銅不會暴露於空氣中;以及 進行硏磨步驟,硏磨該導電層至露出該保護層。 14. 如申請專利範圍第13項所述之製程,其中該蓋絕 緣層包括氮化矽(SiN),其形成方式包括化學氣相沈積 法。 15. 如申請專利範圍第13項所述之製程,其中該蓋絕 10 本紙張尺度逍用中國國家梯準( CNS ) A4規格(210X297公釐) —— —Μ— ϋ n ^~ 裝I — I 訂—-I — I--外 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消费合作社印製 經濟部中央標準局員工消费合作社印裝 392325 A8 2703TWF.DOC/006 B8 六、申請專利範圍 緣層包括氮氧化矽(SiON),其形成方式包括化學氣相沈積 法。 16. 如申請專利範圍第13項所述之製程,其中該保護 層包括磷矽玻璃(PSG),其形成方式包括化學氣相沈積 法。 17. 如申請專利範圍第13項所述之製程,其中該保護 層包括氮化矽,其形成方式包括化學氣相沈積法。 18. 如申請專利範圍第13項所述之製程,其中該導電 層包括鋁。 19·如申請專利範圍第13項所述之製程,其中該導電 層包括鉬。 20. 如申請專利範圍第13項所述之製程,其中該導電 層包括氮化钽(TaN)。 21. 如申請專利範圍第13項所述之製程,其中該導電 層包括氮化鈦(TiN)。 22. 如申請專利範圍第13項所述之製程,其中該導電 層包括氮化錄(WN)。 23. 如申請專利範圍第13項所述之製程,其中該硏磨 步驟包括化學機械硏磨法(CMP)。 24. —種金屬化的結構,該結構包括: 一半導體基底,在該半導體基底上已設有一多層銅內 連線層; 一頂層銅,設在該多層銅內連線層上; 一保護層,設在該頂層銅上; ! 1 表紙張尺度逍用中國鬮家梯準(CNS ) A4规格(210X297公釐) ~~~~-— I.·*. I裝 訂------、泳 (請先聞讀背面之注意事項再填寫本頁) A8 B8 C8 D8 27n 392325 /7〇3TWF.DOC/006 申請專利範圍 '一銲墊窗開口,設在該保護層中;以及 一導電層,設在該銲墊窗開口中與週緣’該導電層的 材料與該頂層銅的材料不同,目的用以保護該頂層銅,使 該頂層銅不會暴露於空氣中。 25. 如申請專利範圍第24項所述之結構’其中更包括 在該頂層與該保護層之間設有一蓋絕緣層。 26. 如申請專利範圍第25項所述之結構’其中該蓋絕 緣層包括氮化矽(SiN) 〇 27. 如申請專利範圍第25項所述之結構’其中該蓋絕 緣層包括氮氧化矽(SiON)。 28. 如申請專利範圍第24項所述之結構’其中該保護 層包括磷矽玻璃(PSG)。 29. 如申請專利範圍第24項所述之結構’其中該保護 層包括氮化矽。 30. 如申請專利範圍第24項所述之結構’其中該導電 層包括鋁。 31 .如申請專利範圍第24項所述之結構’其中該導電 層包括鉅。 32. 如申請專利範圍第24項所述之結構,其中該導電 層包括氮化鉅(TaN)。 33. 如申請專利範圍第24項所述之結構,其中該導電 層包括氮化鈦(TiN)。 34. 如申請專利範圍第24項所述之結構,其中該導電 層包括氮化鎢(WN)。 本紙浪尺度逍用中國國家梯率(CNS > A4规格(210X297公釐 I:-------, 1¥------^------I (請先閲讀背面之注$項再填寫本頁) 經濟部中央梯準局身工消費合作社印装
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW087106762A TW392325B (en) | 1998-05-01 | 1998-05-01 | Structure of metallization and process thereof |
US09/100,769 US6084304A (en) | 1998-05-01 | 1998-06-05 | Structure of metallization |
JP10170203A JPH11330231A (ja) | 1998-05-01 | 1998-06-17 | 金属被覆構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW087106762A TW392325B (en) | 1998-05-01 | 1998-05-01 | Structure of metallization and process thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
TW392325B true TW392325B (en) | 2000-06-01 |
Family
ID=21630015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087106762A TW392325B (en) | 1998-05-01 | 1998-05-01 | Structure of metallization and process thereof |
Country Status (3)
Country | Link |
---|---|
US (1) | US6084304A (zh) |
JP (1) | JPH11330231A (zh) |
TW (1) | TW392325B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107851554A (zh) * | 2015-08-04 | 2018-03-27 | 德克萨斯仪器股份有限公司 | 用于改善非平面表面的cmp耐刮擦性的方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6437441B1 (en) * | 1997-07-10 | 2002-08-20 | Kawasaki Microelectronics, Inc. | Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure |
US6844600B2 (en) | 1998-09-03 | 2005-01-18 | Micron Technology, Inc. | ESD/EOS protection structure for integrated circuit devices |
JP2000269342A (ja) * | 1999-03-12 | 2000-09-29 | Toshiba Microelectronics Corp | 半導体集積回路および半導体集積回路の製造方法 |
TW430935B (en) * | 1999-03-19 | 2001-04-21 | Ind Tech Res Inst | Frame type bonding pad structure having a low parasitic capacitance |
JP2000332016A (ja) * | 1999-05-19 | 2000-11-30 | Nec Corp | 半導体装置および半導体製造方法 |
US6423625B1 (en) * | 1999-08-30 | 2002-07-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of improving the bondability between Au wires and Cu bonding pads |
US6414367B1 (en) | 1999-10-28 | 2002-07-02 | National Semiconductor Corporation | Interconnect exhibiting reduced parasitic capacitance variation |
US6862720B1 (en) | 1999-10-28 | 2005-03-01 | National Semiconductor Corporation | Interconnect exhibiting reduced parasitic capacitance variation |
JP2001196413A (ja) | 2000-01-12 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置、該半導体装置の製造方法、cmp装置、及びcmp方法 |
DE10064691A1 (de) * | 2000-12-22 | 2002-07-04 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiter-Chip und Kupferleiterbahnen auf dem Chip sowie ein Verfahren zu seiner Herstellung |
JP3954312B2 (ja) * | 2001-01-15 | 2007-08-08 | ローム株式会社 | 半導体装置の製造方法 |
JP2002329722A (ja) * | 2001-04-27 | 2002-11-15 | Nec Corp | 半導体装置及びその製造方法 |
JP2003031575A (ja) * | 2001-07-17 | 2003-01-31 | Nec Corp | 半導体装置及びその製造方法 |
KR100480891B1 (ko) * | 2002-05-16 | 2005-04-07 | 매그나칩 반도체 유한회사 | 반도체 소자의 구리배선 형성방법 |
US7186446B2 (en) * | 2003-10-31 | 2007-03-06 | International Business Machines Corporation | Plasma enhanced ALD of tantalum nitride and bilayer |
KR100552815B1 (ko) * | 2003-12-31 | 2006-02-22 | 동부아남반도체 주식회사 | 반도체 소자의 듀얼 다마신 배선 형성 방법 |
KR100790974B1 (ko) * | 2005-12-01 | 2008-01-02 | 삼성전자주식회사 | 퓨즈 포커스 디텍터를 구비한 반도체 소자 및 그 제조방법과 이를 이용한 레이저 리페어 방법 |
US7544992B2 (en) * | 2007-05-16 | 2009-06-09 | United Microelectronics Corp. | Illuminating efficiency-increasable and light-erasable embedded memory structure |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4005472A (en) * | 1975-05-19 | 1977-01-25 | National Semiconductor Corporation | Method for gold plating of metallic layers on semiconductive devices |
US4843453A (en) * | 1985-05-10 | 1989-06-27 | Texas Instruments Incorporated | Metal contacts and interconnections for VLSI devices |
JP2839579B2 (ja) * | 1989-10-02 | 1998-12-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
US5272376A (en) * | 1990-06-01 | 1993-12-21 | Clarion Co., Ltd. | Electrode structure for a semiconductor device |
US5243222A (en) * | 1991-04-05 | 1993-09-07 | International Business Machines Corporation | Copper alloy metallurgies for VLSI interconnection structures |
US5102829A (en) * | 1991-07-22 | 1992-04-07 | At&T Bell Laboratories | Plastic pin grid array package |
US5480834A (en) * | 1993-12-13 | 1996-01-02 | Micron Communications, Inc. | Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent |
JPH0878410A (ja) * | 1994-09-05 | 1996-03-22 | Mitsubishi Electric Corp | 配線接続部及びその製造方法 |
JPH09237768A (ja) * | 1995-12-28 | 1997-09-09 | Nippon Steel Corp | 半導体装置及びその製造方法 |
US5801100A (en) * | 1997-03-07 | 1998-09-01 | Industrial Technology Research Institute | Electroless copper plating method for forming integrated circuit structures |
-
1998
- 1998-05-01 TW TW087106762A patent/TW392325B/zh not_active IP Right Cessation
- 1998-06-05 US US09/100,769 patent/US6084304A/en not_active Expired - Lifetime
- 1998-06-17 JP JP10170203A patent/JPH11330231A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107851554A (zh) * | 2015-08-04 | 2018-03-27 | 德克萨斯仪器股份有限公司 | 用于改善非平面表面的cmp耐刮擦性的方法 |
Also Published As
Publication number | Publication date |
---|---|
US6084304A (en) | 2000-07-04 |
JPH11330231A (ja) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW392325B (en) | Structure of metallization and process thereof | |
TW480693B (en) | Improved bonding pad and support structure and method for their fabrication | |
TW396524B (en) | A method for fabricating dual damascene | |
TW426980B (en) | Wire bonding to copper | |
TW477028B (en) | Hybrid dielectric structure for improving the stiffness of back end of the line structures | |
TW550642B (en) | Semiconductor device with multi-layer interconnect and method fabricating the same | |
TW513738B (en) | Semiconductor device and its manufacturing method | |
US7592220B2 (en) | Capacitance process using passivation film scheme | |
US6890852B2 (en) | Semiconductor device and manufacturing method of the same | |
TW382787B (en) | Method of fabricating dual damascene | |
TW508784B (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
US6716743B2 (en) | Method of manufacturing a semiconductor device | |
TW407342B (en) | Planarization method of damascene structure | |
JP2009200256A (ja) | 半導体装置の製造方法 | |
US6245380B1 (en) | Method of forming bonding pad | |
TW512488B (en) | Method for increasing heat dissipation of metal wires in integrated circuit | |
TW408436B (en) | The manufacture method of metal plug having passivation layer | |
JPH10125784A (ja) | 半導体デバイス用ビアパッド | |
TW304295B (en) | Manufacturing method of semiconductor device multilevel interconnection | |
TW466695B (en) | Manufacture method of metal dual damascene structure | |
TW379418B (en) | Damascence involving borderless via technologies | |
TW410450B (en) | Multilevel interconnects structure of semiconductor device and the manufacturing method thereof | |
TW405239B (en) | Copper conductive wiring process | |
US20240038547A1 (en) | Method and structure to form connector tabs in subtractive patterning | |
TW436989B (en) | Manufacturing method of via |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |