TW389941B - Method of eliminating edge effect in chemical vapor deposition of a metal - Google Patents

Method of eliminating edge effect in chemical vapor deposition of a metal Download PDF

Info

Publication number
TW389941B
TW389941B TW087120334A TW87120334A TW389941B TW 389941 B TW389941 B TW 389941B TW 087120334 A TW087120334 A TW 087120334A TW 87120334 A TW87120334 A TW 87120334A TW 389941 B TW389941 B TW 389941B
Authority
TW
Taiwan
Prior art keywords
substrate
scope
patent application
carrier
plasma
Prior art date
Application number
TW087120334A
Other languages
English (en)
Inventor
Chantal Arena
Ronald T Bertram
Emmanuel Guidotti
Joseph T Hillman
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW389941B publication Critical patent/TW389941B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/913—Diverse treatments performed in unitary chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

經濟部中央標4*-局Μ工消赍合作社印製 A7 !________B7 五、發明説明（1 ) ' 發明領娃 本發明大體而言係關於金屬膜在半導體基材上的化學氣 相沈積（chemical vapor deposition，下文簡稱CVD)，更特定 I之，#關於一種消除材料，諸如銅，在基材表面邊緣處 之太薄沈積的方法。 發明背景 在積體電路（integrated circuits，下文簡稱Ic)的形成 中’含有金屬及類金屬元素的薄膜經常沈積於半導體基材 或晶圓的表面上。薄膜在電路中以及各種1C裝置之間，提 供導電性及歐姆接觸。例如’想要之金屬的薄膜可在半導 體基材中應用於接觸或通孔孔洞的暴露表面，使得膜穿過 基材的諸背負層，以針對製作穿透絕緣層之互連的目的， 提供導電性材料组成的通孔栓。 沈積薄金屬膜的一個爲人所熟知的製程化學氣相沈積 (CVD) ’其中在基材表面處使用各種沈積或反應物氣體之 間的化學反應來沈積薄膜。在CVD中，將反應物氣體導入 眞空反應室内部中，極爲接近基材處，且該氣體接著基材 表面處發生反應，產生一種或多種產物，其在暴露出的基 材表面上形成一層膜。 當銅是藉由CVD沈積至基材上的金屬膜時，氮化鈦（TiN) 因爲它的高擴散障壁強度，是常見的表面底襯層。當鈥成 份’即’ TiN組成的富含鈦表面層，以其天然金屬型式存 在時’銅膜會藉由CVD而快速地沈積於基材表面上，因爲 鈦金屬提供該電子轉移反應所需的自由電子。當TiN的欽 -4- 本紙張尺度適用中國國家標準（CNS ) Λ4规格（210χ '----- (請先閱讀背面之注意事項再填寫本頁) 、1Τ A7 B7 五、發明説明（2 ) 成份氧化時，或者當基材表面富含氮時，銅膜無法沈積， 直到銅金屬前驅體組成的成核層形成於基材表面上。成核 層形成的延滯時間’也稱之爲醞釀時間，是無生產力的， 因爲銅無法沈積於氧化的基材表面上，直到成核層形成。 銅前驅體分子在基材表面上找到穩定位置，而在該位置 上沈積的機率，稱爲它的"黏附係數，，。當基材表面是TiN 時，銅黏附係數只有約i %，而當基材表面爲新生成的銅 膜所覆盖時，它增加至約1 00〇/〇。 銅藉由CVD沈積於基材上的一個共同的問題所謂的，，邊 緣效應"。邊緣效應定義爲：當相較於基材之非邊緣區 域，基材之邊緣得到較少的沈積銅或者沒有沈積銅所發生 之效應。邊緣效應是承載台上，主要是來自前次沈積之新 毛一成鋼，和基材本身上，主要是氧化型式的金屬層，材料 差異的結果。在承載台上，反應物前驅體的黏附係數是 100%，在基材上則是低很多。因此，承載台將比基材耗去 更多的反應物’因此在基材邊緣附近產生反應物耗竭區 '帶。由於缺乏前驅體以及低黏附係數，基材邊緣將遭遇更 長的酿釀時間。較長的醖釀時間意味著晶圓或基材上之邊 緣附近比其内部的更少金屬沈積。 經瀠部中央橾準局Μ工消资合作社印奴 (請先閱讀背面之注意事項再填寫本頁) 頃觀察到’在新的氧化承載台上所處理的第一片基材未 顯現出邊緣效應。這個結果已經導引出，每一次銅沈積使 用一新的乳化承載台的常見實務。然而，這個實務對商用 半導禮生產而言’是既無效率且所費不貲的。消除邊緣效 應會增加金屬膜沈積於基材表面邊緣上的速率，其轉而备 -5- 本紙張尺度適用中國國家標準（CNS > Λ4现枋（2丨0x297^^5~" 一 ' — 經漪部中央梂準扃只工消赍合作社印5i A7 B7 五、發明説明（3 降低邊緣處的醞釀時間。其結果會是半導體基材生產的提 升效率。因此，消除半導體基材生產中之邊緣效應的商業 上適用方法，是爲人所需要的。 發明摘述 爲了這個目的，且根據本發明之原理，本發明的一個目 標是，提供一種在半導體基材上之金屬CVD中消除邊緣效 應的方法。 本發明的另一個目標是，消除半導體基材上之金屬CVD 時的邊緣效應，而不針對每一次沈積使用一新的承載台。 本發明的另外一個目標是，提供一種半導體基材，其在 所有的基材表面區域上，具有幾乎完全均勻厚度組成的金 屬膜塗層。 本發明的更另外一個目標是，提供一種消除銅時之 邊緣效應，而不針對每一次沈積使用一新承載台的方法， 且該方法提供一種在所有基材表面區域上，具有幾乎完全 均勻厚度組成之銅膜塗層的半導體基材。 特定言之，本發明係朝向一種消除半導體基材表面上之 邊緣效應的方法。更特定言之，本發明係朝向一種在化學 氣相沈積期間’消除半導體基材邊緣附近，金屬或類金屬 凡素太薄之膜之沈積的方法。 :據:發明之原5里，—種沈積均勻金屬膜於基材上的方 。該方法包括在藉由化學氣相沈積沈積膜之 則，暴露承載台至電漿的步驟。 、 根據本發明的某些方 在馬了金屬沈積而將基 -6- (2ΙΟΧ：^7公診 (諳先閱讀背面之注意事項再填寫本頁)
At B7 五、發明説明（4 ) 材置於承載台上之前，暴露至電漿。在本發明的其他方 面’其上支撐基材的承載台暴露於電漿，接著藉由化學氣 相沈積沈積一層膜。 根據本發明的另外方面，承載台在很多基材的連續放置 和膜塗佈之前，暴露至電漿。在很多基材的處理之後，承 載台較好再次暴露至電漿’然後將另一批很多的基材連續 地放置於承載台上並加以塗佈。連續基材處理對承載台處 理的比例較好是3，或者更多處理過的基材對1處理過的承 載台。 根據本發明的更另外方面，單獨的承載台或者支撑著基 材的承載台在約0· 1至2 5托耳的壓力，約5 〇至1 5〇〇瓦的功 率’約250至500千赫茲的頻率，約1〇至5〇〇〇標準立方厘米/ 分鐘的氫流動速率和約1 0至1500標準立方厘米/分鐘的氛 流動速率之下暴露至眞空反應室中的氫/氬電漿，於約12〇 至700 C的溫度下持續約2至240秒，使用連接至反應室内 噴灑器之射頻產生器所激發的氫/氬電漿。暴露可能發生 於基材支撑在承載台上用於銅CVD或任何其他金屬CVD之 前，或是在基材支#於承載台之後。 藉由前述説明’其處因此而提供一種由暴露承載台或支 撑基材之，載台至電漿，而消除遭受金屬CVD之基材中之 邊緣效應的方法。較好，提供一種由暴露承載台，或支撑 基材之承載台，至氫/氬電漿’而消除遭受銅CVD之基材 中之邊緣效應的方法。本發明的這些和其他目標及優點應 可由隨附的附圖和其説明而變得顯而易見。 本紙乐尺度適用中國國家標举-(CNS ) Λ4悅格（210χ297公怂） (請先閱讀背面之注意事項再填寫本頁) ，τ 經濟部中央標準局®^工消f合作社印裝 經漪部中央標準局W工消赀合作社印裝 A7 ----___B7 五、發明説明（5 ) ' Μ圖簡要説明 圖1是承載台和基材的輪廓圖。 圖2是於銅CVD之反應室的輪廓橫斷面視圖。 圖3是在藉由本發明方法之銅沈積之後，支撢基材之承 載台的輪廓圖。 跗圖詳細説明 參考囷1，顯示出用於支撑半導體基材22的承載台2〇， 和在銅CVD期間受到支撑的基材2 2。典型的承載台2 〇在 它的頂層26a和侧邊26b表面上，具有天然生成的氧化物層 24。基材22具有如同其頂層表面28的天然生成氧化物層 3 〇，其約1 0埃至約2 0埃厚。該頂層3 〇，接著，位於約 500埃厚的ΉΝ層32上方，其，接著，位於碎底層34的上 方。 基材22具有邊緣區域44 ’定義爲基材22在邊緣附近的 區帶，其在接續的銅或另種金屬CVD期間，變成是反應物 耗竭的。基材22的其餘區域，定義爲基材22不包括邊緣 區域4 4的區域，在接續的銅或另種金屬CVD期間，不會變 成是反應物耗竭的。 參考圖2，圖示出用於半導體基材22之表面28上藉由 CVD之銅沈積的反應器4 5。反應器4 5包括包封住處理空 間48的反應室46。在反應室46中，其顯示成含有基材22 於承載台20上，用於CVD的反應物氣體輸送至處理空間 48 » —種氣體輸送系統，諸如説明於美國專利第5,628,829 號用於CVD及PECVD反應之低溫沈積的方法與設備中的系 -8- 本紙張尺度適用中國國家標苹（CNS )八4規彷（210X M7公怂） (請先閱讀背面之注意事項再填寫本頁) 4 乂 -^/-v 幻浐部屮央"-i?-i:Jh-Ti7i矜合竹"cry A7 _________—_B7 五、發明説明（6 ) 統，其讓渡於本發明的受讓者並因此而特定地以參考之方 式將其全文併入，爲用於CVD製程的氣體提供適當的流量 和刀佈。一般而s，氣體輸送系統包含氣體分散元件，諸 如平面噴灑器50,於反應室46中。噴灑器5〇將進入的反 應物氣體噴灑於反應室46的整個處理空間48，以確保氣 體在接近承載台20和基材22處的均勻分佈和流量。均勻 的氣體分佈和流量對均勻且有效率的沈積製程、濃密的電 衆、和均勻沈積的膜而言，是必須的。 根據本發明的一個具體實施例，反應器4 5配備有電漿產 生設備51，用於在基材22的放置其上供加工之前或之 後，將承載台20暴露至氫/氬電漿。將承載台2〇暴露至氫 /氬電漿的設備51可以是説明於共同申請之美國專利申請 案序號第08/797,397號中的型式，其於1997年2月1〇曰提 出申請’名稱爲用於鶴沈積至氮化鈦基材表面上的化學氣 相沈積製程’其讓渡於本發明的受讓者，且以參考之方式 明確地併入於本文中。設備5丨較好包括連接至噴灑器5 〇 的射頻（radiofrequency，下文簡稱RF)產生器52，其能夠 產生450千赫茲。 圖3顯示出在使用本發明方法藉由CVD之銅膜沈積後的 承載台20和基材22。對銅膜沈積而言，使用一種銅前驅 體’ 7?氟乙醞丙酮酯三甲基乙烯基矽烷銅（c〇pperi hexafluoroacetylacetonate trimethylvinylsilane，下文簡稱 (Cu1 (hfac)(tmvs)))。tmvs配位體使前驅體在它的蒸發階段 期間穩定化’而hfac配位體在基材表面處，活化前驅體趨 -9- ~~ __ - _ 本紙張尺度適州中囤國家標準·（ CNS ) Λ4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部中央標挲局貝工消费合作社印52 A7 B7 __ 五、發明説明（7 ) 向更高的金屬化速率。兩分子的Cu1 (hfac)(tmvs)產生反 應，以在下列的非均衡反應中產生銅金屬（Cu0)和副產物： 2 Cu1 (hfac)(tmvs) Cu° + Cun(hfac)2 + 2 (tmvs) 在眞空反應室46中，用於銅CVD的典型條件是：約12(TC 至280°C的基板22溫度，約0.5托耳至約2.0托耳的反應壓 力，約0.2毫升/分鐘至約1 ·0毫升/分鐘之液體的前驅流動 速率（相當於約16-80標準立方厘米/分鐘之氣體），及約100 標準立方厘米/分鐘的稀釋劑流動。 、 在醞瓖時間之後，其間一連續的成核層形成於承載台2 〇 的每一氧化物金屬表面26a，2 6b上，銅以固定的速率沈積 於承載台20上。結果是新生成的銅金屬表面42位於承載 台20自然生成的氧化物表面24上。在銅沈積至後續支撢 於承載台2 0上的基材2 2時，沈積立刻開始於承載台2 〇的 新生成銅表面42。 然而，銅沈積無法在基材2 2上開始，直到成核層已經形 成。銅前驅體在基材22最上層表面28之自然生成氧化物 層3 0上的黏附係數是1 %的等級，而銅前驅體在承載台2 〇 之新生成銅膜4 2上的黏附係數是將近100%。在基材2 2之 邊緣區域4 4附近所吸附的銅前驅體只有1 %的黏附機會， 而在承載台20定義爲43的區域中所吸附的銅前驅體有 100%的黏附機會，且是反應物大量消耗的區域。黏附係數 的差異通爲人接受成邊緣效應的原因，其造成銅前驅體在 接近基材邊緣區域4 4處的耗竭。由於在接近基材邊緣區域 4 4處’只有較少的銅前驅體來形成成核層，所以接近邊緣 -10- 本紙張尺度適用中國國家標準（CMS ) ΛΊ現格（21〇Χ2<^7公兑.) I:-I,------—I (锖先閱讀背而之注意事項再填寫本頁)
,1T A7 B7 經滴部中央標準局月工消费合作社印¾ 五、發明説明（8 ) £域4 4處的酿讓時間受到延長。 在本發明的方法中，將在很多表面26&，26b上含有銅膜 42的承載台20暴露至氩/氬電漿，避免太薄的銅膜形成於 基材44的邊緣區域，並容許均勻的銅膜42形成於基材22 上。另外，在本發明的方法中，於很多表面26a，26b上含 有銅膜42之承載台20的單次暴露至氫/氬電衆，避免太薄 的銅膜形成於很多接續處理之基材22的邊緣區域44，並 容許均句的銅膜42形成於很多的基材22上。將含有銅膜 4 2的承載台20暴露至電衆，修整，但並未移除，膜η。 承載台2〇因此未因電聚曝照而清潔，因爲膜42留在表面 再者，在本發明的方法中，將其上支撑有基材22的承載 台20暴露至氫/氬電衆’避免太薄的銅或其他金屬膜形成 於基材22的邊緣區域。據信’將基材。的·表面暴霧至 氫’氬電漿改變了基材22的表面，使它成爲富含Ti而非富 含N。富含金屬Ti成份的表面，相對於富含非金屬n成份 的表面，顯得更近似於天然形成的金屬表面，且提供電子 移轉銅或其他金屬CVD反應所需要的足夠自由電子 使用上’承載台20在下列的較佳反應室46條件下暴露 至氫/氨電:漿：約〇.1至25托耳的壓力，約5〇_15〇〇瓦的功 率，約250-500千赫兹的頻率，，約1〇_5〇〇〇標準立方厘米/八 鐘的氫流量’約10-1500標準立方厘米/分鐘的氬流量二 120-700 C的承載台溫度，及約略2 24〇秒的時間。 當基材22以氫/氣電漿處理過時’前面少J具有銅沈積 -11 - 卜纸疚尺度適用中國國家樣準（CNS ) Λ4^格（210X2们公ΪΓ (請先閱讀背而之注意事項再填ΛΤ本頁)
.—Q 、1Τ 經濟部中央榡準局貝工消疗合作杜印¾ Α7 Β7 五、發明説明（9 ) 於其上的基材22不會顯現出邊緣效應。這些前面少數的基 材22發展出均勻地厚的銅塗層，其延伸至基材邊緣區域 44。兩種可能的機構可以解釋這些觀察到的現象。第一， 氫/氬电漿可旎在某種程度上，降低了銅前驅體分子在承 載台20之銅表面42上的黏附係數。這會造成，上方基材 表面28上的自然生成氧化物層3〇，以及承載台2〇之氫/氬 處理過的銅表面4 2，具有相同的非〇醞釀時間。第二，邊 緣效應會因某些反應副產物而造成，是可能的，該副產物 黏附於承載台20上之銅表面42，然後妨害後續基材22之 邊緣區域44附近的沈積。如果是這種情形，則氮/氯電浆 可化學性地減少副產物’因此而消除該妨#。例如， CiAhfae)非常易於成爲中間反應副產物。這是非常活性的 ，子，會輕易地附著於表面，佔據潛在的成核位置。氫/ 虱電漿會藉由下列的機構而減少這種分子： H + Cun(hfac) Cu° + H(hfac) 雖然这些是消除邊緣效應之兩種可能機構的實例，但 其他的機構或甚至，諸機構的组合，也是可能的。:發明 不如此文P艮於本文中所説明的該兩種可能機構 經藉由具體實施例的説明加以例示·，且例示性 的，、體貫施例已經相當詳細地加以説明， 侷限或以任何方式將附加之申發月者供意 =的細郎。另外的優點和修正對熟諸此技藝者而 ： :顯：。例如，承載台暴露至《所處的特定停；可I: 尸沈積的金屬膜而變化。如同另—個實例，可沈積多層金 ---------ΪΛ.— • . :· C (請先閱讀背面之注意事項再嗔巧本頁j
、-ST • -- i I I · •12 本紙張尺度適用中國國家枕準（CNS ) (210x2”公^Ύ .I- - - I · A7 B7 五、發明説明（Ί〇 ) ~~ ' 屬膜以達成具有平滑表面和低電阻係數的均勻厚度。如同 ^外—個實例，銅以外的金屬膜且使用氫/氬以外的電漿 I藉由所揭示的方法加以沈積。因此，本發明在它的較寬 、万向上，不受限於特定的細節、代表性的設備和方法、 以？所顯示與說明的例示性實例。因A，可能發生與這些 細節的背離’而不偏離申請者整體發明觀念的精神和範 疇。 既已説明了本發明，所聲請的專利範圍是： ^^1 m m In in I: ί/z. I : I n :,. c (請先閱讀背而之泣^事項^填寫本頁) 訂
C 經洎部中央標挲局兵工消资合作社印裝 -13- 本紙張尺度 _ ㈣

Claims (1)

  1. 經濟部中央標準局男工消費合作社印袈 τ'申請專利範圍 L —種消除金屬之化學氣相沈積於半導體基材表面上之邊 緣效應的方法，包含步驟有： 在化學氣相沈積至基材上之前，將支撑基材的承載台— 暴露至電漿。 ~ =據申請專利範圍第1項之方法，暴露步驟包含將承載 台暴露至電漿的步驟，該承載台在其至少一表面上具有 自然生成的氧化物層。 3· 2據申請專利範圍第2項之方法，暴露步驟包含將承載 台暴露至電漿的步驟，該承載台具有約i 0埃厚至約2 0埃 厚之間範圍内的自然生成氧化物層。 •根據申請專利範圍第〗項之方法，暴露步驟包含，在銅 化學氣相沈積至基材上之前’將承載台暴露至電 漿》 5. 根據申請專利範圍第4項之方法，S露步驟在約01_25托 耳範圍中，且較好是約丨托耳，之壓力下的反應室中進 行0 6. 根據申請專利範圍第4項之方法暴露步驟在約5〇-15〇〇瓦 範圍中’且較好是約750瓦，之功率下的反應室中進 行6 7· ^據中請專利範圍第4項之方法，暴露步驟在約25〇5〇〇 :赫茲範圍中，且較好是約45〇千赫兹，之頻率下的反 應室中進行。 握據申叫專利範圍第4項之方法，暴露步驟在約则〇 .準立方厘米/分鐘範圍中，且較好是約2㈣準立方厘 -14- 本紙張从適用^^揉準（CNS ) Μ胁（训謂公釐了 Γ- - ------ —41 ^^1 —-II 1 si I ml n (婧先閲讀背面之注意^項再填寫本頁) 訂 A8 B8 C8 D8 389941 申請專利範圍 米/分鐘’之氫流量下的反應室中進行。 H中請專利範圍第4項之方法，暴露步驟在約1〇15〇〇 I準^方厘米/分鐘範圍中，且較好是約5〇標準立方厘 米/分鐘，之氬流量下的反應室中進行。 瓜根據申請專利範圍第4項之方法，暴露步驟在約^ 7〇〇 C範圍中，且較好是約18代，之承載台溫度下的反 應室中進行。 U.根據申請專利範圍第4項之方法’暴露步驟在反應室中 進仃，持續約2-24〇秒範圍中，且較好是約2〇秒的時 間0 12.根據中請專利範圍第i項之方法，$露步驟包含將其上 支撑有基材之承載台暴露至氫/氬電漿的步驟，該基材具 有矽基底層、TiN中間層、和自然生成的氧化物頂層。 •根據申請專利範圍第丨2項之方法，暴露步驟包含將基材 暴露至氫/氬電漿的步驟，該基材具有矽基底層、具有約 500埃足厚度的TiN中間層、和自然生成妁氧化物頂層。 14·根據申請專利範圍第丨2項之方法，暴露步驟包含將基材 暴露至氫/氬電漿的步驟，該基材具有矽基底層、TiN中 間層、和具有約1 0埃至約2 〇埃之厚度的、自然生成氧化 物頂層。 ’根據申請專利範圍第12項之方法，暴露步驟包含將基材 暴露至氫/氬電漿的步驟，該基材具有矽基底層、TiN中 ]層和自煞生成的氧化物頂層，電漿由速結至.喷—霧器 的射頻產生器起始產生，經由噴霧器將氫和氬朝向基材 -15- r國國家標準（CNS ) A4^t格（210X297公釐） ----Ί11.----^✓.裝------訂-------/W. (請先Μ讀背面之注^•項再填寫本頁) 經濟部中央榡準局員工消«·合作衽印袋 ABCD 經濟部中央標準局貝工消費合作社印製 389941 六、申請專利範圍 分散。 16. 一種製造半導體的_方法，包含步驟有： (a) 將承載台暴露至電漿； (b) 將基材裝載至承載台上； (c) 藉由化學耽相沈積將金屬膜沈積於基材上，該基材 受支撑於承載台上； (d) 在再次暴露承載台至電漿以前，重複步驟（&)至（c)很 多次； (e) 重複步驟（a)至（d)，直到想要之數目的基材都受到處 理爲止； 想要之數目的基材含有幾乎完全均勻的金屬膜。 17. ‘根據申請專利範圍第1 6項之方法，沈積步驟在承載台再 次暴露至電漿以前，發生於一片以上的基材上，且較好 發生於二片以上的基材上。 18. 根據申請專利範圍第1 6項之方法，暴露步驟包含將承載 台至氫/氬電漿，且沈積步驟包含沈積銅膜於基材上。 19. 一種消除銅化學氣相沈積中之半導體基材表面内之邊緣 效應的方法，其包含： 在裝載基材至承載台上，用於銅化學氣相沈積之前， 在反應室中將承載台暴露至約丨托耳的壓力、約75〇瓦的 功率、約450千赫茲的頻率、2〇〇標準立方厘米/分鐘的氫 流量、約50標準立方厘米/分鐘的氬流量、約ΐ8〇β(：的承 載台溫度、和約略2 〇秒的時間。 20. 根據申請專利範圍第19項之方法，暴露步驟發生於承載 -16 1TI: ------ΐτ------〇I-.--Ί--；I-；. (請先閲讀背面之注意事項再填寫本頁) 表紙張尺度逋用中國國家標準 (CNS ) A4規格（210x297公慶 Α8 Β8 C8 D8 389941 六、申請專利範圍 台支撑基材之時。 21.—種製造半導體的有法，包含步驟有： 暴露承載台至電漿：及 藉由化學氣相沈積將很多基材塗覆成具有幾乎完全均 勻的金屬膜； 該很多基材在再次於承載台上進行暴露之前，加以塗覆。 22 ·根據申請專利範圍第2 1項之方法，暴露步驟發生於承載 台支撑基材之時。 23·根據申請專利範圍第21項之方；去，暴露步驟包含暴露承 載台至氫/氬電漿’且塗覆步驟包含以化學氣相沈積塗 覆成具有幾乎完全均勻的銅膜。 24. —種製造半導體的方法，包含步驟有： (a) 使承載台的表面成份富含金屬含量； (b) 暴露承載台至電漿； (c) 裝載基材於承載台上；且 (d) 藉由化學氣相沈積將金屬膜沈積於基材上； 該基材在邊緣和非邊緣表面含有幾乎完全均勻的金屬膜。 25. 根據申請專利範圍第24項之方法，暴露步驟發生於承載 台支撑基材之時。 26. 根據申請:專利範圍第24項之方法，暴露步驟包含將承載 台暴露至氫/氬電漿，且沈積步驟包含藉由化學氣相沈 積#銅膜沈積於基材上。 藏碎 巧:、丨丨ί: 27·根據申請專利範圍第i項之方，在基材之邊緣 和非邊緣表面處II，膜幾净完全是相ί同漸厚度。 (χ—.' 1 胃·+ιι -17- 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝_ . 經濟部中央揉準局負工消費合作社印製 ^___D8__—— 28. 根據申請專利範圍第1 6項之方法的產品，在基材之邊緣 和棒邊緣表面處，膜幾乎完全是相同的厚度〇 29. 根據申請專利範圍第19項之方法的產品，在基材之邊緣 和#邊緣表面處，膜幾乎完全是相同的厚度。 30. 根據申請專利範圍第2 1項之方法的產品，在基材之邊緣 和#邊緣表面處，膜幾乎完全是相同的厚度。 31. 根據申請專利範圍第2 4項之方法的產品，在基材之邊緣 和非邊緣表面處，膜幾乎完全是相同的厚度。 111,--1*----裝----I-訂 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梂準局身工消費合作社印製 • n η SIJ —4— in a^n /i> * 本纸張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐）
TW087120334A 1998-01-20 1998-12-08 Method of eliminating edge effect in chemical vapor deposition of a metal TW389941B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/009,387 US6090705A (en) 1998-01-20 1998-01-20 Method of eliminating edge effect in chemical vapor deposition of a metal

Publications (1)

Publication Number Publication Date
TW389941B true TW389941B (en) 2000-05-11

Family

ID=21737343

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120334A TW389941B (en) 1998-01-20 1998-12-08 Method of eliminating edge effect in chemical vapor deposition of a metal

Country Status (8)

Country Link
US (1) US6090705A (zh)
EP (1) EP1050073A1 (zh)
JP (1) JP2002510143A (zh)
KR (2) KR20010034242A (zh)
CN (1) CN1174471C (zh)
AU (1) AU1420499A (zh)
TW (1) TW389941B (zh)
WO (1) WO1999036951A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440494B1 (en) * 2000-04-05 2002-08-27 Tokyo Electron Limited In-situ source synthesis for metal CVD
US6576292B2 (en) * 2001-08-13 2003-06-10 Sharp Laboratories Of America, Inc. Method of forming highly adhesive copper thin films on metal nitride substrates via CVD
US7604841B2 (en) * 2004-03-31 2009-10-20 Tokyo Electron Limited Method for extending time between chamber cleaning processes
KR101233105B1 (ko) * 2008-08-27 2013-02-15 소이텍 선택되거나 제어된 격자 파라미터들을 갖는 반도체 물질층들을 이용하여 반도체 구조물들 또는 소자들을 제조하는 방법
CN102741999B (zh) 2009-11-18 2015-07-15 Soitec公司 使用玻璃键合层制造半导体结构和器件的方法,和用所述方法形成的半导体结构和器件
US8486192B2 (en) 2010-09-30 2013-07-16 Soitec Thermalizing gas injectors for generating increased precursor gas, material deposition systems including such injectors, and related methods
US8133806B1 (en) 2010-09-30 2012-03-13 S.O.I.Tec Silicon On Insulator Technologies Systems and methods for forming semiconductor materials by atomic layer deposition
US9023721B2 (en) 2010-11-23 2015-05-05 Soitec Methods of forming bulk III-nitride materials on metal-nitride growth template layers, and structures formed by such methods
FR2968830B1 (fr) 2010-12-08 2014-03-21 Soitec Silicon On Insulator Couches matricielles ameliorees pour le depot heteroepitaxial de materiaux semiconducteurs de nitrure iii en utilisant des procedes hvpe
FR2968678B1 (fr) 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
JP7230679B2 (ja) * 2019-05-15 2023-03-01 住友電気工業株式会社 半導体素子の製造方法
CN112497022B (zh) * 2020-11-28 2022-05-17 厦门理工学院 用于边缘效应控制的抛光辅助支撑装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023206A (en) * 1987-12-16 1991-06-11 Texas Instruments Incorporated Semiconductor device with adjacent non-oxide layers and the fabrication thereof
JP3004696B2 (ja) * 1989-08-25 2000-01-31 アプライド マテリアルズ インコーポレーテッド 化学的蒸着装置の洗浄方法
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
US5273775A (en) * 1990-09-12 1993-12-28 Air Products And Chemicals, Inc. Process for selectively depositing copper aluminum alloy onto a substrate
US5380566A (en) * 1993-06-21 1995-01-10 Applied Materials, Inc. Method of limiting sticking of body to susceptor in a deposition treatment
US5482749A (en) * 1993-06-28 1996-01-09 Applied Materials, Inc. Pretreatment process for treating aluminum-bearing surfaces of deposition chamber prior to deposition of tungsten silicide coating on substrate therein
JPH07176484A (ja) * 1993-06-28 1995-07-14 Applied Materials Inc 窒化アルミニューム面を有するサセプタをサセプタの浄化後珪化タングステンで処理することによって半導体ウエハ上に珪化タングステンを一様に堆積する方法
DE69421465T2 (de) * 1993-07-30 2000-02-10 Applied Materials, Inc. Verfahren zur Ablagerung von Silzium-Nitrid auf Siliziumoberflächen
JP3223661B2 (ja) * 1993-08-31 2001-10-29 ソニー株式会社 プラズマ堆積方法
EP0680072B1 (en) * 1994-04-28 2003-10-08 Applied Materials, Inc. A method of operating a high density plasma CVD reactor with combined inductive and capacitive coupling
US5628829A (en) * 1994-06-03 1997-05-13 Materials Research Corporation Method and apparatus for low temperature deposition of CVD and PECVD films
US5806980A (en) * 1996-09-11 1998-09-15 Novellus Systems, Inc. Methods and apparatus for measuring temperatures at high potential
US5906866A (en) * 1997-02-10 1999-05-25 Tokyo Electron Limited Process for chemical vapor deposition of tungsten onto a titanium nitride substrate surface

Also Published As

Publication number Publication date
AU1420499A (en) 1999-08-02
CN1174471C (zh) 2004-11-03
EP1050073A1 (en) 2000-11-08
US6090705A (en) 2000-07-18
KR20010034242A (ko) 2001-04-25
JP2002510143A (ja) 2002-04-02
WO1999036951A1 (en) 1999-07-22
CN1284203A (zh) 2001-02-14
KR100427905B1 (ko) 2004-04-27

Similar Documents

Publication Publication Date Title
TW389941B (en) Method of eliminating edge effect in chemical vapor deposition of a metal
TW457576B (en) Method of forming a titanium film and a barrier metal film on a surface of a substrate through lamination
TW399237B (en) Film forming method and apparatus
TW482828B (en) Method of low temperature plasma enhanced chemical vapor deposition of TiN film over titanium for use in via level applications
TWI251619B (en) Low-pressure deposition of metal layers from metal-carbonyl precursors
TWI445836B (zh) 使用電漿強化原子層沈積之控制組成
TW294827B (zh)
TW510014B (en) Plasma treatment of tantalum nitride compound films formed by chemical vapor deposition
TW200524009A (en) Method of depositing metal layers from metal-carbonyl precursors
TW201016880A (en) In-situ chamber treatment and deposition process
TW200537571A (en) Forming method of barrier film, and forming method of electrode film
TW200536020A (en) A method of forming a tantalum-containing gate electrode structure
US6284649B1 (en) Chemical vapor phase growing method of a metal nitride film and a method of manufacturing an electronic device using the same
CN107978541A (zh) 成膜装置和成膜方法
TWI290859B (en) Method for depositing metal layers using sequential flow deposition
TW200538573A (en) A method for processing a substrate
KR20200081253A (ko) RuSi막의 형성 방법 및 성막 장치
JP4079591B2 (ja) 金属被膜の化学蒸着法
WO2011162255A1 (ja) バリア膜の形成方法及び金属配線膜の形成方法
JP3194256B2 (ja) 膜成長方法と膜成長装置
JPS61232612A (ja) 気相反応装置
Li et al. Remote plasma chemical vapor deposition of copper for applications in microelectronics
TW201114942A (en) Film forming method and plasma film forming apparatus
JP4027960B2 (ja) 成膜処理装置
JP5859885B2 (ja) 金属多層膜の成膜方法および金属多層膜の成膜装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees