經濟部中央橾準局員工消费合作社印装 A7 _ B7_ 五、發明説明（1 ) 本發明係有關於半導體積體電路的製造，且特別 是有關於一種半導體電晶體元件之製造方法，其利用含 氮氣體之電漿對>6夕基底作氮化處理（nitridation)，使得閘 氧化層的成長速率減緩，藉此增進閘氧化層的均一性 (uniformity)，以提昇元件的可靠度（reliability)。 金屬氧化半導體電晶體（MOS transistor)，可說是當 今積體電路技術中最重要的一種棊本電子元件，例如在 目前個人電腦的微處理器（microprocessor)裡，便包含多 達上百萬個以上的MOS電晶體，其重要性可見一斑。 基本上，MOS電晶體是由閘極、及其兩側的源極與汲 極所組成的四接點元件，利用適當閘極電壓來控制通道 (channel)的形成與否，可作為一種數位式的固體開關， 以便與其他元件一起搭配而應用在各種邏輯與記憶積 體電路產品上。 第1A至1C圖的剖面示意圖，係用以說明習知半 導體電晶體元件的製造流程。首先，如第1A圖所示， 在一矽基底10上以局部矽氧化方法（LOCOS)或淺溝槽 隔離方法（STI ; Shallow Trench Isolation)形成一場氧化 層11，用以界定出元件區（active area)。接著，以離子 佈植（ion implantation)或掺雜（doping)方法，在元件區形 成擴散井區（well)12。 其次，請參見第1B圖，以熱氧化成長方法（thermal oxidation)形成一閘氧化層13，覆蓋在元件區表面上。 接著，形成一導電層14,例如是以化學氣相沈積（CVD) 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 _線 經濟部中央橾率局貝工消费合作社印« A7 ---- —____B7 五、發明説明（2 ) '一~ 程序沈積的複晶石夕層，覆蓋在閉氧化層13丨。炊後， 以微影成像和㈣程序定義導電層14和閘氧化層、_ 圖案’共同構成一閘電極構造〇。亦即，先在導電層14 表面塗佈-光阻層(未顯示)’經微影成像程序定義出圖 案’蓋住欲形成閘電極構造的區域·’接著利用光阻層當 作罩幕’依序蝕刻導電層14和閘氧化層13至露出矽基 底10為止，藉以轉移光阻層的圖案；之後以適當溶 液或乾式蝕刻程序去除光阻層，即留下如圖所示之閘電 極構造G。 接下來，請參見第1C圖，在閘電極構造〇兩側的 碎基底ίο中’形成源極區和;《及極區。首先，利用閘電 極構造G當作罩幕，佈植適當劑量離子，例如是磷離 子或砷離子’進入矽基底1〇中’用以形成一對淡摻植 源極區15a和汲極區l5b(LDD)。其次，以沈積和回蝕 刻程序’在閘電極構造G的側壁上形成一絕緣側壁層 (spaCer)16。然後，利用閘電極構造g和該絕緣側壁層 16共同當作罩幕’佈植較高劑量離子進入淡摻植源極 區15a和汲極區15b中，用以形成濃摻植源極區na和 汲極區17b ’便完成MOS電晶體的製造。 隨著積體電路設計的複雜化，為了提高晶片中元件 的密度，單一元件的尺寸不斷被縮小，目前生產線上已 使用線寬〇·25μπι以下的製程技術來製造晶片。然而， 上述習知MOS電晶體由於其構造與材質的限制，在元 件持續縮小的情況下，逐漸產生許多缺點。首先，源極 本紙涑尺度適用中國國家樣準（CNS ) Α4規格（210X 297公釐） (請先閲讀啃面之泣$項再填寫 .裝· 訂 -線- A7 _____B7_____ 五、發明説明（3 ) 和汲極之間的通道長度縮短後，因電場強度相對而言提 高許多，往往尚未施加電壓於閘電極構造G上，即因 熱電子的作用而產生電流，造成元件加速崩潰 (breakdown)。其次，電晶體元件操作過程中產生的熱載 子（hot carrier)’由於受到閘電極構造g的高電場影響， 往往會注入到閘氧化層13中，如第1C圖中如箭號所示 者，造成閘氧化層13的損傷（degradation)，導致元件的 可靠度降低。 關於前者’可由降低電場強度和抑制熱電子產生兩 方面著手’第1A至1C圖所述的LDD電晶體技術即以 淡摻植之源極區15a和汲極區15b，來降低通道區兩端 的電場強度，可有效改善短通道效應，是業界所廣為採 用的技術。而關於後者，則可藉由改良電晶體的製造流 程，提昇閘氧化層之特性來改善抗熱載子損傷的能力， 從而提昇元件的性質。例如，C. T. Liu等人於/五五五 Electron Device Letters, V〇l. 18, No. 3, March, 1997, p. l〇5的文獻中，即提出一種利用氮離子佈植程序以提昇 閘氧化層特性的改良技術，為了清楚起見，以下即配合 第2A至2B圖，說明其製造流程。 首先，如第2A圖所示，在一矽基底1〇上形成一 場氧化層11’用以界定出元件區，並且以離子佈植或 摻雜方法’在元件區形成擴散井區12。接著，施行改 良製程的關鍵步驟，以離子佈植程序將適量氮離子（N+) 植入矽基底10的元件區中，其佈植劑量約為1χ1〇Ι5 _____ - 5- 本紙張尺度適用中關家縣（CTNiS ) Α4規格（2丨GX297公董) —--— (請先閲淥背面之註意事項再壤 窝^a； 訂 線 經濟部中央樣準局貝工消費合作社印装 經濟部中央揉率局貝工消費合作社印裝 A7 B7 五、發明説明（4 ) ions/cm2 〇 其次，請參見第2B圖，以熱氧化成長方法形成一 閘氧化層13a’覆蓋在元件區表面上。由於先前植入元 件區之氮離子的作用，會使熱氧化反應的速率減緩因 此所生成之閘氧化層13a將更加緻密和均一。接著，形 成一導電層14，例如是以化學氣相沈積（CVD)程序沈積 的複晶矽層’覆蓋在閘氧化層i3a上。然後，以微影成 像和蝕刻程序定義導電層14和閘氧化層13a的圖案， 共同構成一閘電極構造G。 接下來，如同第1C圖所敛述的步驟，在閘電極構 造G兩側的矽基底10中’形成源極區和汲極區。首先， 利用閘電極構造G當作罩幕，佈植適當劑量離子，例 如是磷離子或砷離子，進入矽基底1〇中，用以形成一 對淡摻植源極區15a和汲極區15b。其次，以沈積和回 蝕刻程序，在閘電極構造G的側壁上形成一絕緣側壁 層16。然後’利用閘電極構造〇和該絕緣側壁層丨6共 同當作罩幕，佈植較高劑量離子進入淡摻植源極區15a 和汲極區15b中，用以形成濃摻植源極區17a和汲極區 17b ’便完成如第2B圖所示的m〇s電晶體。 根據C.T.Liu等人的研究結果’在佈植氮離子之 矽基底上成長閘氧化層，可增強其對抗熱載子損傷和防 止硼離子穿透的能力，提高電晶體的可靠度。此外，由 於將氮離子佈植於矽基底的元件區中，也可使通道區之 臨限電壓（threshold voltage)降低而抑制了短通道效應 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210x297公瘦） I ^ —裝 訂 ~~線 - - (諳先閲讀，背面之·ί±意事項再填寫} B7 五、發明説明（5 ) 的發生。然而，吾人卻發現：施行氮離子佈植程序時的 高能量，不可避免地也會造成矽基底的損傷，使其產生 晶格缺陷’增加漏電流的機會，連帶影響了電晶體的性 質。因此’有必要對製程作更進一步改良，以避免造成 上述缺點。 本發明的一個目的，在提供一種半導體電晶體元件 的改良製程’其可增進閘氧化層的均—性，以提高閘氧 化層對抗熱載子損傷（hot-carrier degradation)和防止硼 離子穿透（boron ion penetration)的能力。 本發明另一個目的，在提供一種半導體電晶體元件 的改良製程，其可在不損傷半導體基底情況下，減緩閘 氧化層的成長速率’以改善閘氧化層的可靠度。 經濟部中央樣準局負工消费合作社印家 根據上述目的，本發明提出一種提昇半導體電晶體 閘氧化層性質之製造方法，利用含氮氣體之電漿 (plasma)取代氮離子佈植程序來對半導體基底作氮化處 理（nitHdation)，以減緩後續閘氧化層的成長速率，在慢 工出細活的情況下，達到增進閘氧化層可均一性與可靠 度的效果’該製造方法包括下列步驟：提供一半導趙基 底；利用含氮氣體之電漿，對半導體基底作氮化處理， 使其表面含有適當的氮元素；成長一閘氧化層於半導體 基底的表面上，其中上述氮化處理使得閘氧化層的成長 速率減緩；形成一導電層於閘氧化層上：定義導電層和 閘氧化層的圖案，用以形成一閘電極構造；以及形成源 極和汲極區於閘電極構造兩側的半導體基底中。 -7- -1 本紙張尺度適用中國囷家標fTcNS ) A4規;格（210X297公釐） ' -- A7 ______ B7 五、發明説明（6 ) " 根據本發明的特點’上述含氮氣髋可包括n2、 N2〇、NO、或NH3，而電漿氮化處理的條件如下：壓力 介於0.1和2mTorr之間、流量介於丨00和5〇〇sccmi 間、能量介於300和500 W之間。 根據本發明的較佳實施例，上述閘氧化層係以熱氧 化（thermal oxidation)方法來成長。上述定義導電層和閘 氧化層的步驟包括：形成一光阻層於導電層表面上蓋 住將形成閘電極的區域；利用光阻層當作罩幕，依序蝕 刻導電層及閘氧化層至露出半導體基底為止，形成一閘 電極構造；以及去除光阻層❶上述形成源極和汲極區的 步驟包括：利用閘電極構造當作罩幕，佈植離子進入半 導體基底中，用以形成淡換植源極區和彡及極區；在閘電 極構造的側壁上形成一絕緣側壁層；以及利用閘電極構 造和絕緣側壁層當作罩幕，佈植較高劑量離子進入淡摻 植源極區和汲極區中，用以形成濃摻植源極區和汲極 區。 為了讓本發明之上述和其他目的、特徵、及優點能 更明顯易懂，下文特舉一較佳實施例，並配合所附圖 式，作詳細說明如下： 圃式之簡箪說明 第1A至1C圖為剖面示意圖，顯示習知半導體電 晶體元件的製造流程； 第2A至2B圖為剖面示意圖，顯示利用佈植氮離 子以提昇電晶趙元件性質的製造流程 8 本紙张尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）" ""--- 請先閲讀背面之註$項再填ώτ頁 裝. 訂 線 經濟部中央橾率局员工消费合作社印It A7 五、發明説明（7 ) 第3A至3β圖為剖面示意圖，繪示依據本發明製 造方法一較佳實施例的製造流程；以及 第4圏係電晶體元件之崩潰電壓（breakd〇wn voltage)與累計損壞率（cumuiatiVe %)的關係圖用 以比較利用習知製造方法與本發明製造方法所製得閘 氧化層的性質。 實施例 首先’如第3A囷所示，在一矽基底1〇上形成一 場氧化層11’用以界定出元件區，並且以佈植或摻雜 方法，在元件區形成擴散井區12。接著’利用含氮氣 艘之電装’對*夕基底10作IL化處理（nitridation)，使其 表面含有適當的氮元素。上述含氮氣體可包括n2、 Νβ、NO、或NH3，而電漿氮化處理的條件如下：壓力 婧 先 閲 Λ 之 注
I ¥ 装 訂 經
央 橾 率 局 貝 工 消 费 合 作 杜 介於0.1和2 mTorr之間、流量介於1〇〇和500 seem之 間、能量介於300和500 W之間。由於電漿處理並不會 像離子佈植般具有直接損害石夕基底的高能量，因此可避 免產生缺陷而影響元件性質的問題。 其次，請參見第3B圖，以熱氧化成長方法形成一 閘氧化層13b，覆蓋在元件區表面上。由於先前以電聚 作氮化處理，會使熱氧化反應的速率減緩，因此所生成 之閘氧化層13 b將更加敏密和均一。接著，形成一導電 層14 ’例如是以化學氣相沈積（CVD)程序沈積的複晶矽 層，覆蓋在閘氧化層13b上。然後’以微影成像和蝕刻 程序定義導電層14和閘氧化層13b的圖案，共同構成 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨0X 297公釐） 經濟部中央樣率局貝工消費合作社印*. A7 —-----~~—-丨· ______________________B7______________ 五、發明説明（8 ) 一閘電極構造G。 接下來，如同第1C圖所敘述的步驟，在閘電極構 造G兩側的矽基底10中，形成源極區和汲極區。首先， 利用閘電極構造G當作罩幕，佈植適當劑量離子，例 如是碟離子或石申離子，進入石夕基底1〇巾，用以形成一 對淡摻植源極區15a和汲極區15be其次，以沈積和回 蝕刻程序’在閘電極構造G的側壁上形成一絕緣侧壁 層16。然後，利用閘電極構造〇和該絕緣側壁層“共 同當作罩幕，佈植較高劑量離子進人淡摻植源極區15a 和汲極區15b中，用以形成濃摻植源極區丨、和汲極區 17b,便元成如第3B圖所示的電晶體。 第4圖係電晶體元件之崩潰電壓 voltage)與累計損壞率（cumuladve _ 的關係圖用 以比較利用習知製造方法（圖中符號△和▽所標示 者），與本發明製造方法（圖中符號口和〇所標示者）所製 得閘氧化層的性質。如圓所示者，f知製造方法所成長 之閘氧化層，其崩潰電麼曲線具有哪模式（Bm〇de)之尾 (t=)區。相反地，本發明製造方法所成長之閘氧化層， 其朋潰電壓曲線相當良好，顯示其電子特性因成長速率 延緩而有所提昇。 綜上所述，本發明所提出提昇半導體電晶體閘氧 化層性質之製造方法，利用含氮氣體之電裝（咖·)取 代氮離子佈植程序來對半導體基底作氮化處理 (nitridation)，可在不損傷半導體基底情況下’減緩閘氧 化層的成長速率，而在慢工出細活的情況下，増進了閘 __ -10· 本紙張尺度iUil中關家標準（CNS ) M規格（2⑴X297公-- ------：---：--裝·— - - (請先閲讀嘴面之拄意事項再填寫y) 訂 五 經濟部中央橾隼局貝工消费合作杜印掣 A7 B7 、發明説明（9) 氧化層的均-性。如此’不僅可提高元件對抗熱栽计 傷和防止卿子穿透的能力，也因氮化處較得通道^ 之臨界電壓降低而抑帝】了短通道效應的發生。 本發明雖然已以一較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明 之精神和範圍内，當可作些許之更動與潤飾，因此本發 明之保護範圍當視後附之申請專利範圍所界定者為 準。 本紙張尺度適用中國國家標準（CNS ) Λ4現格（210X297公釐） (請先閲讀^面之·項再填寫Vk )