TW385504B - Method and apparatus for elimination of Teos/Ozone silicon oxide surface sensitivity - Google Patents

Method and apparatus for elimination of Teos/Ozone silicon oxide surface sensitivity Download PDF

Info

Publication number
TW385504B
TW385504B TW087106947A TW87106947A TW385504B TW 385504 B TW385504 B TW 385504B TW 087106947 A TW087106947 A TW 087106947A TW 87106947 A TW87106947 A TW 87106947A TW 385504 B TW385504 B TW 385504B
Authority
TW
Taiwan
Prior art keywords
pressure
substrate
chamber
ozone
layer
Prior art date
Application number
TW087106947A
Other languages
English (en)
Inventor
C Newen Bang
Venkataranan Shanker
Rubby Ryao
Wainman Lee Peter
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW385504B publication Critical patent/TW385504B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

經濟部中央標準局員工消費合作社印裂 A 7 B7 五、發明説明（） 發明領域： 本發明係關係於積體電路之製造。更明白地說，本發 明提供一技術，其包含一方法與設備，用以降低用於積體 電路製程中，一次氣壓化學氣相沉積（於此稱SACVD)所沉 積之氧化矽（同時被稱為SAC VD未摻雜矽玻璃（USG))薄膜 之表面敏感性。 發明背景： 於現代半導體元件製程中之一主要步驟是藉由化反 應氣體來形成一薄膜在半導體基板上。此一沉積製程較佳 係為一化學氣相沉積或CVD。傳統熱CVD製程處理供應 反應氣體至基板表面，其上發生熱感應化學反應，以產生 一想要之薄膜。於一些熱CVD製程中之高溫可以損壞具 有金屬層之元件結構。 一種已經被發展以沉積絕緣層在金屬層上之特殊熱 CVD製程包含於一相當低，無損壞溫度下，沉積來自四乙 氧基矽烷（於本文中稱為TEOS)及臭氧前驅物氣體之氧化 矽之沉積。此一 TEOS/臭氧氧化矽薄膜可以在相當小心控 制於約1 00至700托耳範圍壓力條件下沉積，因此，通常 ----- 被稱為一次氣壓CVD(SACVD)薄膜。具有臭氧之TEOS之 高反應性降低了化學反應所需之外在能量，因此，降低了 此SACVD製程之所需溫度。 另一種於，沉積氧化珍層於金屬層上之 CVD方法包全電漿加強CVD後本文中為PECVD)技術。 第4·頁 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (#先閲讀背面之注意事項再填寫本頁)
A7 五、 經濟部中央標準局員工消費合作社印製 發明説明（ 電漿加強CVD技術提高了激能及/或藉由射頻（RF)能量之 施加而使反應氣體分解，在接近基板表面形成一反應區， 藉又作成南反應種之電蒙。所釋放之種類之高反應性降 低了發生化學反應所需之能量’因此，降低了用於此 PECVD製程之所需溫度。 半導體元件幾何大小已經大量地降低，因為這些元件 在幾十年前已經被引入。從那時積體電路已經大致依兩年 /大小一半规則（通常稱為莫耳定律），這表示元件之數量將 每兩年於晶片上加一倍。今日之晶圓製造廠已經例行性 地生產0.5甚至〇 · 3 5微米特性大小元件，日月曰之製造廠將 很快地生產具有更小幾何大小之元件。 因為元件大小更小及積集密度增加’所以一相當重要 的問題是一沉積絕緣氧化矽層之容量，以填滿相當密之間 隙（被稱為一 f膜之，'間隙填滿”能力），例如於相鄰兩金屬 線間之間隙。 SACVD層之特性大大地取決於其所沉積之下層。當 SACVD層沉^於一氧化矽層，例如蒸汽氧化層或pEcvD 線層上時’或在一金屬之表面時，SACVD層之品質一般 均被破壞，因為其對下層之表面敏感性之故。cvd矽氧化 層之品質並不如生長在珍基板上，以蒸汽加熱基板所得之 "蒸汽氧化層"。SACVD層之表面敏感性係藉由相較於熱成 長蒸汽氧化層之濕蝕刻率之增加濕蝕刻率，以及藉由相較 於直接沉積SACVD層之沉積速率及表面形態在矽基板上 之沉積速率及不平之表面形態之降低，而顯现出來。 第5頁 本紙張尺度適用中國國家標準（0NS ) A4規格（210X297》i ---- (讀先閲讀背面之注意事項再填寫本頁) 裝. 訂
L A 7 B7 五、發明説明（） 濕蝕刻速率比（於此為WERR)是一 SACVD層沉積於 PECYD線層上之濕蝕刻速率對一熱成長蒸汽氧化層之濕 蝕刻速率比。CVD層係典型地較一蒸汽層多孔，並較蒸汽 氧化層能更快蝕刻更多。沉積速率比（DRR)是SACVD層沉 積於PECVD線層之沉積速率對SAC VD層直接沉積於一裸 矽基板之沉積速率之比率。因此，表面敏感性是為一高 WERR及一低DRR所顯現。表面敏感性同時也被稱為"基 層效應"，因為SACVD層之品質之劣化取決於其所沉積之 基層之特性。 經濟部中央標準局員工消費合作社印製 一種已經成功地填滿間隙至2.0或更高寬高比並降低 SACVD層之表面敏感性之製程是沉積一兩層氧化矽介電 薄膜。首先，一薄PECVD氧化矽層（PECVD線層）係沉積 於一步階拓樸（例如相鄰金屬線）之上。再者，一 SACVD TEOS/臭氧氧化矽層（SACVD層）係被沉積。該PECVD線 層作動為一啟始線層及用於下層 SACVD層之擴散阻障 層。線層典型地係較SACVD層具有低品質，但是其出現 降低了下層SACVD層之表面敏感性，該下層SACVD層填 滿了於金屬線間之間隙。整個沉積程序發生於一内部製程 中 〇 各種技術已經被用以降低一兩層氧化矽層間隙填滿 薄膜之SACVD層之敏感性。一種由應用材料公司所發展 之方法是在沉積SACVD層之前，以氮電漿來處理PECVD 線層，該電漿係由混合RF頻率（13.56MHz及350KHz)加 以激勵於一相當高壓（2 1.5托耳）。 _ 第6肓___ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 kl .1 -- --—— _B7五、發明説明（） --- •另-個用以降低SACVD氧化梦層之表面敏感性之技 術是，積-層在線氧化珍層上，該氧化矽層係使用te〇s 及臭氧成為反應氣體於低壓及高臭氧濃度加以形成。 登明概要： 、本發明藉由提供一降低SACVD氧化矽層對下層基板 尤表面敏感性之方法與設備，而完成上述需求。 依據本發明之一方面，第一處理氣體包含及臭 氧係被引入至中，該壓力係由一約45〇托耳之基礎壓力上 升以形成一斜上升之線層。在斜上升層形成之後，包含 TEOS及臭氧之沉積處理氣體係被引入於一次氣壓之室 中，及熱能係被施加以沉積一 SACVD氧化層於斜上升層 上。 依據本發明之另一方面，臭氧層之流動於壓力上升時 被停止’以將斜上升層之沉積在一想要之厚度。 依據本發明之另一方面，處理氣體之流速係更改以改 變沉積於其上之SACVD層之表面敏感性之斜上升層作 用。 依據本發明之另一方面，於形成斜上升層時，沉積壓 力之上升速率係加以變化，以改變沉積於其上之SACVD 層之表面敏感性之斜上升層作用。 本發明之目的及優點之進一步了解，可以配合附圖參 考以下之詳細說明。 -----------第 7頁 _ 本紙張尺度適用中國國家標準（CNS ) a4規格（210 X Μ?公釐） (請先閲讀背面之注意事項再填寫本頁) 裝.
、1T 」iKa-r-:EEK.l!..二；I-HI-—:.
五、發明説明（ 經濟部中炎標準局員工消費合作社印製 選式簡單說明：_ 第1A及1B圖為—依 、例之垂直，剖面圖明之化學氣相沈積設備之-實 第1C及1D圖為插逑 弟1A圖中之cvd舍士· 立體圖。 至〈邯份之分解 第1E圖為一於多室 ，其可以包含一或多室之承 器及CVD系紡！ n、仗 至又系統監視 片 承統1 0 <簡化圖。 第1F圖為一依據本發明之— 、 特定實施例之電腦^„上 系統控制軟體之甚 包恥程式70之 平人體 < 基礎控制結構之 第2圖為依據本發％ 、鬼圖。 贫明·^積體電路600之簡化剖 第3圖為利用本發明 J面圖。 第…、例形成之薄膜之剖面圖。 弟4圖為一观程圖，示出 圖 成薄膜之流程步驟。月< 万去…， 第5圖為於一較佳實施例製程中，壓力與時間函數之關係 圖。 第6圖’田述加至為帛4圖所用之利用本發明另一較佳實施 例之流程圖之其他步驟。 第7圖為一圖，描述用於各種上升壓力之斜上升層之厚度 與沉積在裸矽上之層對沉積在PE TEO S基板上層 之比率之代表圖。 第8圖為一圖表描述濕蚀刻速率。 圖號對照餘日Η : 10 化學氣相沉積系統 11 氣體分配歧管 第8頁 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） J— I = - I L Λ i —·= I III ·j. (讀先閲讀背面之注意事項存填寫本頁) 訂 •-cMf------.—： A7 B7 Λ、發明説明（） 12 托架 13 穿孔 15 處理室 16 環形槽 17 充氣室 19 襯整 20 圓形室蓋 21 延伸部 22 觀察埠 23 排氣通道 24 關閉閥 25 排氣出口 32 馬達 34 控制器 36 控制線 37 處理機 38 記憶體 ml ffl^iv n^— ^^^^1 βί* —I — vn (请先閲讀背面之注意事項存填寫本頁) 經濟部中央標準局員工消費合作社印裝 查月詳細說明： I.例示CVD系統 於本發明之一較佳實施例中，一熱CVD處理係用以 沉積一具有低表面敏感性之氧化層。該較佳實施例可以被 執行於一熱CVD室中。然而，該氧化層可以沉積於pECVD 層上。因此’ 一室可以描述成執行熱及電漿加強CVD處 理中。於熱處理中，RF功率被設定為〇。 本發明之方法可以執行之一合適CVD機器係示於第 1A及1 B圖中，其分別為一化學氣相沉積系統1 〇之垂直 及剖面視圖’其具有一真空或處理室15,該室包含一室壁 1 5a及室蓋組件1 5b。室壁1 5a及室蓋組件1 5b係被分别 以分解立體圖示於第1C及1D圖中。 反應器10包含一氣體分配歧管11，用以輸送處理氣 體至一基板（未示出），該基板係放在於處理室中之加熱耗 第9頁 本紙張尺度適用中國國家標準（CNS ) Α4规格（210X297公釐）
--J
經濟部中央標準局員工消費合作社印製 A7 > --------- — B7 五、發明説明（) ''—~ -- 架12上。於處理時，該基板(例如半導體晶圓)係位於托架 12之平表面（或略微凹出）表面12a之上。該托架可以以可 控制之方式移動於一下载入/卸載位置（描述於第ia圖中） 及一上處理位置（由圖1A& 1B中之虛線所示）之間，該位
置係相當接近歧管1 1。一中心板彳夫千Φ、由A 〒〜瑕（禾不出）包含感應器，用 以提供晶圓之位置資料。 沉積及載氣係經由傳統平圓形氣體分配面板13a之穿 孔13b而引入室15中。更明確地說，沉積氧體經由入口 歧管11(由圖1B中之箭頭40所示），經由一傳統穿孔擋板 42然後經由於分配面板13a中之孔Ub而流入室中。 在到達歧管之前，沉積及載氣係經由氣體供給管8而 進入混合系統9，於其中氣體被混合然後被送至歧管丨i。 一般而言，用於每一處理氣體之供給管包含⑴幾個安全關 閉閥（未示出）’其用以自動或手動地關閉處理氣體流入室 中’及（i i)免流控制器（也未示出），其量測經由供給管之氣 體流I。當有毒氣體被用於製程中時，幾個安全關閉閥係 以傳統構造安排於每一氣體供給管中。 執行於反應器10中之沉裳處理可以是熱處理或一電 漿加強處理。於一電漿加強處理中，一 RF電源供應44供 給電源於氣體分配面板13a及托架之間，以激勵處理氣體
I 混合物，以形成電漿在面板13a及托架間之圓柱區域之 中。（該區域將於此被稱為反應區域）。電漿之成份反應以 沉積一想要薄膜在被支持在托架1 2上之半導體晶圓之表 面上。RF電源供應器44係一混合頻率rf電源，其典型 ___—__第 101~__ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐"Ϊ --4---T---" 裝-- (请先閱讀背面之注意事項再填寫本頁)
、1T .Ju,,.fek 經濟部中央標準局員工消費合作社印繁 A7 B7 五、發明説明（） 地供給於13·56ΜΗζ之高rf頻率（RF1)及360KHz之低RF 頻率（RF2) ’以加強引入真空室15中之反應種類之分解。 於一沉積製程中，電漿加熱整個處理室10，包含室主 體之壁面15a，其包圍排氣通道23及關閉閥24。當電漿 未被打開時，一熱液循環於處理室之壁面15a，以保持室 於一高溫。用以加熱室壁面15a之流體包含典型流體類 型’即，水基乙二醇或油基熱傳送流體。該加熱有效地降 低並消除不想要反應產物之冷凝。其同時也改良了處理氣. 體及他污染物之揮發產物，若這些產物冷凝冷真空通道之 壁面並於沒有氣體流動時回流至處理室，這些產物可能污 染了該製程。 未被沉積於一層中之氣體混合物之殘餘部份包含足 應產物者係被由一真空泵（未示出）所抽出於室外。明白地 說’氣體係經由一環形包圍反應區之槽狀孔1 6所排出並 進入一環形排氣充氣室17。環形槽16及充氣室17係由於 室圓柱側壁15a(包含在壁上之上介電襯墊19)之上方及圓 形室蓋20下方間之間隙所定義。槽孔16及充氣室17之 360度圓對稱及均勻對完成處理氣均勻流動於晶圓上係重 要的，以沉積一均勻薄膜於晶圓上。由排氣充氣室17，氣 體流在排氣充氣室17之橫向延伸部份21之下，通過—觀 察埠22，經由一向下延伸氣體通道23，通過一真空關閉 閥24(其主體係與下室壁15a —體成型），並進入排氣出口 25，其經由一前線路（未示出）連接至外在真空泵（未示 出）。 第11頁 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
A7 五、發明説明（ 架 之卵圓支持台（最佳是鋁）係使用一雙全圈單 環内藏加熱器元件加以如為 乂加熱，該兀件係用以形成平行同心 環。加熱器元件之外部進行接近支持台之圓週，同時其内 部係進行於-具有較小半徑之同時圓之路徑上。至加熱器 元件之接線通過托架12之桿部。 典型地，任意或所有之室襯墊，氣體入口歧管面板， 及各種其他反應器硬冑係由例如銘或陽極化紹所製成。此 CVD $又備之例子係插述於由周等人所領證之美國專利 第號名為"CVD處理室”之中。該717號專利受 讓於應用材料公司，即本發明之受讓人，於此係作為參 考。 一拾起機構及馬達32於晶圓被機械臂（未示出）所送 入及送出室主體，並經由室1〇之該侧中之插入/取出開口 26時’上升並下降加熱器托架組件12及其晶圓拾起銷 12b。馬達32上升並降低托架12之位置於一處理位置與 一低晶圓加載位置之間。連接至供給管線8，氣體傳送系 統，節流閥’ RF電源供給44及室及基板加熱系統之馬達， 經濟部中央標準局員工消費合作社印取 閥或流量控制器係被一在控制線3 6上之系統控制器3 4所 控制’線路36之部份被示出。控制器取決於來自出 曰尤學感 應器之回授決定可移動機械組件之位置，諸組件係例如& 流閥及基座，其係被在控制器34之控制下為適姿> 田 < 馬達 所控制。 於一較佳實施例中，該系統控制器包含一硬磲機^己 憶體38)，一軟碟機及一處理機37。該處理機包含— 早片 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 五、 發明説明（ /輸出板’界面板及步進馬達 電腦（SBC)，類比及數位輪入 控制板。CVD系統1()之各 " 種部件配合至多用途模組歐洲 (VME)標準，其定義板，卡£，
及連接大小及類型。該VME 標準同時也定義具有16位元眘挑兩.、 疋貪枓區流排及24位元位址匯 流排之匯流排結構。 系統控制器34控制所；;^ 有CVD機器之活動。該系統控 制器執行系統控制軟體，耸孩视— 、 £ 具係儲存於電腦可讀媒體，例如 口己隐體3 8中之電腦程式。較佳地，記憶體3 8是一硬碟機， 但記憶體38也可以是其他種類記憶體。電腦程式包含指 集，其命令時間，氣體混合，室壓力，室溫度，RF功 率位準，晶座位置及特定處理之其他參數。其他儲存於其 他例如軟碟或其他適當機器中之記憶體裝置中之電腦程 式可以用以操作控制器3 4。 經濟部中央標準局員工消費合作社印繁 於使用者及控制器34間之界面係經由一（示於第ie 圖）之CRT監視器50a及光筆50b，該圖係於基板處理系 中之系統監視器及CVD系統之簡化圖，該系統包含一或 多數室。於較佳實施例中，以在筆前端之光感應器檢測由 CRT顯示所發射之光。兩監視器50被使用，一安裝在無 塵室壁，用於操作者及另一在該壁面之後，用於服務技術 員。該兩監視器50a同時顯示相同資訊，但只有一光筆50b 可使用。光筆50b以在筆前端之光感應器檢測由CRT顯示 所發射之光。為選擇一特定螢幕或功能，操作者接觸顯示 螢幕之指定區域並按下在筆50b上之按趣。被接觸至之區 域改變其發亮色彩，或一新名單或螢幕被顯示，而確認於 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇x297公釐） 五、發明説明（ A7 B7 經濟部中央標準局員工消費合作社印掣 光筆及顯示f幕間之通訊。其他裝置，例如鍵盤’ 其他指定或通訊裝置可以用以替 班或 由代或除了光筆5〇b外 上使用’以允許使用者與控制器3 4聯絡。 口 該薄膜之沉積處理可以使用一電腦程式產品 行，該產品可以被控制H 34所執行。該電腦程式 被以任何傳统電腦可讀取程式語言，例如Μ帳组合& 言，C，C++，或Pascal，福傳或其他語言加以撰窝。合：： 程式碼係使用一傳統文字編辑器加以輸入一單一檔案或 多檔案中’並被儲存在例如電腦記憶體系統之例如電腦： 記憶體系統之電腦可使用媒體中。若賴人碼文字係高^ 語言’則碼被㈣，所得編譯碼然後被連結至預編輯:窗 庫常式之目的碼。為了執行所連結之編譯目的碼，系统使 用者呼唤目的碼，使得電腦系統載入於記憶體中之碼。然 後，CPU讀取並執行該碼，以執行指定於程式中之工作。 第1F圖示出依據本發明之電腦程式7〇之系統控制軟 體之基礎控制結構之例示方塊圖。一使用者藉由使用光筆 界面而反應於顯示在CRT監视器上之選單及螢幕，而輸入 一處理組數目及處理室數至一處理選擇器副程式73。該處 理組係需用以執行特定處理之處理參數之預定组，並被預 定設定數所指示。該處理選擇器副程式73識別⑴想要之 處理室，及（ii)需用以操作執行想要處理之處理室之想要 處理參數組。用以執行一特定處理之處理參數關係於處理 之條件，例如處理氣體組成及流率，溫度，壓力，電漿條 件，例如，RF偏壓功率位準及低頻RF頻率，冷卻氣體壓 木紙張尺度適用中國國家標準（CNS ) A4規格（210X297公' 釐） (#先閲讀背面之注意事項再填寫本頁) -------I-ri丨丨 訂----.--- 五、發明説明（ A7 B7 經濟部中央標準局員工消費合作社印製 力及壁室溫度。這些參數被以' 乂名皁万式提供給使用者並利 用光筆/CRT監视界面輪λ 、、 . °孩用以監視處理之信號係被 系統控制器之類比及數位輪 輸入板所提供，及用以控制處理 之信號被輸出在CVD系統1〇之 <顯比及數位輸出板上。一製程序向副程式7 5 m G ό用以接受識別處理室及來 自處理選擇副程式73之虚 又恩理參數组，以及，用以控制各 處理室操作之程式碼。多#雨本 、 夕使用者可以輸入處理組號及處理室號，或一使用者可以輪人袁由 、 衡入多處理組號及處理室號，使得 序向副程式7 5操作以姐良、© &、 t f排序選定疋處理於想要之順序。較 佳地’序向副程式75包本一葙彳饱 ±L ° 私式碼，以執行以下之步驟： ()1視處理至I操作，&決定是否哪些室被使用，（⑴決 定被使用處理室中正被執行何處理，及（m)基於可用之 理至及予以執行之處理類型來執行想要之處理。傳統監 處理室之方法可以加以使用’例如，輪流監視。當排定 一處理被執行時，序向副程式75可以被設計以考量予 使用之處理室之狀況與選定處理之想要處理狀況，或者每 一特定使用者輸入要求之"年齡"，或者是一系統規劃者 要包含 < 其他相關因素相比較，以決定排序順序。 在序向副程式75決定哪一處理室及處理组组合被 一個執行時，序向副程式75藉由傳送特定處理組參數 一室管理副程式77a- c，而使得處理組執行，該副程、 77a- c依據由序向副程式75所決定之處理组來控制於處 理室1 〇中之多處理工作。例如，室管理副程式77a 程式碼’用以控制於處理室15中之濺鍍及CVD處 處視 以 想 下至式 包含理操 (請先閲讀背面之注意事項再填寫本頁) ,裝· 訂 L.& ,£κ1;ίι.-1.. 第 15X- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 五、發明説明（ 經濟、部中央標準局員工消費合作社印製 作=管理^程式77同時控制各種室元件副程式之執行， 孩等副程式控制雲i 丸 操作… 執行選定處理组之室元件之控制 操作。室70件副程式之例 于疋基板疋位副程式80，處理氣 體控制副程式83，厭*从 t 87 ^ ^ ^ 11副程式85，加熱器控制副程 式87及電桌控制副程式9〇 无、富於本技藝者將知道可以 包含其他 < 室控制副程式 式化是取決於想要執行於處理室 15中之處理而定。於链 . 、操作中，莖管理副程式77a依據予以 t订之特定處理’而選擇性地排序或呼叫處理元件副程 由室管理副程式77a所執行之排序係以類似於由序向 副程式7 5所使用之女+ %〜 式進仃’以排序哪一處理室1 5及處 理組予以下一個被執行。典 丁興型地’室管理副程式77a包含 步驟有：監視各種室元体， 至7L件基於予以執行之處理组之處理 參數，而決定哪一元件需要被操作，以及，反應於該監視 及決定步驟而使得室元件副程式執行。 特定室元件副程式之操作將藉由參考第π圖加以說 明。基板定位副程< 8G包含用以控制室元件之程式碼， 其被使用加載-基板至晶座12並移動基板至室Η中之想 要高度’以控制於基板及氣體分配歧f U間之間隙。當 -基板被加載至處理纟15 _ ’晶纟12，皮降下以收納基 板，隨後，晶座12被上升至處理室中之想要高度，以保 持基板於或於CVD處理時之離開氣體分配歧管之至一處 理位置間之第-距離或間距。於操作中，基板定位副程式 80可以反應於由室管理器副程式77a所傳送之支撐高度相 關之處理組參數而控制晶座i 2之動作。 (请先閲讀背面之注意事項再填寫本1) ----「> 装------訂 .二一一 ί——4>------Γ—l·—— -.Mil 丨 Γ ;iFTi;.rg二輸莽一tip. 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公 \ 五、發明説明（ A7 B7 經濟部中央標準局員工消費合作社印f
_處理氣體控制副程式8 3具有程式碼，用以控制處理 氣體成份及流率。副程式83控制安全閥之開/關位置，及 同時升/降質流控制器，以獲得想要之氣體流速。處理氣體 控制副程式83係被室管理副程式77&所唤起，如同所有 1元件私式般，副程式8 3接收相關於想要氣體流速 之來自室管理副程式之處理參數。典型地，處理氣體控制 wj程式8 3藉由打開氣體供給管路加以操作，及重覆地⑴ 4取所需《質流控制器，（Η)比較讀值與來自室管理副程 式77a之想要流速，及（Hi)於需要時，調整氣體供給管路 I流速。再者，處理氣體控制副程式83包含步驟：監视 不安全流速之氣體流速，及當一不安全狀況被檢出時 動安全閥。 於一些處理中，例如氦或氬之惰性氣體係流入室1 $ 中，以在處理氣體被引入之前穩定室中之壓力。對於這此 處理，處理氣體控制副程式83被規劃以包含步驟有乂 : 惰性氣體流入室15中一段時間，以穩定化室々·令 1 聲力， 然後執行上述之步騾。另外，當一處理氣體被、 Θ夜前驅 物，例如，原矽酸四乙酯（TE〇S)汽化時，處 、 ^ 礼體捡制 程式83係被窝入包含步驟：發泡傳送氣體，例如& 叫 由於發泡室組件中之液體前驅物或引入載氣， 皱 、 』如氮戈翕 至一液體注射系統。當發泡室被用於此類處理睡 ^ 體控制副程式83調整傳送氣體之流動，發泡 乳 至肀之壓六 及發泡室溫度，以獲得想要之處理氣體流速。 刀 观问以上 述，想要處理氣體流速係被傳送至處埋氣體控制 T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公f ) (讀先閲讀背面之注意事項再填寫本頁) .裝· 、·='6
MM
Jk—i :,a;y_B-;.^wa...'-s^::/.b7fe///;_ 五、 發明説明（ A7 B7 經濟部中央標準局員工消費合作社印製 =理參數。再者’處理氣體控制副程式8…步驟· 獲知用於想要處理氣體流速， R , 叮罵傳迗軋體流速，發泡t 壓力’及發泡室溫度，藉由取得 包至 之儲左类玖 于—已知處理氣體流速 :存表格。一旦所需值被取得，傳送氣體流速 壓力及發泡室溫度被監視，並比較於所需值及作調整。 巧%式85包含用以控制室15中壓力之程 碼’其係藉由調節於室排出系統中之節流閱開口之大小 以進行。節流閥之開口大小係被設定時制室壓力至有 於總處理氣流量，處理室大小， 排乳系統又泵設定點 力〈各想要之位準。當壓力控制副程式85被呼唤時， 標壓力位準係被接收成為一來自管理副程式77a之參數 壓力控制副程式85操作以量測於室15中之壓力，藉由 取連接至室巾之―或多數傳統壓力計加以進m較 測值與目標壓力，獲得相料目標a力之來自儲存壓力 《比例積分微分（PID)值，並依據獲得自壓力表之⑽值 來調整節流閥。另一方面’壓力控制副程式85可以被 入開啟或關閉節流閥至一特定開口大小，以調節室15 獲得想要之壓力。 加熱器控制副程式87包含用以控制電流至一加熱 元之程式碼，該單元係用以加熱基板2〇。加熱器控制 式87同時也被室管理副程式77a所唤起，並接收—目 或設定點溫度參數。加熱器控制副程式87藉由量測 晶座12上之電熱輕之電壓輸出，比較量得溫度與設 溫度’及增加或減少施加至加熱單元之電流而量得溫 式 加 關 壓 目 讀 量 表 寫 而 單 副程 標， 位於 定點 度 -1 - JI— - - U ι^ϋ ——.J. '.1 III— I (請先閱讀背面之注意事項再填寫本頁) 』·…丨 -訂 _ ;一_. 第18頁 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（ 溫度係藉由查看於量得電壓相對於儲存轉換表中之溫度 而量得或藉由使用四階多項式計算溫度而取得。當一内藏 環路被使用以加熱晶座12時，加熱控制副程式Μ逐漸地 控制施加至該環路之電流之上升/下降。另外，一内建故障 安全模式可以引入以檢測處理安全之儀器，並於處理室15 未適當設定時關閉加熱單元之操作。 電漿控制副程式90包含用以設定施加至室15中處理 電極之低及高頻RF產功率位準，以及，用以設定所使用 之低RF頻率。電漿控制副程式9〇同時包含程式，用以導 通及設定/調整施加至磁控管之功率位準。類似於先前所述 之室元件副程式，電漿控制副程式9〇係被室管理副程式 7 7 a所呼噢。 經濟部中央標準局員工消費合作社印^ 上述反應器說明係主要用來作為例示目的，其他設備 例如電子環繞共振式（ECR)電漿C VD裝置，電感耦式RF 高密度電漿CVD裝置等可以使用以配合本發明以提供升 級之設備。另外，上述系統之各種變化，例如於晶座設計， 加熱器设计’ RF電源頻率’ RJ?功率連接位置及其他各變 化也有可能。例如，晶圓可以被支撐並被石英燈所加熱。 本發明並不限制於配合使用特定裝置或為其改型。 II·例示結構 弟2圖例示一依據本發明之積體電路1 〇 〇之簡化剖面 圖°如於第2圖所示，積體電路1〇〇包含Nm〇s及PMOS 電晶體103及106，其被一場氧化區12〇所電氣分隔或絕 緣。每一電晶體1 〇3及1 〇6包含一源極區丨丨2，一閘極區 第19頁 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公 釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 115及一汲極區118。 一前金屬介電質層121將電晶體1〇3及1〇6分離開金 屬層Ml，以接點124所作之連接於金屬層M1及諸電晶體 之間。金屬層Ml係包含於積體電路，1〇〇中之四金屬層 Μ1-M4之一。每一金屬層Μ1-M4係以個別内金屬介電層 127(IMD.1，IMD2及IMD3)與相鄰金屬層分開。IMd層127 可以包含一 PECVD襯裡層13〇, 一 SACVD間隙填滿層133 及一蓋層136。相鄰金屬層係以通孔126連接至選定之開 口。平坦鈍化層139係沉積在金屬層M4之上。如同imd 層127’鈍化層139可以包含一襯裡層142，一間隙填滿 層145及一蓋層148。 本發明之層可以使用於示於積體電路1〇〇中之每一介 電質層中。本發明之層同時也可以用於波紋層中，其被包 含於一些積體電路者。於波紋層中，一保護層係沉積在一 基板上，被選擇性地蚀刻至基板，然後，被填以金屬並回 蝕或拋光以形成例如Ml之金屬接點。在金屬層被沉積 後，一第二保護沉積係被執行並選擇性地蝕刻。蝕刻之區 域是然後被填以金屬並回触或拋光以形成通孔i 2 6。 可以了解簡化積體電路100係只為例示目的。熟習於 本技藝者將可以實行本案之方法來製造積體電路，如微處 理機，客戶指定積體電路（ASIC)，記憶體裝置等。 III. 一 SACVD氧化珍層之表面敏感性降低 本發明可以在一於基板處理室，例如上述之處理室中 之内部製程中，用以降低一形成在基板上之SACVD芦之 _________第 20 頁 張尺度適用中國國家標準「CNS ) Μ規格（210X297;釐了 n^— ΙΛ1 ^^^1 ^^^1 ti 士mt n -‘ .V 0¾ (讀先閱讀背面之注意事項再填寫本頁} 」L':!
、1T 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（） 表面敏感性。 一依據本發明所形成之氧化矽層係示於第3圖中。一 用以形成該層之方之較佳實施例係示於第 4圖之流程圖 中，並被第5圖所例示。參考第3，4及5圖，一氧化矽 層200係沉積在一基板210，例如，金屬，蒸汽氧化層或 一襯裡PECVD層，具有一少於0.5微米之高” h”及寬"w" 之間隙211。一斜上升層220覆蓋在基板及一 SACVD層 230是沉積在斜上升層之上。 表2代表一用以於一 CVD機器中，形成描述於第1 圖中之二氧化矽層之清單。 表2.用以壓力上升估計之部份沉積清單 步驟數，名稱 1.穩定 2.TEOS開始 3.TEOS穩定 4.沉積 室選擇 全部 全部 全部 全部 步驟結束控制 時間 時間 時間 時間 壓力 節流閥全開 節流閥全開 節流閥全開 伺服450托耳 壓力上升率 - - - 5托耳/秒 HF RF功率 0瓦 0瓦 0瓦 0瓦 LF RF功率 0瓦 0瓦 0瓦 0瓦 晶座溫度 415。。 415〇C 415。。 400°C 晶座間隔 600密耳 600密耳 600密耳 250密耳 氣體名稱及流量 氧 3000 氧 3000 氧 3000 氧 5000 氦(PLIS)4000 氦(PLIS)4000 氦(PLIS)4000 氦(PLIS)4000 在沉積一斜上升層220之前，處理室係被穩定至一基 本壓力。於穩定階段，排氣系統真空泵之節流閥係被全 __第21頁_____ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公# ) (讀先閱讀背面之注意事項再填寫本頁) -裝·
、1T 五、發明説明（ ΑΊ Β7 經濟部中央標準局員工消費合作社印製 開’以在最低可能值建立基本壓力，典型地係幾毫托耳。 於穩定化時，TEOS流量被穩定並且基板係被加熱至 接近處理溫度。 I 斜上升層之沉積係藉由引入臭氧至室及關閉節流閥 至一想要之設定以降低排氣率而加以開始。如於第5圖所 描述’一下降之壓力率將使得於室中之壓力開始以一接近 定斜上升率增加。當壓力增加至一預定目標值時，於本例 中為450托耳，該壓力控制副程式85保持在該目標壓力。 臭氧及TEOS之沉積處理氣體係被反應，同時該壓力由一 基本壓力上升至一目標沉積壓力，以形成一斜上升 220 〇 如於以下第IV部份所更明白說明，測試結果顯 SACVD之表面敏感性之降低增加，當斜上升壓力減少時 然而’斜上升層220之厚度增加，當壓力斜上升率減少， 因為所需以到達目標壓力之時間增加。 例如，基於實驗，壓力斜上升速率應被控制在—於每 秒5托耳或更低之低速。然而，於此低壓，該斜上升薄 厚度是大於2000埃，因為所需以完成目標壓力之時間 之故。該厚度係太大而不能成為用於約15微幾何之可 受選擇，因為該間隙將被填以斜上升薄膜22〇，而不是 品質之SACVD層230。然而，對於其他幾何，此二=厚 度薄膜可能可以接受。 第5圖同時也描述另一製程（由第4及6圖之流程 所述，以第4圖之步驟八及8設於第6圖中），該製王 層 示 膜 量 接 高 圖 程利 (請先閱讀背面之注意事項再填寫本頁) .裝·
、1T 第22頁 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297ϋΤ 經濟部中央標準局員工消費合作社印裂 A7 ----— B7 五、發明説明（) 用一慢斜上升速率以降低表面敏感性同時也降低斜上升 層220之厚度。穩定化步驟是相同的。然而，在完成斜上 升之則，於壓力上升時，臭氧之流動被停止（步驟A)，以 在一預定厚度停止斜上升薄膜22〇之沉積。該壓力持續上 升直到目標沉積壓完成。臭氧之流動然後開始（步驟b)以 在沉積壓力與TE〇S作反應，以形成一高品質sacvd氧 化矽層230於一薄上升層22〇之上。 例如，於壓力上升時，上升速率係被保持於約每秒5 托耳，及TEOS/O3處理氣體被反應，直到於室中之壓力是 約1 〇〇托耳。於此時，臭氧之流動係被停止以中止斜上 升層220之形成’以及上升速率增加，以獲得目標沉積壓 力。當目標沉積壓力獲得時，臭氧之流動被再行開始並且 SACVD層230被沉積。 IV例子’測試結果，量測值 實例#1:基於上升速率變化之屡力上升估計 述於表2之清單係共用於沉積在此估計之sacvd USG薄膜，除了上升速率之變化外。由基本壓力至沉積壓 力之30托耳每秒（節流閥全開），15托耳每秒，1〇托耳每 秒’及5托耳每秒之壓力上升速率係被量測。 用以壓力上升薄膜之結果與討論 於壓力上升所沉積之薄膜係為當壓力到達45〇托耳 時，停止程序加以估計。用於壓力上升至沉積壓力之時間 _____ 第23頁 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公' -----— (請先閱讀背面之注意事項再填寫本頁) •裝.
Lri 訂 .参 rlirueir hl-1,. A 7 B7 五、發明説明（） 係相吻合於各種斜上升速率估計之幾個測試。這些薄膜係 被沉積在矽及lk埃PE TEOS基板。所有之晶圓係被處 理於應用材料公司之聖塔卡拉應用實驗室中之系統4476 之通用室B中。該室被裝置有以下之硬體：TIS ABB薄板 晶座，具有150mm袋，100SX阻擔器，陽極面板，及標 準泵板。臭氧係被一 Aster臭氧機產生，及臭氧濃度被以 一 IN U S A監視器加以量測。該沉積在這兩基板上之厚度 係被比較於表3之中。該資料係被圖示示於第7圖中。 —in mn Lm I sly- nn In tv ^^1 '.1、 (請先閱讀背面之注意事項再填寫本頁) 表3 壓力上升 由基本壓力至 在裸矽 在 PE TEOS 在裸矽對PE 速率 沉積壓力之上 上之厚 基板上之 TEOS基板之厚 (托耳/秒） 升時間（秒） 度（埃） 厚度（埃） 度回復率（％) 30 17 1250 250 20 15 26 1605 600 37 10 38 2103 1074 51 5 76 3216 2202 68 、1Τ i-. 經濟部中央標準局員工消費合作社印製 於消除SACVD USG薄膜至PE TEOS基板之表面敏感 性之這些中間薄膜之作用係於數量上相比於薄膜之濕蝕 刻率比，以熱量地在室溫於1 00 : 1之HF溶液中生長蒸汽 氧化物。 沉積步驟之時間被固定至267秒對於所有之壓力上升 速率。這些具有中間”上升”薄膜之SAC VD USG薄膜係被 _第24頁____ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（） 沉積於裸梦及PETEOS基板上。表4是SACVDUSG薄膜 之濕蝕刻速率比與於裸矽及PE TEOS基板上之不同上升 速率之比較。該資料係以圖表方式示於第8圖。 (諳先閲讀背面之注意事項再填寫本頁) -裝. 、11 表4 壓力上升速 WERR SA薄膜具有 WERR SA薄膜具有上升 率（托耳/秒） 上升壓在裸矽上 壓在lk埃PE TEOS上 30 6.49 25.84 15 6.40 19.23 10 6.43 10.7 5 6.46 7.12 經濟部中央標隼局員工消費合作社印製 蝕刻劑：100 : 1HF於室溫，浸12分鐘 在蝕刻後除了具有5托耳/秒上升速率之薄膜外，所 有SACVD USG薄膜顯得模糊。於酸蝕刻液中之SACVD USG薄膜中之模糊之現象表示表面敏感性存在，並且，並未 被消除。當表面敏感性存在時，SACVD USG薄膜品質為 多孔的，並當蝕刻於酸溶液中時一高濕蝕刻率。 雖然很慢之5Ί7秒之上升速率似乎消除SACVD USG 至PE TEOS薄膜之表面敏感性，但該中間層之厚度是相當 地厚約在2200埃。若該膜被沉積，則將以該中間薄膜填 入小於等於0.45微米之整個間隙而不是以SACVD USG。 於這估計中，僅有壓力上升速率為唯一被調查之參 數。因為來自實驗#1之結論是一很慢之上升速率也可以 第 25 頁 ______ 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） —I. :1::1--111 A7 一-一.. B7 五、發明説明（） ~ ^ 消除表面敏感性，實驗# 2是進行以調查改變他處理參之 作用。因為臭氧流量及濃度可以理想上保持固定，—被估 计之參數是TEOS之流量。於SACVD USG程序中之現 行TEOS流量是325mgm。實驗# 2被執行以使用低流量之 TEOS。最低可控制流量以iSgpM者是大約1〇〇mgm。 結論： SACVD USG對阻擋基板材料之表面敏感性可以藉由 慢慢地由基本壓力上升至沉積壓力加以減少，同時反應於 臭氧與TEOS。上升速率應被控制為至少$托耳每秒。 實驗#2:壓力上升估計，使用具有RS_i之設備（d〇e) 之設計 實驗之全因素設計（於本文為DOE)係被開發以調查上 升膜之取佳化’以消除S A C V D U S G薄膜之表面敏感性至 阻障基板材料。該上升壓力範圍被保持於基本壓力至於 45 0托耳之沉積壓力。 經濟部中央橾準局舅工消費合作社印製 所有晶圓均被處理於聖塔卡拉應用實驗室中之系統 43U之通用室A中。所有薄膜被沉積在200nim之薄板上。 室係被裝置有以下硬體：T1SABB薄板晶座，ιοοΕΗ阻檔 器，陽極面板’及充氣泵板。臭氧被一 Aster臭氧化器所 產生及濃度係以IN USA監視器加以量測。 全因素（24)DOE係以以下參數加以執行： TEOS流量，氦流量，間隙，及壓力上升率。臭氧流 _ _ 第26頁一_ 本紙張尺度適用中國國家標準（CNS ) A4規格（210><297公釐"1 ~~—~ 經濟部中央標準局員工消費合作味印製 A7 Β7 五、發明説明（） 動及濃度被分別保持於5〇〇〇sccm及12.5%之SACVD USG 沉積條件。這些條件並不會被改變，因為臭氧條件之循環 對於臭氧化器之最佳效能並不最好的。於這DOE中之中 點處理係用於每一改變參數之高及低值之平均。一總數為 四中心點條件被與被執行成第一及最後實驗之兩組加以 執行° 一晶圓係被執行於每一實驗；因此，假設該晶圓品 質對於結果並沒有影響。再生晶圓被使用於此實驗中。 斜向上升薄膜及具SACVd USG之合成上升薄膜係被 沉積在裸矽並沉積在熱成長蒸汽氧化基板上。蒸汽氧化晶 圓係被成長至約2000埃之厚度並在壓力上升SACVDUSG 沉積之前被預量測。蒸汽氧化基板係被用以替代pE TEOS，因為SACVD USG在蒸汽氧化物上較在pE TE〇s 上展現了更劇烈之表面敏感性。本實驗之目的係決定消除 表面敏感性之通用方法，該方法係可適用於所有基板上。 薄膜厚度及蝕刻速率係被量測用於單—上升薄膜及用於 合成上升與在基板上之SACVD USG薄膜。所有之晶圓係 被以100: 1HF溶液於室溫以一熱成長蒸汽氧化參考加以 蝕刻所有晶圓，對於SACVDUSG薄膜為12分鐘及對於唯 上升薄膜為30秒至2分鐘。一於D〇E改變之參數及反應 參數之總結是被描述於表5中。 本紙張尺度適用中國國家標準（CNS ) A4規格（210χ297ϋ (請先閱讀背面之注意事項再填寫本頁) ^---- — -----<' ·'「裝------訂 „--^--------- ^--l·— . JL. A7 _____B7五、發明説明（） 表5.DOE變數及反應參數之總結 doe變數 兩 低 中 1.氦流量（seem) 4000 1000 2500 2.間隔 600 180 390 3.TEOS流量 600 150 375 4.壓力上升率 30 5 18 (牦耳/秒） (節流閥全閉） 於裸矽基板上之量得反應 於熱成長蒸汽氧化基板 上之量得反應 1.上升膜之厚度 1·上升膜之厚度 2.上升膜之厚度+SACVD 2.上升膜之厚度+SACVD USG USG 3.上升膜之濕蝕刻速率 3.上升膜之濕蝕刻速率 4.上升膜+SACVD USG之 , — 4.上升膜 +SACVD USG 濕蝕刻速率 之濕#刻速率 經濟部中央標準局員工消費合作社印製 在這些參數在SACVDUSG沉積前，被併入—上升步 驟中。SACVD USG臭氧流量及濃度沉積條件被保持於令 上所述之值。沉積程序之前五步驟是被描述於表、口 T °被 改變之值係以變數"X”加以指明。實際DOE設定你私 描迷於 表7 〇 第28頁 本紙張尺度適用中國國家標準（CNS )孓4規格(210X297公釐） (請先聞讀背面之注意事項再填寫本頁j
A7 B7 五、發明説明（） 經濟、邓中央標準局員工消費合作社印製 表6_用於壓力上升DOE之部份沉積程序 步驟數，名稱 1.穩定化 2.TEOS 開始 3.TEOS 穩定 4.上升 5.SACVD USG沉積 室選擇 全部 全部 全部 全部 全部 步驟結束控 時間 時間 時間 壓力>455 時間 制 托耳 壓力 節流閥全 節流閥全 節流閥全 伺服450 伺服450 開 開 開 托耳 托耳 壓力上升率 X托耳/秒 HF RF功率 Ow Ow 0w 0w 0w LF RF功率 Ow Ow Ow Ow Ow 晶座溫度 415〇C 415〇C 415〇C 400。。 400°C 晶座間隔 600密耳 600密耳 600密耳 X密耳 250密耳 氣體名稱及 氧 3000 氧 3000 氧 3000 氧 5000 氧 5000 流量 氦(PLIS) 氦(PLIS) 氦(PLIS) 氦(PLIS) 氦(PLIS) 4000 1000 4000 XXXX 4000 TEOS TEOS TEOS TEOS 4000mgm 325mgm XXXmgm 325mgm 表7 :壓力上升DOE設定 實驗# 1.氦流量 2.間隔 3.TEOS 流 4.上升率 1 2500 390 370 18 2 1000 600 600 5 3 1000 180 150 30 4 2500 390 375 18 5 4000 600 150 30 6 1000 600 150 5 7 1000 600 600 30 8 1000 180 600 5 9 4000 180 150 5 10 4000 600 150 5 11 1000 180 150 5 12 4000 180 600 5 第29頁 (讀先閱讀背面之注意事項再填寫本頁) 裝. 訂 y:lip-..:.cE.li;.;二ii.illl 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公麓） A7 B7 五、發明説明（） 13 4000 180 150 30 14 4000 600 600 5 15 2500 390 375 18 16 1000 600 150 30 17 4000 180 600 30 18 4000 600 600 30 19 1000 180 600 30 20 2500 390 375 18 用於壓力上升DOE之結果及討論 對於每一反應參數之每一參數之作用之遞減順序係 列於表8中。 (請先鬩讀背面之注意事項再填寫本頁) -裝· 經濟部中央標準局員工消費合作社印裂 表8:於DOE反應上之參考作用 反應 處理變數作用 於處理變 化無作用 於裸珍上之上升厚度 TEOS>上升>間隔 > > 氦 合成厚度上升+於裸晶 上之 SACVD USG TEOS>間隔 > 上升 > > 氦 在蒸汽氧化上之上升厚 度 TEOS>上升〉間隔 氦 合成上升厚度+於蒸汽 氧化上之SACVD USG TEOS>上升〉間隔 氦 在裸矽上之WERR上升 TEOS>>氦>間隔 上升率 在裸矽上之WERR上升 + SACVD USG 間隔>上升>TEOS> >氦 在蒸汽氧化層上之 WERR上升 TEOS»間隔 > 上升 氦 在蒸汽氧化層上WERR 上升 + SACVD USG 間隔〉〉TEOS>上升 氦 訂 第30頁 本紙張尺度適用中國國家標準（CNS ) A4規格'（210X297公釐） Μ _____ 五、發明説明（） WERR=於室溫於1〇〇: 1HF溶液中參考熱成長蒸汽 氧化層之濕姓刻速率比 在槊成長蒸汽氧化阻擋層上之合成上升及SAC VD USG薄膜之濕蝕刻速率比係被用以主要篩選反應，用以決 疋是否壓力上升條件是成功地消除或至少減少了 SACVD Us〇表面敏感性。於1〇〇 : 1HF中之BKM SACVD USG程 序之WERR係$ 6.5。只有兩條件下，可以使得在蒸汽氧 化基板上之合成上升及SACVD USG薄膜未被完全地蝕 刻’即對於最小間隔(180密耳），最高TEOS流（600密耳）， 及最慢上升速率（5托耳/秒）。濕蝕刻使得在熱成長蒸汽氧 化變得無關於氦流量。然而，在裸矽上，濕蝕刻速率比係 對於最鬲流量（4000seem)及上述條件時係略微好些（6.7對 7.9)。然而，這條件同時導致最厚上升薄膜於4〇〇〇埃。這 厚度對於少於0_5微米之幾何是太大，因為間隙將被一氧 化層填入而不是SACVD USG。然而，這實驗確定來自實 驗#1之結果。上升速率愈慢及所得薄膜沉積厚度愈厚， 則SACVD USG對阻擋基板材料之表面敏感性降低愈佳。 經濟部中央標準局員工消費合作社印製 基於RS-1統計軟體之模式預測之最佳條件及導致反 應值係被總結於以下之表9中。 表9 :用於壓力上升處理之rS_i模型預測 最佳條件： 氦=2718sccm 間隔=180 密耳 TEOS = 422mgm 上升率=5托耳/秒 __ _:__第 31 頁 本紙張尺及適用中國國家標準（CNS ) ϋ見格(210X297-i.>f"") ~ -- A7 --------B7 五、發明説明（） 模型預測及模型品質： 反應 模型預測 R2 於裸矽上之厚度上升膜 2654 埃 0.9905 於裸矽上之上升膜及SACVD ESG厚度 11224 埃 0.9839 於蒸汽氧化層上之上升膜厚度 1316 埃 0.9823 於蒸汽氧化層上之上升膜及 SACVD USG 厚度 9031 埃 0.9239 於裸矽上之上升膜之WERR 9.0 0.7308 於裸矽上之上升膜及SACVD USG 之 WERR 6.9 0.7695 於蒸汽氧化層上之上升膜之 WERR 10 0.8172 於蒸汽氧化層上之上升膜及 SACVD USG 之 WERR 11.9 0.5278 R2代表用於每一反應參數之模型之精確度 (請先閱讀背面之注意事項再填寫本頁) ---^ 「裝—
、1T 經濟部中央標隼局員工消費合作社印製 實驗之RS-1設計之結果確認實驗#1之結果。SACVD U S G之表面敏感性可以使用一慢上升速率加以降低。 本發明已經特別地參考較佳實施例及特定例子加以 說明。雖然，目標沉積壓力於例子中為450托耳，但可以 了解的是其他沉積壓力可以取決於想要薄膜之特性而加 以利用。同樣地，所有流程參數可以加以變化以補償不同 室或不同基板特性。雖然，一特定系統控制器及處理控制 軟體已經加以詳細地描述，但可以了解各種變化可以加以 芫成。另外，於較佳實施例中，系統控制器所執行之電腦 碼係被儲存於一磁碟機之磁媒體中。該碼可以儲存於任何 ________第 32 頁______ 本紙張尺度適用中國國家樣準（CNS ) A4規格（210'乂 297公·^：) • i i- 1---- nn In . 睦：：6κΓ.ί.£ίβ_Γ
、發明説明（ 電腦媒體’例如，CD ROM或其他類型之R0M或其他能 儲存電腦碼之媒體卜再者，雖然於較佳實施例中 媒體係接近電腦，但該媒體可以是遠端並經由光 線或網際網路連接至電腦。其他之變化及替代對於熟B 本技藝者係為明顯的。因此，實施例並不是限制、，，、習 同時本發明係由隨附之申請專利範圍所限制。1本發明 於 (請先閲讀肯面之註意事項再填寫本1-j 裝
-訂I 經濟部中央標準局員工消費合作社印製 :ίβ JSKfFSS:: ":l!; 第33頁 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）

Claims (1)

  1. A8 B8 C8 Γ\0
    1·—種用以降低一第二氧 乳化矽次氣壓CVD(SACVD)層之表 面敏感性之方法，該層係於一真空室中沉•在一基板之 主表面上，該方法至少包含下列步驟： 引入基板進入真空.宣中. 於該真空室中建立基本低壓； 引入包含四乙氧基矽烷（TE〇s)及臭氧之處理氣體組 合進入該室中； 以一實質定速率增加壓力，由基本牴壓增加至目標 次氣壓沉積壓力； 於壓力增加之時’供給熱能以反應該第一處理氣體 組合之TEOS及臭氧，以形成一上升層在該基板上； 在室中之壓力開始增加之後，終止臭氧流入該室中 一預定時間； 當於室中之壓力等於目標沉積壓力時，保持該目標 沉積壓力； 當獲得目標沉積壓力時’重新開始臭氧之流動；及 於壓力等於目標沉積壓力時，供給熱量以反應該處 理氣體組合，以形成一 SACVD層在上升層上。 經濟部中央標準局員工消費合作社印製 2.如申請專利範圍第i項所述之方法，某中上述之終止臭 氧流動之步驟更包含： 當室中之壓力是等於100托耳時，終止臭氧之流動。 3 .如申請專利範圍第1項所述之方法’其中上述之引入基 第34頁 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X297公釐） A8 B8 CS DB
    六 經濟部中央標準局員工消費合作社印製 、申請專利範園 板之步驟更包含： 選擇該基板以具者療汽氣低矽之主表面。 4. 如申請專利範圍第i項所述之方法，其中上述之引入基 板之步驟更包含： 選擇該基板，以炎者電浆加強CVD氧化矽之主表 面。 5. 如申請專利範圍第丨項所述之方法，其中上述之引入基 板之步驟更包含： 選擇該基板，以鼻有金屬之主表面。 · ί 6 ·如申請專利範.圍第i項所述之方法，其中上述之保持該 目標壓力之步驟更包含： 保持該目標壓力於450托耳。 7.如申請專利範圍第ί項所述之方法，其中上述之引入一 處理氣體至該室之步驟更包含： 改變TEOS之流動速率，以降低表面敏感性。 8 _ —種用以沉積一薄膜於一基板主表面.之基板處理系統， 該系統至少包含： 一真空室； 一基板加熱系統，用以供給熱能以加熱該基板； 第35頁 本紙珉尺度適用中國國家標準'(〇呢）八4規格（210父297公釐） f請先閎锖背面之连意事項再填窝本頁j •裝· .訂. 六、申請專利範圍 A8 Βδ C8 D8 一氣體配送系統，構建以傳統處理氣體至該真空 室； 一真空系統，用以降低於該真空室中之壓力； 一系統控制器，包含一電腦，用以控制該氣體配送 系統，該基板加熱系統，及該真空系統；及 一記憶體連接至該控制器，該記憶體包含一電腦可 使用媒體，該媒體具有一電腦可讀取程式碼實體地加於 其中，用以指引該基板處理系統之操作，該電腦可讀取 程式碼包含： 用以使得該氣體配遊系統引入一處理氣體組合 進入該室中，並使得該真空系統降低於室中之壓力至一 體組合包含 (請先閱讀背面之注意事項再填寫本頁) 裝· 經濟部中央標準局員工消費合作社印製 低基本位準之電腦可讀取 TEOS〜及臭氧； 用以使得該真空系統以實際常數上升速率方式 來增加於室中之壓力，至一目標'次氣壓沉積壓力並使得 該基板加熱系統供給熱能以使處理氣體組合中之TEOS 及臭氧反應’以沉積一上升氧化碎層於該基板之主表面 上之電腦可謂取程式碼； 用以在壓力開始增加時，使得該氣體配送系統 . . 結止臭氧之流動一預定時間，以在獲得目標次氣壓沉積 壓力之前，停止上升氧化珍層之沉積之電腦可讀取程式 碼；以及 用以當目標壓力獲得時，使得真空系統保持室 之壓力於該目標沉積壓力，當目標沉積壓力獲得時，使 第36頁 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 、1T 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 得氣體配送系統開始臭氧之流動，並且，當壓力等於目 標沉積壓力時，使得基板加熱系統供給熱能以與處理氣 體組合中之TEOS及臭氧作反應，以形成一 SACVD層 在上升氧化矽層上之電腦可讀取程式碼。 9 _如申請專利範圍第.8項所述_之系統，其中上述之用以使 得氣體配送系統終止臭氧之流動之電腦可讀取程式碼 更包含： 當該室中之壓力等於100托耳時，用以使得該氣體 配送系統終止臭氧之流動之電腦可讀取程式碼。 1(L一種用以降低一第二氧化矽次氣壓CVD(SACVD)層之 表面敏感性之方法，該層係於一.真空室中沉積在一基板 之主表面上，該方法至少包含下列步驟： 引入基板進入真空室中； 於該真空室中建立基本低壓.；. 引入包含四乙氧基珍燒（TEOS)及臭氧之處理氣體組 合進入該室中； 以一實質定速率增加壓力，由基本低壓增加至目標 次氣壓沉積壓力； 於壓力增加之時，供給熱能以反應該第一處理氣體 組合之TE0S及臭氧，以形成一上升層在該基板上； 當於室中之壓力等於目標沉積壓力時，保持該目標 沉積壓力；以及 第37頁 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂
    i,_i :;:_iKluu:.:Epli ; LlMsiuL 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標率局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 於壓力等於目標沉積壓力時，供給熱量以反應該處 理氣體組合，以形成一 SACVD層在上升層上。 1 1.如申請專利範圍第1 〇項所述之方法，其中上述之引入 基板之步驟更包含： 選擇該基板以具有蒸汽氧化珍之主表面。 1 2 .如申請專利範圍第1 0項所述之方法，其中上述之引入 基板之步驟更包含： 選擇該基板，以具有電漿加強CVD氧化矽之主表 面。 1 3 .如申請專利範圍第1 0項所述之方法，其中上述之引入 基板之步驟更包含： 選擇該基.板，.以具有金屬之主表面.。 1 4 ·如申請專_利範圍第1 0項所述之方法，其中上述之保持 該目標.壓..力之步驟.更^包含： 保持該目標壓力於450托耳。 1 5 ·如申請專利範圍第1 0項所述之方法，其中上述之引入 一處理氣體至該室之步驟更包含： 改變..TE..OS之流動速率，以降低..表面敏感性。 第38頁 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 穴、申請專利範圍 1 6' —種用以沉積一薄膜於一基板主/表面之基板處理系 統，該系統至少包含： 一真空室； 、一基板.加熱系統，.用以供-給熱能以加熱該基板； 一氣體配送系統，構建以傳統處理氣體至該真空 室； 一真空系統，用以降低於該真空室中之壓力； 一系統控制器，包含一電腦，用以控制該氣體配送 系統，該基板加熱系統，及該真空系統；及 一記憶體連接至該控制器，該記憶體包含一電腦可 使用媒體，該媒體具有一電腦可讀取程式碼實體地加於 其中，用以指引該基板處理系統之操作，該電腦可讀取 程式碼包含： 用以使得該氣體配送系統引入：r處理氣體組合 進入該室中，並使得該真空系統降低於室中之壓力至一 低基本位準之電腦可讀取程式碼，該氣體組合包含 TEOS及臭氧； 用以使得該真空系統以實際常數上升速率方式 來增加於室中之壓力，至一目標次氣壓沉積壓力並使得 該基板加熱系統供給熱能以使處理氣體組合中之TEOS 及臭氧反應，以沉積一上升氧化矽層於該基板之主表面 上之電腦可讀取程式碼；以及 孭以使得當目標壓力獲得時，真空系統保持室 之壓力於該目標沉積壓力，當目標沉積壓力獲得時，使 '第39頁 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) •裝. 訂 —fr· hi; l_IsL A8 B8 C8 D8 六、申請專利範圍 得氣體配送系統開始臭氧之流'動，並且，當壓力等於目 標沉積壓力時，使得基板加熱系統供給熱能以與處理氣 體組合中之TEOS及臭氧作反應，以形成一 SAC VD層 在上升氧化矽層上之電腦可讀取程式碼。 1 7.如申請專利範圍第1 6項所述之系統，其中該真空系統 包含一節流閥，用以控制該室被抽真空之速率，並以該 電腦可讀取程式碼，以使得該真空系統降低室中之壓 力，至低基本位準，該系統包含： 用以設定節流閥，以最大速率將該室抽真空之電腦 可讀取程式碼。 1 8.如申請專利範圍第1 6項所述之系統，其中，該電腦可 讀取程式碼，用以使該氣體配送以引入一處理氣體至該 真空室，該系統包含： 用以改變TEOS之流率，以降低表面敏感性之電腦 可讀取程式碼。 (請先閎讀背面之注意事項再填寫本頁) 裝. 訂 經濟部中央標準局黃工消費合作社印製 .」-5sl.” 第40頁 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW087106947A 1997-05-05 1998-06-05 Method and apparatus for elimination of Teos/Ozone silicon oxide surface sensitivity TW385504B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/851,830 US6149974A (en) 1997-05-05 1997-05-05 Method for elimination of TEOS/ozone silicon oxide surface sensitivity

Publications (1)

Publication Number Publication Date
TW385504B true TW385504B (en) 2000-03-21

Family

ID=25311797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087106947A TW385504B (en) 1997-05-05 1998-06-05 Method and apparatus for elimination of Teos/Ozone silicon oxide surface sensitivity

Country Status (5)

Country Link
US (2) US6149974A (zh)
JP (1) JP4230561B2 (zh)
KR (1) KR100518156B1 (zh)
SG (1) SG71777A1 (zh)
TW (1) TW385504B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6869487B1 (en) * 1997-05-09 2005-03-22 Semitool, Inc. Process and apparatus for treating a workpiece such as a semiconductor wafer
JP3911902B2 (ja) * 1999-04-16 2007-05-09 東京エレクトロン株式会社 処理装置及び金属部品の表面処理方法
JP4505915B2 (ja) * 2000-01-13 2010-07-21 東京エレクトロン株式会社 成膜方法
CA2411517C (en) * 2000-06-09 2011-10-25 The Board Of Trustees Of The Leland Stanford Junior University Methods and devices for manipulating thermoregulatory status of a mammal
US7148153B2 (en) * 2000-06-20 2006-12-12 Agere Systems Inc. Process for oxide fabrication using oxidation steps below and above a threshold temperature
US6582522B2 (en) * 2000-07-21 2003-06-24 Applied Materials, Inc. Emissivity-change-free pumping plate kit in a single wafer chamber
US6802906B2 (en) * 2000-07-21 2004-10-12 Applied Materials, Inc. Emissivity-change-free pumping plate kit in a single wafer chamber
US6368986B1 (en) * 2000-08-31 2002-04-09 Micron Technology, Inc. Use of selective ozone TEOS oxide to create variable thickness layers and spacers
US6503851B2 (en) 2000-08-31 2003-01-07 Micron Technology, Inc. Use of linear injectors to deposit uniform selective ozone TEOS oxide film by pulsing reactants on and off
US6524867B2 (en) * 2000-12-28 2003-02-25 Micron Technology, Inc. Method for forming platinum-rhodium stack as an oxygen barrier
US6746591B2 (en) 2001-10-16 2004-06-08 Applied Materials Inc. ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature
JP3985899B2 (ja) * 2002-03-28 2007-10-03 株式会社日立国際電気 基板処理装置
JP4154471B2 (ja) * 2002-11-15 2008-09-24 富士通株式会社 半導体装置の製造方法
US20050136684A1 (en) * 2003-12-23 2005-06-23 Applied Materials, Inc. Gap-fill techniques
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US8123968B2 (en) 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
KR20070070867A (ko) * 2005-12-29 2007-07-04 동부일렉트로닉스 주식회사 화학기상증착 방법
US7371695B2 (en) * 2006-01-04 2008-05-13 Promos Technologies Pte. Ltd. Use of TEOS oxides in integrated circuit fabrication processes
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
CN102203921A (zh) * 2007-06-15 2011-09-28 应用材料股份有限公司 在基板间隙中形成氧化物牺牲衬层的氧气sacvd方法
US20090325391A1 (en) * 2008-06-30 2009-12-31 Asm International Nv Ozone and teos process for silicon oxide deposition
US8404583B2 (en) * 2010-03-12 2013-03-26 Applied Materials, Inc. Conformality of oxide layers along sidewalls of deep vias
JP5774532B2 (ja) * 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
US8956704B2 (en) 2012-05-21 2015-02-17 Novellus Systems, Inc. Methods for modulating step coverage during conformal film deposition
JP6017396B2 (ja) * 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
US9728450B2 (en) 2015-06-25 2017-08-08 International Business Machines Corporation Insulating a via in a semiconductor substrate
WO2017161236A1 (en) 2016-03-17 2017-09-21 Applied Materials, Inc. Methods for gapfill in high aspect ratio structures
US11133178B2 (en) 2019-09-20 2021-09-28 Applied Materials, Inc. Seamless gapfill with dielectric ALD films
US11101128B1 (en) * 2020-03-12 2021-08-24 Applied Materials, Inc. Methods for gapfill in substrates

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4260647A (en) * 1979-06-13 1981-04-07 Rca Corporation Method of depositing an abrasive layer
US4835114A (en) * 1986-02-19 1989-05-30 Hitachi, Ltd. Method for LPCVD of semiconductors using oil free vacuum pumps
JP2588388B2 (ja) * 1986-08-08 1997-03-05 株式会社 半導体エネルギー研究所 被膜作製方法
US5000113A (en) * 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
US5158644A (en) * 1986-12-19 1992-10-27 Applied Materials, Inc. Reactor chamber self-cleaning process
US4892753A (en) * 1986-12-19 1990-01-09 Applied Materials, Inc. Process for PECVD of silicon oxide using TEOS decomposition
US4872947A (en) * 1986-12-19 1989-10-10 Applied Materials, Inc. CVD of silicon oxide using TEOS decomposition and in-situ planarization process
US5182231A (en) * 1988-04-07 1993-01-26 Hitachi, Ltd. Method for modifying wiring of semiconductor device
GB2219434A (en) * 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
EP0421203B1 (en) 1989-09-28 1996-01-03 Applied Materials, Inc. An integrated circuit structure with a boron phosphorus silicate glass composite layer on semiconductor wafer and improved method for forming same
US5098865A (en) * 1989-11-02 1992-03-24 Machado Jose R High step coverage silicon oxide thin films
FR2660440B1 (fr) * 1990-04-03 1992-10-16 Commissariat Energie Atomique Composant optique integre protege contre l'environnement et son procede de fabrication.
US5120680A (en) * 1990-07-19 1992-06-09 At&T Bell Laboratories Method for depositing dielectric layers
JPH053258A (ja) * 1990-09-25 1993-01-08 Kawasaki Steel Corp 層間絶縁膜の形成方法
US5040046A (en) * 1990-10-09 1991-08-13 Micron Technology, Inc. Process for forming highly conformal dielectric coatings in the manufacture of integrated circuits and product produced thereby
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
JPH04341568A (ja) * 1991-05-16 1992-11-27 Toshiba Corp 薄膜形成方法及び薄膜形成装置
US5426076A (en) * 1991-07-16 1995-06-20 Intel Corporation Dielectric deposition and cleaning process for improved gap filling and device planarization
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JPH05235184A (ja) * 1992-02-26 1993-09-10 Nec Corp 半導体装置の多層配線構造体の製造方法
US5286518A (en) * 1992-04-30 1994-02-15 Vlsi Technology, Inc. Integrated-circuit processing with progressive intermetal-dielectric deposition
US5356722A (en) * 1992-06-10 1994-10-18 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
EP0582724A1 (de) * 1992-08-04 1994-02-16 Siemens Aktiengesellschaft Verfahren zur lokal und global planarisierenden CVD-Abscheidung von SiO2-Schichten auf strukturierten Siliziumsubstraten
US5271972A (en) * 1992-08-17 1993-12-21 Applied Materials, Inc. Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US5393708A (en) * 1992-10-08 1995-02-28 Industrial Technology Research Institute Inter-metal-dielectric planarization process
JP3190745B2 (ja) * 1992-10-27 2001-07-23 株式会社東芝 気相成長方法
JP2684942B2 (ja) * 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
US5502006A (en) * 1993-11-02 1996-03-26 Nippon Steel Corporation Method for forming electrical contacts in a semiconductor device
JPH0878406A (ja) * 1994-09-08 1996-03-22 Sony Corp 酸化膜の成膜方法
JPH0964031A (ja) * 1995-08-25 1997-03-07 Fujitsu Ltd 半導体装置の製造方法
US6009827A (en) * 1995-12-06 2000-01-04 Applied Materials, Inc. Apparatus for creating strong interface between in-situ SACVD and PECVD silicon oxide films

Also Published As

Publication number Publication date
SG71777A1 (en) 2000-04-18
US6149974A (en) 2000-11-21
JP4230561B2 (ja) 2009-02-25
KR19980086699A (ko) 1998-12-05
JPH10312996A (ja) 1998-11-24
US6319324B1 (en) 2001-11-20
KR100518156B1 (ko) 2005-11-25

Similar Documents

Publication Publication Date Title
TW385504B (en) Method and apparatus for elimination of Teos/Ozone silicon oxide surface sensitivity
TW406358B (en) Sequencing of the recipe steps for the optimal low-dielectric constant HDP-CVD processing
JP4323583B2 (ja) 高堆積速度のハロゲンドープトシリコン酸化物層を堆積させるプロセス
TW413885B (en) Methods for forming self-planarized dielectric layer for shallow trench isolation
US6223685B1 (en) Film to tie up loose fluorine in the chamber after a clean process
US6566278B1 (en) Method for densification of CVD carbon-doped silicon oxide films through UV irradiation
US6614181B1 (en) UV radiation source for densification of CVD carbon-doped silicon oxide films
JP4138052B2 (ja) フッ化ケイ酸ガラス膜の膜安定性向上のための方法及び装置
JP4176864B2 (ja) 四弗化珪素／酸素の化学作用を用いて低誘電率のＳｉ−Ｏ−Ｆ膜を堆積させる方法
US6035803A (en) Method and apparatus for controlling the deposition of a fluorinated carbon film
US5807785A (en) Low dielectric constant silicon dioxide sandwich layer
US6523494B1 (en) Apparatus for depositing low dielectric constant oxide film
EP0841593B1 (en) Method and apparatus for depositing a photoresist layer on a substrate
KR100967473B1 (ko) 피복 ｃｖｄ 막의 방지 및 아크 검출을 위한 비간섭적플라스마 모니터링 시스템
JP2002517089A5 (zh)
EP1097473A1 (en) Plasma process to deposit silicon nitride with high film quality and low hydrogen content
KR100569807B1 (ko) 기판의 증착막에서 플루오르를 통해 격리성질을 제어하는 반도체장치의 제어 방법 및 시스템
US6890597B2 (en) HDP-CVD uniformity control
US6753270B1 (en) Process for depositing a porous, low dielectric constant silicon oxide film
EP1054444A1 (en) Process for depositing a porous, low dielectric constant silicon oxide film

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees