TW382711B - Semiconductor memory and information storing apparatus - Google Patents

Semiconductor memory and information storing apparatus Download PDF

Info

Publication number
TW382711B
TW382711B TW087108158A TW87108158A TW382711B TW 382711 B TW382711 B TW 382711B TW 087108158 A TW087108158 A TW 087108158A TW 87108158 A TW87108158 A TW 87108158A TW 382711 B TW382711 B TW 382711B
Authority
TW
Taiwan
Prior art keywords
data
bit data
memory cell
bit
read
Prior art date
Application number
TW087108158A
Other languages
English (en)
Inventor
Kunihiro Katayama
Takayuki Tamura
Kiyoshi Inoue
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW382711B publication Critical patent/TW382711B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5632—Multilevel reading using successive approximation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Description

經濟部中央標準局貝工消費合作社印製 A7______B7 _ ,五、發明説明（彳） 本發明係有關於一種具有可電氣式更寫之不揮發性半 導體記憶格的半導體記億體。其中特別是有關於一種藉由 將設定在上述記憶格的電荷位準區分或4個以上，而在各 記億格記錄多個位元資料的半導體記憶體以及具有半導體 記億體之資料記憶裝置。 近年來，隨著攜帶型資料機器的普及，將可寫入之不 揮發性記億體當作記億媒體的記憶裝置乃急速地增加。 然而，以不揮發性記億體當作記憶媒體的記億裝置， 與以磁碟當作記憶媒體的記憶裝置相比較，每單位容量的 價格高。因此，對於需要大容量之記億容量的機器而言， 則大多使用以磁碟作爲記憶媒體的記憶裝置。 根據該狀況，以不揮發性半導體作爲記億媒體的記憶 裝置，則期望增加記憶容量。 而實現該願望的技術則有多値記憶體技術。 在多値記憶體技術中，在可電氣式更寫之不揮發性半 導體記億格內所具備之浮游閘的電荷，則被控制成屬於事 先所決定之多個位準中之其中一個。 因此，儲存在記憶格的電荷，藉由辨識係屬於那一個 位準，可以使單一的記憶格得以處理多値資料。 藉此，以往1個只能夠記錄1個位元的記憶格，則變 得可以記錄多個位元的資料 '而能夠增大記憶容量。 在多値記憶體技術中，將資料寫入到記憶格，可以藉 由對浮游閘之電荷設定更細地實施控制，能夠確保目的的 電荷位準與鄰接於該電荷位準之電荷位準的範圍。 ϋ氏張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) " ! __;--,------1^.-- .(#先閱请背面之注意事項再填寫本頁) 訂 ] A7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（2 ) 另一方面，有關讀取被寫入到記憶格的資料，則記載 於 I SSCC95 / February 1 6，1 9 9 5 / Digest of Technical Papers ： Session 7 'Flash Memory # TA7.7(pl32 〜pl33) ·· A Multilevel-Cell 3 2 M b Hash Memory ( INTEL Coporation )以及將表 平4 一 50732 0號公報或WO 90 / 12400公報 〇 前者，藉由針對被儲存在記憶格之電荷的位準進行多 次的辨別（'2個位準的辨別），最後可以辨識出被儲存在 記憶格之電荷的位準係屬於事先所決定之多個位準中的其 中那一個位準。藉此，可以判別被寫入到該記憶格之多個 位元的資料。 例如，考慮藉由將被儲存在記憶格之電荷設定成4個 位準中的其中一個位準，可以將2個位元的資料寫入到單 —的記憶格的情形。 此時，首先將上述f個位準槪略地分成2種區分。因 此，可以判別被儲存在記憶格的電荷係屬於上述2種區分 中的其中何者。 接著則將由上述判別結果所得到之儲存在上述記億格 的電荷所屬的區再分成2種。因此可以判別該電荷係屬於 、. ' 再被區成2種中的其中何者。 藉此，最後可以辨識被儲存在記億格之電荷的位準係 屬於事先所決定之4個_.，位...準中的那一個位準。 一.. .' ................. 另一方面，後者則是利用辨別之閾値各不相同的多個 (討先閲讀背面之注意事項再填寫本頁) -衣·
、1T 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 經濟部中央標準局員工消費合作社印製 A 7 B7___ 五、發明説明（3 ) 辨別手段，來辨識被儲存在記億格之電荷的位準係屬於事 先所決定之多個位準中的那一個位準。藉此，可以判別被 寫入到該記憶格內的多個位元的資料。 例如考慮將被儲存在記憶格之電荷設定爲4個位準中 之其中一個位準，而將2個位元的資料寫入到單一的記憶 格內的情形。 此時，則設有在上述4個位準中可以辨別第1位準與 第2〜第4位準的辨別手段，可以辨別第1、第2位'準與 / 第3、第4'位準的辨別手段，以及可以辨別第1〜第3位 _與第4位準的辨別手段。藉由根據該些辨別手段進行一 次的辨別處理，可以辨識被儲存在記憶格之電荷的位準係 屬於事先所決定之4個位準中的那個位举。 藉此可以判別被寫入到該記憶格之2個位元的資料、 但是，上述的多値記憶體技術在讀取資料時，會有以 下的問題。 當藉由針對被儲存在記憶格之電荷的位準進行多次的 辨別，而最終判斷被儲存在該記憶格之電荷的位準係屬於 事先所決定之多個位準中的那個位準時，由於係藉由反覆 實施多次的辨別處理來判斷多個位元的咨B3」lf龙讅前 <· " 資料時會花費時間》 ' 該問題對於記憶在單一記億格之資料的位元數愈增加 則愈顯著。對此，以不揮發性記憶體作爲記億媒體的記憶 裝置，若與以磁碟作爲記憶媒體之記,憶媒體相比較，此點 乃爲其有利的乙點，因此會讓高速讀取特性變差。 本纸掁尺度適用t國國家標準（CNS ) A4規格（2丨0X297公釐） (請先閲請背面之注意事項再填寫本頁) 訂 -6- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（4 ) 當利用辨識的閾値各不相同的多個辨別手段來辨別被 儲存在記憶格之電荷的位準係屬於事先所決定之多個位準 中的那個位準時，則不得不/設置多個_辨別手段，因此會導 骛，日一面—積—增—加。 該問題對於在單一記憶格所記憶之資料的位元數愈增 加則愈顯著。亦即，當記憶在單一記億格的資料的位元數 爲2個位元時，則針對一個記憶格必須要有3個辨別手段 ，而當爲3個位元時，則針對一個記憶格必須要有7個辨 別手段。_ 因此，即使是增加每個記憶格的位元數而增加相對於 陣列面積的記憶容量時，由於周邊電路的增加，而會導致 晶片面積增加。 本發明即有鑑於上述問題而來，本發明的目的在於提 供一種在不使資料的譚ULU屬化，且不使晶片面積增加 的情形下，可以實現多値記億體技術的半導體記憶體以及 資料記億裝置， ^ 爲了要解決上述問題，本發明之半導體記憶體，其主 要係針對一具有在電氣上可更寫之不揮發性半導體記憶格， 的半導體記憶體，其特徵在於： 備有：將與由將記憶在上述記憶格之多個的位元資料 根據一定的序號而排列之位元資料列所表示的値對應的電 位位準設定於該記憶格的電位設定手段，以及根據荖準電 位而辨別由上述記憶格之上述電位設定手段所設定的電位 位準的辨別手段， 本紙張尺度朝巾關家料（CMS ) A4^ ( 21GX297公楚)—： '' {請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A 7 B7 _ . . __五、發明説明（5 ) 上述辨別手段，藉由將上述基準電位設定在對應於上 述位元資料列的位元數針對上述記憶格所實施的辨別處理 的次數，以及當針對該記憶格已經進行辨別處理時對應於 其辨別結果的電位位準上，在每次針對該記億格進行辨別 處理時，則自相當於該位元資料列之先頭位址的部分，依 序讀取構成根據上述一定的序號而排列之位元資料列的多 個的1位元資料。 在此，上述辨別手段例如根據以下的要領來進行辨別處 理。· 當針對記億格的辨別處理爲1次時，則藉由將上述基 準電位設定在當將上述位元資料列的先頭位元設爲1，而 其他的位元設爲未知時，對應於該位元資料列所能夠取得 之最小値的電位位準，與當將上述先頭位元資料設爲0， 而其他的元設爲未知時，對應於該位元資料列所能夠取得 之最大値的電位位準兩者的中間位準，可以辨別該記憶格 的電位位準。 藉此而讀取上述先頭位元資料。 當針對記億格的辨別處理爲2次以後時，則藉由將上 述基準電位設定在當將自上述位元資料列先頭位元開始到 資料已經被讀取之位元爲止分別設成被讀取的値，將接下 來應該讀取的位元設爲1，而其他的位元設爲未知時，對 應於由該位元資料列所能夠取得之最小値的電位位準，與 當將自上述先頭位元開始到資料已經被讀取的位元爲止分 別設爲被讀取的値，將接，下來應該讀取的位元設爲0，而 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 〇 (請先閲讀背面之注意事項再填寫本頁) 訂
•線| .':'';'L 經濟部中央標準局貝工消費合作社印製 A7 B7 ,五、發明説明（6 ) 其他的位元設爲未知時，對應於由該位元資料列所能夠取 得之最大値的電位位準兩者之間的中間位準，可以辨識該 記憶格的電位位準。 藉此可以讀取上述應該讀取的位元資料。 因此，藉由依序反覆上述處理，可以依序讀取自依據 上述一定之序號排列之位元資料列的第2個位元到最後一 個位元爲止的資料。 根據本發明的半導體記憶體，藉由設成以上之構 '成， 記憶在記憶格之多個的1位元資料，在每次藉由對應於該 記憶格的辨別手段進行辨別處理時，可以一個一個地讀取 1位元資料。 因此’在不使資料的讀取特性變差，’且不會因爲增加 辨別手段而導致晶片面積增加的情況下可以實現多値記憶 體技術。 此外，本發明之半導體記憶體，該半導體記憶體係以 由多個位元所構成之資料區塊爲單位而進行資料之記錄. 再生。 上述記憶格則對應於構成上述資料區塊的各位元設有 多個’ 上述電位設定手段則會針對上述多個記憶格，分別將 與由對應於該記憶格之位元的多個資料區塊單位根據一定 之序號排列而構成之位元資料列所示的値呈對應的電位位 準設定在該記憶格。 上述辨別手段，則對應於上述多個記憶格設有多個， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央標隼局員工消费合作社印製 五、發明説明（7 ) 且針對對應之記憶格之電位位準所進行的上述辨別處理， 則藉由實施與自構成要讀取之資料區塊之1位元資料的上 述位元資料列的先頭位元開始數來的序號呈對應的次數， 可以自上述多個記憶格讀取該應該讀取的資料區塊。 對於檔案記億型記億裝置中的資料的記錄·再生，通 常則是以將多個扇區整合在一起之檔案的形式來進行。亦 即，在1次的存取指令（access command )處理中，則針 對多個扇區進行記錄·讀取。又，此時，被存取之扇运的 順序通常是一定。 當將本發明之半導體記憶體應用在該檔案記憶型記憶 裝置上時，則在各記憶格，自多個扇區（資料區塊）開始 1位元位元地依序被記錄。此時，被設€在各記憶格的電 位位準則被設定在與由將自多個扇區個別得到之1位元資 料根據被存取之扇區順序而排列之位元資料列所示的値呈 對應的位準。 藉此，被記億在多個記億格的扇區，在每次藉由辨別 手段來實施辨別處理時，會根據被存取之扇區的順序被讀 取。 亦即，在讀取某個扇區的資料時，即使被分成多次的 電荷位準的辨別處理未全部實施時也可以同樣地讀取，因 此可以在與2個値的記憶體同樣的存取時間內進行存取。 例如，可以記億4個値的記憶格成爲2位元的記億容 量，若有4 0 9 6個該記億格時，則在1 0 2 4個位元組 ，通常的固定磁性記億裝置（HDD)的記億形式中成爲 {#先閲讀背面之注意事項再填寫本頁) r^. 訂 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） -10- A7 A7 經濟部中央標隼局員工消費合作社印製 B7 五、發明説明（8 ) 2個扇區（1個扇區=5 1 2個位元組）單位。 在此，本發明的半導體記憶體準備有4 0 9 6個記憶 格，因此，將2個扇區資料之個別的第1個位元〜第 4 0 9 6個位元的位元資料分別記億在第1個〜第 4 Ο Θ 6個記憶格內。 此時，則將各記億格的電位位準設定在與由將記億在 該記憶格之2個位元資料根據上述2個扇區之存取順序而 排列之位元資料列所示的値呈對應的位準。 ‘ 藉此，藉由分別與4 0 9 6個記憶格對應設置之辨別 手段進行第1次的辨別處理，可以讀取最初被存取之其中 —個扇區資料，又藉由進行第2次的辨別處理，可以讀取 接下來要被存取之另一個扇區資料。 亦即，在每次藉由辨別手段來進行辨別時’則可以讀 取扇區資料，因此，可以在與2個値的記憶體同樣的存取 時間下進行存取。 以下則針對本發明的一實施形態來說明。 在本實施例中，則就針對一個單元格記錄4個値（2 位元資料）的情形來加以說明。 第1圖係表應用本發明之一實施形態的多値記億體技 術的記憶晶片的槪略構成圖。 在此，1爲本實施形態的記億晶片、2爲在電氣上可 更寫的不揮發性記億體（EEPROM)陣列、3爲記憶 區塊、4爲資料控制電路、5爲資料區塊緩衝器A、 6爲 資料區塊緩衝器B，此外，7爲輸出入控制電路。 本紙張尺度適用中國國家標準（.CNS ) A4規格（210X297公釐） (钟先閲讀背面之注意事項再填寫本頁)
-11 - A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（9 ) E E PROM陣列2係由備有多個電氣上可更寫之不 揮發性半導體記億格（以下只稱爲記億格（cell )而構成 〇 記億區塊3係一成爲當自E E PROM陣列2消去資 料時之單位的記懷格的集合。 、在本實施形態中，係以作爲一般在磁碟裝置中所使用 V 之資料容量單元的1個扇區（=5 1 2個位元組= 4 0 9 6個位元=1個扇區）爲基準，爲了要處理資科， 乃將4096個記憶格當作1個記憶區塊。 如上所述，在本實施形態中，則設成可以針對1個單 元格3記憶4個値（2位元資料）的情形。因此，在1個 記憶區塊中，可以儲存8 1 9 2個位元。’ 資料區塊緩衝器A 5以及資料區塊緩衝器5 B，則暫 時地儲存了記錄在E E P ROM陣刿2的資料，或是自 E E PROM陣列2所讀取的資料，。在此，可以分別儲存 4 0 9 6個位元的資料。 輸出入控制電路7係一連接到搭載了記憶晶片1之記 憶裝置之系統匯流排的電路。而接受位址以及指令碼、或 是擯制信號等，來控制資料的輸出入》 記憶晶片1則是根據扇區單位自外部接受寫入資料。 輸出入控制電路7，則將所接受到的資料儲存在資料區塊 緩衝器A 5、或是資料區塊緩衝器B 6。而要儲存在那一 個’則是根據想要寫入之扇區位址以|及由該扇區位址所特 定之記憶區塊3的寫入狀態來選擇。 (请先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS > A4規格（2丨0X297公釐） •12· 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（彳〇 ) 又將自記憶區塊3所讀取’而被儲存在資料區塊緩衝 器A 5、或是資料區塊緩衝器B 6的資料送到外部。 資料控制電路4 2，則將分別被儲存在資料區塊緩衝 器A 5以及資料緩衝器B 6的資料寫入到e E P ROM陣 列2之所對應的記憶區塊3內。 寫入是根據以下的要領來進行。 首先’取出分別被儲存在資料區塊緩衝器A 5以及資 料區塊緩衝器B 6的4 0 9 6個位元的資料，且將該'些資 類各+.位ϋ碼。亦即，如分別被儲存在資料區塊緩 衝器A 5以及資料區塊緩衝器Β 6的第1個位元的資料、· 第2個位元的資料、......第4 0 9 6個位元的資料來分類 ♦ « 〇 * 其次則求取由當將被分類到各位元號碼的資料，根據 資料區塊緩衝器A 5、資料區塊緩衝器B 6的順序來排列 時之位元資料列所表示的値。此時，由於位元資料列成爲 2位元’’因此，位元資料列所能夠取的値4個値。 接著，如使記億區塊3之第1個到第4 0 9 6個的記 憶格分別變成與由針對所對應之位元號碼的位元資料列所 示之値呈對應的電荷位準般地將電荷供給到各記憶格。 在此，則針對寫入處理更詳細地說明。 '第2圖係表用於記憶分別被儲存在資料區塊緩衝器 A 5以及資料區塊緩衝器B 6之某個位元號碼之資料的電 荷位準的說明圖。 係表示根據資料區塊緩衝器A 5之某個位元號碼（2 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (#先閲请背面之注意事項再填寫本頁)
13 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（11 ) 個値）與資料區塊緩衝器B 6之該位元號碼的資料（2値 )，來決定用於指定電荷位準之4個値的狀態。 在第2圖中，1 1爲將設定在EEP.ROM陣列2之 記億格的浮游閛的電荷位準的分佈情形予以圖式化者。記 憶格的電荷位準，會對應於所寫入的4個値，而被設定在 4個山形波中的其中一個電荷位準。 、、例如，針對某個位元號碼，當資料區塊緩衝器A 5的 資料爲「1」，而資料區塊緩衝器B6的資料爲「0」時 ，則由將該些資料根據資料區塊緩衝器A 5、資料區塊緩 衝器B 6的順序來排列時之位元資料列所表示的値會成爲 2。 此時，則在對應於上述位元號碼的單元格設定在1 1 所示之圖中，在自上方數來第2個分佈內的電荷位準。 又，例如針對某個位元號碼，當資料區塊緩衝器A 5 的資料爲「0」，資料區塊緩衝器B6的資料爲「1」時 ，則由將該些資料根據資料區塊緩衝器A 5,、資料區塊緩 衝器B 6的順序來排列時之位元資料列所表示的値會成爲 1。 此時，則在對應於上述位元號碼的單元格設定在1 1 所示的圖中，在自上方數來第3個分佈內的電荷位準。 此外，當資料只被儲存在資料區塊緩衝器A 5內，而 資料未被儲存在資料區塊緩衝器B 6內時，則在資料區塊 緩衝器B 6內’當作各位元皆儲存「1」的資料來決定電 荷位準。因此，此時’由上述位元資料列所表示之値則成 (讀先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公漦） ~ -14 經濟部中央標準局貝工消費合作社印製 A 7 __ B7 , 五、發明説明（12 ) 爲「3」.或是「1」。· '因此，當資料被儲存在資料區塊緩衝器B6內時，則 取出該資料，根據該資料與事先所寫入之資料區塊緩衝器、 A 5的資料來設定電荷位準。 例如，當資料被儲存在資料區塊緩衝器B6時，則由 後述之讀取控制部4 4讀取事先所寫入之資料區塊緩衝器 A 5的資料而得到該資料的値。 因此，針對各位元號碼求取由資料區塊緩衝器A '5之 資料與資料’區塊緩衝器B 6之資料根據資料區塊緩衝器 A 5 '資料區塊緩衝器B 6的順序而排列之位元資料列所 表示的値。 接著，將記憶區塊3之各記憶格再設定成與由對應於 該記憶格之位元號碼的上述位元資料列所表示的値呈對應 的電荷位準。 又，例如針對各位元號碼來調査被儲存在資料區塊緩 衝器B 6內之資料的値。 因此’針對與該値爲「1」之位元號碼呈對應的記億 格，當寫入被儲存在資料區塊緩衝器A 5的資料時，由於 是假設在資料區塊緩衝器B 6，各位元的値皆儲存「1」 的資料而來設定電位位準，因此設成不能進行寫入。 \/另一方面’則針對與該値爲「0」之位元號碼呈對應 的記憶格，如遷移到低一個位準（在第2圖的符號1 1中 ，對於要遷移到下一個山部爲必要的電荷位準）的狀態般 地設定電荷位準。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） {諳先閱餚背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 A7 ___ B7 五、發明説明（13 ) 藉此，被設定在記憶格的電荷位準，在與該記憶格對 應的位元號碼中，則控制成爲與將資料區塊緩衝器A 5的 資料與資料區塊緩衝器B 6的資料根據資料區塊緩衝器 A 5、資料區塊緩衝器B 6的順序來排列之位元資料列所 示的値呈對應的位準》 之所以如此的處理是基於考慮到E E P ROM的特性 之故》 E E P R Ο Μ，消去狀態，亦即，可以針對上述位元 資料列所示之全部的値進行寫入的狀態爲一電荷位準最高 的狀態。該狀態則與當上述位元資料列所示的値爲「3」 的情形相當。 另一方面，當將電子注入到浮游閘，‘而成爲電荷位準 最低的狀態，則與當上述位元資料列所示的値爲「〇」的 情形相當。 又，在要使一度降低的電荷位準升高時，則必須要根 據所謂消去的動作，以資料區塊3爲單位一次來進行。 在此重要的是，在將電荷位準启高的狀態設定到低的 狀態時，雖然是以記憶格爲單位來進行，但是當方向彳目反 時，則必須要根據所謂消去的動作，以資料區塊爲單位來 進行。 ν亦即’在寫入時，雖然可以根據小的容量單位，如之 後覆寫般進行追加寫.入，但是一旦自消去狀態的電荷位準 遷移到達某個電荷位準時，則若不是資料區塊單位，即無 法回到較此爲高的電荷位準。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐) '' — 16 - (請先閱讀背面之注意事項再填寫本頁)
A7 B7 經濟部中央標隼局負工消費合作社印製 五、發明説明（彳4 ) 在此’本實施形態，當資料只被儲存在資料區塊緩衝 器A 5時，則在資料區塊緩衝器B 6，各位元皆儲存「1 」的資料’而由上述位元資料列所示的値則成爲「3」或 是「1」。 因此，當以後將資料寫入到資料區塊緩衝器B 6時， 則即使根據該資料的値，上述位元資料列所示的値爲「2 」或是「0」時，則可以設定成與該些値呈對應的電荷位 準。 ' 藉此，當一旦寫入被儲存在資料區塊緩衝器A 5內的 資料時，則只要是不根據資料區塊單位來消去資料，即無 法將被儲存在資料區塊緩衝器A 5的資料重新更寫。 但是被儲存在資料區塊緩衝器B 6的’資料則不需要連 同被儲存在資料區塊緩衝器A5的資料被寫入。 此外，當資料只被儲存在資料區塊緩衝器B 6，而資 料仍未被儲存在資料區塊緩衝器A 5時，則假設在資料區 塊緩衝器A 5於各位元皆儲存「1」的資料而來決定電.荷 位準》此時，上述位元資料列所示的値成爲「3」或是「 2」》 V因此，當資料被儲存在資料區塊緩衝器A 5時，則取 出該資料，且根據該資料與事先所寫入之資料區塊緩衝器 B6的資料而來設定電荷位準。 上述的處理也是基於上述之E E P R 0的特性考量之 故。 此外，在設定成以記憶格的電荷位準爲目標的位準時 (请先閱#背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（15 ) ，可以藉由慢慢地補充電荷來進行。 又，藉由一次提供電荷到達作爲目標的下一個位準， 而自此開始慢慢地補充電荷，而將記憶格的電荷位準設定 成作爲目標的位準。藉此，可以迅速地將資料到記憶格內 〇 讀取控制部4 4則控制自E E P R Ο Μ陣列2的記億 區塊3讀取資料。 V第3圖係表讀取控制部4 4的槪略構成圖。 ‘ 讀取控制部4 4，如第3圖所示，備有辨別電路 4 4 1、時序控制電路4 4 2、基準電位控制電路4 4 3 、以及緩衝器控制電路4 4 4。 辨別電路4 4 1具有針對記億區塊^之各記憶格所設 的辨別要素4451〜4454096。辨別電路441 則根據辨別要素4 4 5 1〜4 4 5 4 0 9 6而依序辨別被 儲存在記憶區塊3的2個資料區塊》 基準電位控制電路4 4 3則設定設於辨別電路4 4 1 之辨別要素44 5 1〜4 45409 6的各基準電位（用 於辨別之閾値）》 緩衝器控制電路4 4 4則控制資料區塊緩衝器A 5以 及資料區塊緩衝器B 6，而特定由辨別電路4 4 1所辨別 之資料區塊的儲存對象。 時序控制電路4 4 2則控制各部分的動作時序。 v上述構成之讀取控制電路，則根擄以下的要領來讀取 資料。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (讀先閱讀背面之注意事項再填寫本頁)
-18 經濟部中央標隼局員工消費合作社印製 A7 B7______五、發明説明（16 ) 將成爲資料讀取對象之記憶區塊3的各記憶格的電位 位準分別輸入所對應的辨別要素4 4 5 1〜 ‘ 4 4 5 4 0 9 6 » v此時，基準電位制電路4 4 3，當2位元資料列的第 1個位元爲「1」，而第2個位元爲未知時，則在辨別要 素4 4 51〜4 4 5 4 0 9 6設定與該位元資料列所能夠 取得之最小値呈對應的電荷位準，而當第1個位元爲「0 」，而第2個位元爲未知時，則在與對應於該位元資嵙列 所能夠取得之最大値之電荷位準的中間位準設定基準電位 〇 .寶此’辨別電路4 4 1，可以從被儲存在記億區塊3 的2個資料區塊（被儲存在資料區塊緩衝器A 5的資料區 塊與被儲存在資料區塊緩衝器B6的資料區塊）中來讀取 被儲存在資料區塊緩衝器A 5的資料區塊。 緩衝器控制電路4 4 4則控制將所讀取的資料區塊儲 存在資料區塊緩衝器A 5內。 \餐著，基準電位控制電路4- 4.3，則基準電位，針對 各辨別要素4 4 5 1〜4 4 5 4 0 9 6，當2位元資料列 之第1個位元爲由上述之辨別要素所辨出的値，而第2個 位元設爲「1」時，則設定與該位元資料列所能夠取得之 最小値呈對應的電荷位準，而當第1位元爲由上述之辨別 要素所辨出的値，而第2個位元設爲「0」時，則在與對 應於該位元資料列所能夠取得之最大値的電荷位準的中間 位準設定基準電位。 ^纸張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） (靖先閲讀背面之注意事項再填寫本頁)
19- A7 B7 經濟部中央標隼局貝工消費合作社印裝 五、發明説明（17 ) 藉此，辨別電路441，會從被儲存於記億區塊3的 2個資料區塊（被儲存於資料區塊緩衝器A5的資料區塊 與被儲存於資料緩衝器B 6的資料區塊）中’讀取被儲存 在資料區塊緩衝器B6內的資料區塊。 緩衝器控制電路4 4 4則控制將所讀取之資料區塊儲 存在資料區塊緩衝器B 6內。 藉此，可以將被儲存在記憶區塊3內的2個資料區塊 根據資料區塊緩衝器A 5、資料區塊緩衝器B 6的順序而 予以讀取。’ 在此則針對讀取處理更詳細地加以說明。 第4圖係表當自記憶區塊3之某個記憶格之浮游閘的 v . 電荷位準讀取2個的1位元資料，且將其儲存在資料區塊 緩衝器A 5以及資料區塊緩衝器B 6時之資料辨別過程的 說明圖。 被積蓄在記憶格內之浮游閘的電荷位準，則奐第2値 所示的情形相同，而被設定在4個分佈中的其中一個且加 以保持。 該電荷位準，則根據對應於該記憶格的辨別要素，而 區分成3或2以及1或0等2種。若是前者，則將「1」 儲存在資料區塊緩衝器A 5之對應於該記億格的位元號碼 。若是後者，則將「0」儲存在資料區塊緩衝器A 5之對 應於該記憶格的位元號碼。 亦即，應該儲存到資料區塊緩衝器A 5的資料，且可 以只根據1次的辨別來讀取。 (锌先閩锌背面之注意事項具填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 20 經濟部中央標隼局員工消費合作社印製 A7 B7五、發明説明（彳8 ) 又應該儲存到資料區塊緩衝器B 6的資料，則只要再 藉由一次的辨別處理即可以讀取。 例如’當在最初的辨別中被辨出爲3或2時，則再進 行辨別以辨出是3以及2中的其中那一個。當爲3時，則 將「1」儲存在資料區塊緩衝器B 6之對應於該記憶格的 位元號碼。當爲2時，則將「0」儲存在資料區塊緩衝器 B6之對應於該記億格的位元號碼。 又，例如在最初的辨別中被辨別出爲1或〇時，則再 進行辨別以辨出是1以及2中的其中那一個。若爲1時.， 則將「1」儲存在資料區.塊緩衝器B 6之對應於該記憶格 的位元號碼。若爲0時，則將「0」儲存在資料區塊緩衝 器B 6之對應於該記憶格的位元號碼。 如此般，根據本實施形態，在每次由辨別電路4 4 1 進行辨別處理時，可以依序讀取被記憶在記億區塊3的2 個資料區塊。 因此，在不使資料之讀取特性惡化，且不會因爲辨別 要素的增加而導致晶片的面積變大的情形下，可以實現多 値記億體技術。 、在此，當被儲存在1個記憶區塊3的2個資料區塊爲 V 檔案資料中的2個扇區資料時，則自記億區塊3所讀取之 扇區資料的順序，則與被寫入時之扇區資料的順序相同。 此時，藉由輸出入控制電路7,在寫入時，將先被送 來的扇區資料儲存在資料區塊緩衝器A5，而將之後被送 來之扇區資料儲存在資料區塊緩衝器B 6內》 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐） (銪先闡锌背兩之这意事項戽蜞寫本ΐ )
A7 B7 經濟部中央標準局員工消费合作社印聚 五、發明説明（19 ) 藉此，可以.根據正確的順序來讀取被寫入到記億區塊 3的2個扇區資料。 另一方面，當被儲存在1個記憶區塊3的2個資料區 塊分別爲各檔案資料的扇區資料時，則有該些扇區資料全 部另外被存取的情形。 此時，在被儲存於記憶區塊3的2個扇區資料中，當 在寫入時要求要讀取暫時被儲存於資料區塊緩衝器A 5的 資料時，藉由辨別電路4 4 1進行1次的辨別處理，可以 讀取該資料、 v又在寫入時，若要求讀取暫時被儲存在資料區塊緩衝 器B 6的資料時，藉由辨別電各4 4 1進行2次的辨別處 理，可以讀取該資料。 ' 但是若是處於資料區塊緩衝器A 5的資料尙未被寫入 的狀態時，如上所述，由於記億格的電荷位準成爲與3或 2的値對應的位準，因此可以藉由1次的辨別處理來讀取 0 因此，即使是處於資料區塊緩衝器B6的資料尙未被 寫入的狀態，當然也可以自記憶區塊3讀取資料區塊緩衝 器A 5的資料，而在處於資料區塊緩衝器A 5的資料未被 寫入的狀態下，也可以自記憶區塊讀取資料區塊緩衝器 Β Θ的資料》 ▽此外，在上述第一實施形態中，對於將資料寫入到記 憶格，則是針對藉由自完全消去狀態將電子注入到浮游閘 ，而使其電荷位準降低的情形來說明，然而，本發明並不 (讀先閱请背面之注意事項再填寫本頁) 訂 β, ·*-* 本紙張尺度通用中國國家標準（CNS ) A4規格（210X297公犮） -22- 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（20 ) 限於此》 . 在消去狀態或寫入狀態下之記億格之電荷位準的高低 則因記億體而不同》雖然有將從完全寫入狀態將電子注入 到浮游閘的情形稱爲消去者或是將消去狀態設爲0，而將 寫入狀態設爲1以上等各式各樣者，但是本發明，藉由根 據値而變更電荷位準的設定，可以適用在該些之任意的情 形。 又，上述的實施形態，雖灰是針對E EPROM障列 2之各記憶區塊3的記憶容量爲1 0 2 4個位元組（= 8 1 9 2個位元）的情形來加以說明，但是本發明並不限 於此。 更者，上述實施形態，在各記憶區塊_ 3附加用於儲存 該區塊之管理資料的資料領域，對於儲存資料的管理極爲 有用。 \第5圖係表在本發明之第一實施形態中，在各記憶區 塊附加用於儲存該區塊之管理資料的資料領域的情形的說 明圖。 v在此，符號3 1〜3 4係表在第1圖所示之記憶區塊 3附加用於儲存管理資料之資料領域的一例。 記憶區塊3 1〜3 4具有作爲用於儲存2個資料區塊 V (在第1圖中爲暫時被儲存在資料區塊緩衝器A 5的資料 區塊與暫時被儲存在資料區塊緩衝器B 6的資料區塊）之 領域的資料區塊儲存領域4 1，以及用於儲存所謂的儲存 邏輯位址値、更寫次數資料、儲存資料識別資料、錯誤檢 (討先閱讀背面之注意事邛再填驾本頁) Ί 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) -23- 經濟部中央標準局員工消費合作社印繁 A7 B7 五、發明説明（21 ) 測訂正碼等之該資料區塊儲存領域41之管理資料的管理 資料儲存領域33。 在第5圖所示的例中，則在記億區塊3 1〜3 4之各 資料區塊儲存領域，具有以下之狀態，亦即，兩者均未被 寫入的狀態、資料區塊緩衝器A 5的資料區塊被寫入的狀 態、資料區塊緩衝器B6之資料區塊被寫入的狀態、以及 資料區塊緩衝器A 5與資料區塊緩衝器B 6等2個資料區 塊全部被寫入的狀態。 ' 在管理賓料儲存領域3 3，則設有將儲存履歷資料當 作管理資料之一而儲存的履歷資料儲存領域3 4。 在此，當在資料區塊儲存領域41未儲存任何資料時 .，將「Oj ，當資料區塊緩衝器A5的資'料區塊被寫入時 將「1」，當資料區塊緩衝器B6的資料區塊被寫入時將 「2」，此外，當資料區塊緩衝器A5以及資料區塊緩衝 器B 6等2者的資料區塊均被寫入將「3」寫入到履歷資 料儲存領域34。 但是當被寫入到履歷資料儲存領域3 4的値爲「1」 時，則構成資料區塊儲存領域4 1之各記憶格的電荷位準 ，在第2圖中，則意味著對應於「3」或「2」的値的位 準或是對應於「1」或「0」的値的位準的其中一者。 '又當被寫入到履歷資料儲存領域3 4的値爲「2」時 ，、構成資料區塊儲存領域4 1之各記憶格的電荷位準， 在第2圖中，則意味著對應於「3」的値的位準或是對應 於「2 j的値的位準的其中一者。 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐了 (請先閱讀背面之注意事項再填寫本頁) 訂 -24- 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（22 ) 更者，當被寫入到履歷資料儲存資料3 4的値爲「3 」時，則構成資料區塊儲存領域4 1之各記憶格的電荷位 準，在第2圖中，則意味著取得對應於「3」、「2」、 「1」、「0」的値之位準的其中之任何的狀態。 因此，藉由確認被儲存在履歷資料儲存領域34之値 ，構成資料區塊儲存領域4 1之各記憶格，可以掌握到要 採用那個電荷位準。藉此可以決定應進行何種讀取/ 第6圖係表其應用例的說明圖，係表示利用被儲存在 履歷資料儲存領域3 4的値來進行辨別處理時之過程的說 明圖。 在此則是以被儲存在履歷資料儲存領域3 4的値爲「 2」爲例來說明。‘ 如上所述，當被儲存於履歷資料儲存領域3 4的値爲 「2」時，則構成資料區塊儲存領域4 1之各記憶格的電 荷位準的取得的位準爲對應於「3」的値或是「2」的値 的位準的其中一者（在6圖中爲以實線來表示的位準） 〇 因此，此時的辨別，只要根據實線所示的比較即已足 夠。亦即，可以只進1次的辨別處理。 本實施形態的記憶晶片，在如上所述根據履歷資料來 切換辨別處理時，可以例如採用以下的構成。 在辨別電路4 4 1中，設有在辨別構成資料區塊儲存 領域4 1之各記憶格的電荷位準之前，會先辨別構成履歷 資料儲存領域3 4之記億格的電荷位準的手段。 本紙張尺度適用中國國家禕準（CNS ) A4規格（.210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
-25- A7 B7 五、發明説明( 23 ) 此外，構成履歷資料儲存領域3 4的記憶格，爲了要 使在辨別時的基準電位設爲一定，則設成可以儲存1個位 元（2個値）。因此，如上所述，若被儲存在履歷資料儲 存領域3 4的値爲4個値時，則構成履歷資料儲存領域 34的單元成爲2個。 '蠤在辨別電路4 4 1中，在辨別資料區塊之前被辨別 之履歷資料的辨別結果反映在由基準電位控制電路4 4 3 所設定的基準電位。 ' 亦即，當履歷資料爲「2」時，在第6圖中，則設定 在位於對應於「3」的値的位準與對應於「2」的値的位 準之間的中間位準。 又當履歷資料爲「1」時，在第6圖中，則設定在位 於對應於「2」的値的位準與對應於「1」的値的位準之 間的中間位準。 此外，當履歷資料爲「3」時，則根據本發明之第一 實施形態中所述的要領來設定基準電位。 經濟部中央標準局員工消費合作社印製 (許先閱讀背面之注意事項再填寫本冥) 對於履歷資料的寫入，則寫入控制部4 2，當將資料 區塊寫入到資料區塊儲存領域4 1時，藉著除了要管理該 資料區塊是從那一個資料區塊緩衝器被送來外，也調査成 爲該資料區塊之寫入對象之記億區塊的履歷資料來達成》 此外，也可以不在記憶區塊設置用於儲存履歷資料的 領域，而根據指令碼等之自外部所供給者來切換在進行辨 別時的基準電壓。 又，上述實施形態，雖是針對在各記憶格記億4個値 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26- B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（24 ) . I (2位元）的情形來加以說明，但是本發明並不限於此， 也可以毫無疑問地被應用在將8個値（3位元）、1 6個 値（4位元），或是以上的多個記憶在各記憶格的情形。 最後則針對利用上述之實施形態之記憶晶片的資料記 憶裝來加以說明。 第7圖係表利用第1圖所示之記憶晶片之資料記憶裝 置的槪略構成圖。 在此，符號9 1爲與主電腦的介面、符號9 2爲南於 控制多個記憶晶片1的記.憶晶片控制器。介面9 1以及記 憶晶片控制器9 2可以使用在以往之資料記憶裝置中所使 用者。 如上所述，根據本發明的實施形態，記憶在記憶格的 多個的1位元資料在每次根據與該記億格呈對應的辨別手 段進行辨別處理時，可以將1位元資料一個一個地加以讀 取。 因此，可以在不使資料的讀取特性變差，且不會因爲 增加辨別手段而導致晶面積增加的情形下實現多値記億體 手段。 n 圖面之簡單說明： 第1圖係表應用本發明之一實施形態之多値記憶體技 術之記億體晶片的槪略構蜱圖。 第2圖係用於說明記億分別被儲存在資料區塊緩衝器 5、 6之某個位元號碼之資料的電荷位準的說明圖。 (#先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27- Α7 Β7 五、發明説明（25) 、第3圖係表讀取控制部4 4的槪略構成圖。 .第4圖係用於說明在启記億區塊3之某個記憶格之浮 游閘的電荷位準讀取2個位元資料，而將其儲存在資料區 塊緩衝器5、 6時之資料辨別過程的說明圖。 第5圖係表在本發明之第一實施形態中，在各記憶區 塊附加用於儲存該區塊之管理資料的資料領域的說明圖。 \第6圖係表在第5圖中利用被儲存在履歷資料儲存領 域3 4內的値來進行辨別處理之過程的說Ή月圖。 ' ν第7係表利用第1圖所示記憶體晶片之資訊記算裝置 的槪略構成圖。 經濟部中央標隼局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨ΟΧ297公釐λ -28-

Claims (1)

  1. A8 B8 C8 D8 βΐ 修正 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 第8 7 1〇8 1 5 8號專利申請案 中文申請專利範圍修正本 民國8 8年1 0月修正 1 · 一種半導體記憶體，其主要係針對一具有在電氣 上可更寫之不揮發性半導體記憶格的半導體記億體，其特 徵在於： 備有：將與由將記憶在上述記憶格之多個的位元資料 根據一定的序號而排列之位元資料列所表示的値對應的電 位位準設定於該記憶格的電位設定手段，以及根據基準電 位而辨別由上述記憶格之上述電位設定手段所設定的電位 位準的辨別手段， 上述辨別手段，藉由將上述基準電位設定在對應於上 述位元資料列的位元數針對上述記憶格所實施的辨別處理 的次數，以及當針對該記憶格已經進行辨別處理時對應於 其辨別結果的電位位準上，在每次針對該記憶格進行辨別 處理時，則自相當於該位元資料列之先頭位址的部分，依 序讀取構成根據上述一定的序號而排列之位元資料列的多 個的1位元資料。 2 .如申請專利範圍第1項之半導體記憶體，上述辨 別手段，當針對上述單元的辨別處理爲第1次時，會將上 述基準電壓設定在當將上述位元資料列的先頭位址設爲1 ’而其他的位元設爲未知時，對應於由該位元資料列所能 夠取得之最小値的電位位準與當將上述先頭位元資料設爲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ~ n _ —.1 n I I I I^i n n I n -ϋ ϋ ϋ n n ϋ n - I (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 βΐ 修正 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 第8 7 1〇8 1 5 8號專利申請案 中文申請專利範圍修正本 民國8 8年1 0月修正 1 · 一種半導體記憶體，其主要係針對一具有在電氣 上可更寫之不揮發性半導體記憶格的半導體記億體，其特 徵在於： 備有：將與由將記憶在上述記憶格之多個的位元資料 根據一定的序號而排列之位元資料列所表示的値對應的電 位位準設定於該記憶格的電位設定手段，以及根據基準電 位而辨別由上述記憶格之上述電位設定手段所設定的電位 位準的辨別手段， 上述辨別手段，藉由將上述基準電位設定在對應於上 述位元資料列的位元數針對上述記憶格所實施的辨別處理 的次數，以及當針對該記憶格已經進行辨別處理時對應於 其辨別結果的電位位準上，在每次針對該記憶格進行辨別 處理時，則自相當於該位元資料列之先頭位址的部分，依 序讀取構成根據上述一定的序號而排列之位元資料列的多 個的1位元資料。 2 .如申請專利範圍第1項之半導體記憶體，上述辨 別手段，當針對上述單元的辨別處理爲第1次時，會將上 述基準電壓設定在當將上述位元資料列的先頭位址設爲1 ’而其他的位元設爲未知時，對應於由該位元資料列所能 夠取得之最小値的電位位準與當將上述先頭位元資料設爲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ~ n _ —.1 n I I I I^i n n I n -ϋ ϋ ϋ n n ϋ n - I (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 〇，而其他的位元設爲未知時，對應於由該位元資料列所 能夠取得之最大値之電位位準兩者之間的中間位準，藉此 來辨別該記憶格的電位位準，來讀取上述先頭位元資料， 當針對上述記憶格的辨別處理爲第 2次以後時，則將 上述基準電位設定在當將自上述位元資料列之先頭位址開 始到已經被讀取資料之位元爲止當作個別被讀取的値，而 將接者應該讀取的位兀設爲1，其他的位元設爲未知時， 對應於由該位元資料列所能夠取得之最小値的電位位準， 與當將自上述先頭位址開始到·已經被讀取資料之位元爲止 當作個別被讀取的値，而將接著應該讀取的位元設爲〇， 其他的位元設爲未知時，對應於由該位元資料列所能夠取 得之最大値的電位位準兩者之間的中間位準，藉由辨別該 記憶格的電位位準，而讀取上述應該讀取的1位元資料。 3 .如申請專利範圍第2項之半導體記憶體，該半導 體記憶體係以由多個位元所構成之資料區塊爲單位而進行 資料之記錄·再生， 上述記憶格則對應於構成上述資料區塊的各位元設有 多個， 上述電位設定手段則會針對上述多個記憶格，分別將 與由對應於該記憶格之位元的多個資料區塊單位根據一定 之序號排列而構成之位元資料列所示的値呈對應的電位位 準設定在該記憶格， 上述辨別手段，則對應於上述多個記憶格設有多個， 且針對對應之記憶格之電位位準所進行的上述辨別處理， 本紙張尺度適用中國國家標準（CNS)A4規格（210X 297公釐） 7〇~. J------------裝--------訂---------線 (請先閱讀背面之生意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 則藉由實施與自構成要讀取之資料區塊之1位元資料的上 述k元資料列的先頭位元開始數來的序號呈對應的次數， 可以自上述多個記憶格讀取該應該讀取的資料區塊。 4 ·如申請專利範圍第3項之半導體記憶體，上述資 料區塊爲扇區， 該半導體記憶體係以由多個扇區而構成的檔案爲單位 來進行資料的記錄·再生， 上述電位設定手段，針對上述多個記憶格分別將與由 將對應於該記憶格的多個扇區單位根據該多個扇區之存取 .順序而構成之位元資料列所示之値呈對應的電位位準設定 在該記憶格， 上述多個辨別手段，針對對應之記憶格之電位位準所 進行的上述辨別處理，則藉由反覆實施相當於記憶在該記 憶格之1位元資料的數目的次數，藉著依序讀取自根據上 述存取順序排列之位元資料列的先頭到最後爲止的1位元 資料’而自上述多個記憶格讀取上述檔案。 • 5 .如申請專利範圍第1項之半導體記憶體，上述電 位設定手段，針對應該記憶在上述記憶格之多個的1位元 資料，當未全部讀取時，則將未讀取的1位元資料暫定在 一定的値，而將與由將上述多個位元資料根據一定的序號 而排列之位元資料列所示的値呈對應的電位位準設定在上 述記憶格， 上述一定的値，當之後取得上述未被讀取的1位元資 料時，則會將上述記憶格的電位位準遷移到與由將暫定在 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） J-------------裝--------訂-----— I!線 (請先閲讀背面之注意事項再填寫本頁) 六、申請專利範圍 上述一定的値的1位元資料置換成上述之後所取得之1位 (請先閲讀背面之生意事項再填寫本頁) 元資料的値的上述位元資料列所示之値呈對應的電位位準 〇 6 .如申請專利範圍第5項之半導體記億體，具有用 於管理在應該要記憶在上述記憶格之多個的1位元資料中 已經寫入到該記憶格內者之記錄履歷資料的管理手段。 7 ·如申請專利範圍第6項之半導體記憶體，上述辨 別手段，則針對由上述記錄履歷資料所特定之未完成寫入 到上述記憶格內的1位元資料，可以在不針對該1位元資 料進行辨別處理的情形下，使上述辨別處理的次數增加1 次，藉由將上述一定的値設定爲針對該1位元資料的上述 辨別結果，可以針對該1位元資料之下一個的1位元資料 進行讀取。 8 . —種資訊記憶裝置，其特徵在於：備有：. 在與主電腦之間進行資料之授受的介面； 係一至少具有一個可以電氣式進行更寫之不揮發性半 經濟部智慧財產局員工消費合作社印製 導體記憶格的半導體記憶體，備有將對應於由將記憶在上 述記憶格之多個位元資料根據一定的序號而排列之位元資 料列所示之値的電位位準設'定在該記憶格的電位設定手段 ，以及根據基準電位來辨別上述記憶格之由上述電位設定 手段所設定的電位位準的手段，藉由上述辨別手段將上述 基準電位設定在對應於上述位元資料列的位元數，針對上 述記憶格所實施之辨別處理的次數，以及當針對該記憶格 已經進行辨別處理時的辨別結果的電位位準，在每次針對 本ΐ代張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ZT. A8 S82m § D8 、 " ---- _ 六、申請專利範圍 該記憶格進行辨別處理時，會自相當於該位元資料列2先 頭位址處，依序讀取構成根據上述一定之序號而排列之位 元資料列的多個1位元資料而構成的半導體記憶體及； 用於控制上述半導體記憶體的記憶體控制器。 J------------裝--- (請先閲讀背面之注意事項再填寫本頁) 訂---------線 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5-
TW087108158A 1997-05-28 1998-05-26 Semiconductor memory and information storing apparatus TW382711B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13901997A JP3602294B2 (ja) 1997-05-28 1997-05-28 半導体メモリおよび情報記憶装置

Publications (1)

Publication Number Publication Date
TW382711B true TW382711B (en) 2000-02-21

Family

ID=15235589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087108158A TW382711B (en) 1997-05-28 1998-05-26 Semiconductor memory and information storing apparatus

Country Status (4)

Country Link
US (13) US6052315A (zh)
JP (1) JP3602294B2 (zh)
KR (1) KR100282679B1 (zh)
TW (1) TW382711B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602294B2 (ja) * 1997-05-28 2004-12-15 株式会社ルネサステクノロジ 半導体メモリおよび情報記憶装置
US6759237B1 (en) * 1998-11-05 2004-07-06 The Trustees Of The University Of Pennsylvania Adeno-associated virus serotype 1 nucleic acid sequences, vectors and host cells containing same
KR100298585B1 (ko) * 1998-11-10 2001-10-29 윤종용 반도체메모리장치및이장치를구비한시스템
JP4023953B2 (ja) * 1999-06-22 2007-12-19 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4299428B2 (ja) * 2000-01-19 2009-07-22 三星電子株式会社 可変容量半導体記憶装置
JP4641338B2 (ja) 2000-08-29 2011-03-02 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びシステム
US6715033B2 (en) * 2001-03-06 2004-03-30 Hewlett-Packard Development Company, L.C. Method of and apparatus for tracking appended data on storage medium
JP4437519B2 (ja) * 2001-08-23 2010-03-24 スパンション エルエルシー 多値セルメモリ用のメモリコントローラ
JP2005108304A (ja) * 2003-09-29 2005-04-21 Toshiba Corp 半導体記憶装置及びその制御方法
EP1729305A4 (en) 2004-03-26 2007-08-22 Spansion Llc SEMICONDUCTOR DEVICE AND METHOD FOR RECORDING DATA IN A SEMICONDUCTOR DEVICE
US7852654B2 (en) * 2006-12-28 2010-12-14 Hynix Semiconductor Inc. Semiconductor memory device, and multi-chip package and method of operating the same
JP2009076625A (ja) * 2007-09-20 2009-04-09 Hitachi Ltd 半導体装置およびその製造方法
CN105094691B (zh) * 2014-05-21 2019-05-21 华为技术有限公司 一种数据操作的方法、设备和系统
US10190314B2 (en) 2014-08-13 2019-01-29 Silicon Holding B.V. Anchoring assembly for anchoring a liner of a cured lining material, a ferrule suitable for use with the anchoring assembly, an anchoring mounting assembly further comprising a ferrule holder and the use of the anchoring assembly
US9535607B2 (en) * 2015-02-12 2017-01-03 SK Hynix Inc. Semiconductor system performing status read for semiconductor device and operating method thereof
KR20170001237A (ko) * 2015-06-26 2017-01-04 에스케이하이닉스 주식회사 상태 읽기를 수행하는 메모리 시스템 및 그것의 동작 방법
JP2018147529A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法
KR102398540B1 (ko) 2018-02-19 2022-05-17 에스케이하이닉스 주식회사 메모리 장치, 반도체 장치 및 반도체 시스템

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8808246U1 (de) 1988-06-28 1989-09-07 Wilcke, Hans, 5484 Bad Breisig Transportfahrzeug mit Ladeeinrichtung für schwere Lasten
JPH07105146B2 (ja) * 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置
JPH0821849B2 (ja) * 1988-10-25 1996-03-04 富士通株式会社 半導体記憶装置
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5272667A (en) * 1989-12-29 1993-12-21 Matsushita Electric Industrial Co., Ltd. Optical information recording apparatus for recording optical information in a phase change type optical recording medium and method therefor
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US6002614A (en) * 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
JP2803466B2 (ja) * 1992-04-28 1998-09-24 日本電気株式会社 半導体記憶装置の救済方法
EP0571691B1 (en) * 1992-05-27 1996-09-18 STMicroelectronics S.r.l. Metallization over tungsten plugs
EP0607861B1 (en) * 1993-01-21 2000-04-05 Hitachi, Ltd. Disk reproducing apparatus
US5786273A (en) * 1995-02-15 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
JP3691113B2 (ja) * 1995-06-07 2005-08-31 株式会社ルネサステクノロジ メモリ回路、メモリ回路のデータ制御回路、およびメモリ回路のアドレス指定回路
US5903495A (en) * 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
JP3404712B2 (ja) * 1996-05-15 2003-05-12 株式会社東芝 不揮発性半導体記憶装置及びその書き込み方法
JP3925944B2 (ja) 1996-07-10 2007-06-06 エルピーダメモリ株式会社 不揮発性半導体記憶装置
JP3596989B2 (ja) * 1996-10-03 2004-12-02 邦博 浅田 半導体記憶装置
US5835406A (en) * 1996-10-24 1998-11-10 Micron Quantum Devices, Inc. Apparatus and method for selecting data bits read from a multistate memory
JP3602294B2 (ja) * 1997-05-28 2004-12-15 株式会社ルネサステクノロジ 半導体メモリおよび情報記憶装置
US6218423B1 (en) 1998-08-14 2001-04-17 Gpi Nil Holdings, Inc. Pyrrolidine derivatives for vision and memory disorders

Also Published As

Publication number Publication date
US6891759B2 (en) 2005-05-10
US6683812B2 (en) 2004-01-27
KR19980087209A (ko) 1998-12-05
US8023325B2 (en) 2011-09-20
US8331153B2 (en) 2012-12-11
US7295467B2 (en) 2007-11-13
US6493273B2 (en) 2002-12-10
US20040081001A1 (en) 2004-04-29
KR100282679B1 (ko) 2001-02-15
US20040228202A1 (en) 2004-11-18
US6285595B1 (en) 2001-09-04
US7002847B2 (en) 2006-02-21
US20110292727A1 (en) 2011-12-01
US20110122701A1 (en) 2011-05-26
US20120127792A1 (en) 2012-05-24
US7570515B2 (en) 2009-08-04
US20020024845A1 (en) 2002-02-28
US7881111B2 (en) 2011-02-01
US20060062045A1 (en) 2006-03-23
JPH10334674A (ja) 1998-12-18
US6771542B2 (en) 2004-08-03
US20050128819A1 (en) 2005-06-16
US20080037322A1 (en) 2008-02-14
US8134869B2 (en) 2012-03-13
US20030072203A1 (en) 2003-04-17
US20100014351A1 (en) 2010-01-21
JP3602294B2 (ja) 2004-12-15
US6052315A (en) 2000-04-18

Similar Documents

Publication Publication Date Title
TW382711B (en) Semiconductor memory and information storing apparatus
US7046558B2 (en) Method for controlling a nonvolatile memory
JP4787266B2 (ja) スクラッチパッドブロック
US8132045B2 (en) Program failure handling in nonvolatile memory
KR101026391B1 (ko) 재프로그램가능한 비휘발성 메모리에 데이터를 복사하는방법
US7881133B2 (en) Method of managing a flash memory and the flash memory
US6731537B2 (en) Non-volatile memory device and data storing method
US6034891A (en) Multi-state flash memory defect management
JP5596791B2 (ja) エラーを管理するための書き込み後読み出しおよび適応再書き込みを伴う不揮発性メモリおよび方法
US6388919B2 (en) Memory controller for flash memory system and method for writing data to flash memory device
JP4643711B2 (ja) 状況依存メモリ性能
US7630252B2 (en) Systems for programming multilevel cell nonvolatile memory
US20080239811A1 (en) Method for controlling a non-volatile semiconductor memory, and semiconductor storage system
CN108595345B (zh) 管理闪存中所储存的数据的方法及相关记忆装置与控制器
US20110271041A1 (en) Electronic device comprising flash memory and related method of handling program failures
US10055267B2 (en) Block management scheme to handle cluster failures in non-volatile memory
KR101468432B1 (ko) 제어된 스크럽 데이터 판독에 의해 트리거되는 플래시 메모리 리프레시 기술
EP1702337A1 (en) Nonvolatile semiconductor memory device which uses some memory blocks in multilevel memory as binary memory blocks
KR20110039310A (ko) 플래시 메모리 제어기와 플래시 메모리 어레이 사이의 인터페이싱 방법 및 인터페이스
US11042307B1 (en) System and method for facilitating improved utilization of NAND flash based on page-wise operation
CN115019861A (zh) 存储器、存储器的编程方法及存储器系统
WO2024138986A1 (en) Memory device and operation thereof
US20240221837A1 (en) Memory device and operation thereof
US20230326537A1 (en) Memory device, memory system, and method of operating the same
JP4332108B2 (ja) メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees