KR19980087209A - 반도체메모리 및 정보기억장치 - Google Patents

반도체메모리 및 정보기억장치 Download PDF

Info

Publication number
KR19980087209A
KR19980087209A KR1019980018102A KR19980018102A KR19980087209A KR 19980087209 A KR19980087209 A KR 19980087209A KR 1019980018102 A KR1019980018102 A KR 1019980018102A KR 19980018102 A KR19980018102 A KR 19980018102A KR 19980087209 A KR19980087209 A KR 19980087209A
Authority
KR
South Korea
Prior art keywords
cell
data
bit data
bit
potential
Prior art date
Application number
KR1019980018102A
Other languages
English (en)
Other versions
KR100282679B1 (ko
Inventor
구니히로 가타야마
다카유키 다무라
기요시 이노우에
Original Assignee
가나이 츠토무
히다치세사쿠쇼 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 츠토무, 히다치세사쿠쇼 (주) filed Critical 가나이 츠토무
Publication of KR19980087209A publication Critical patent/KR19980087209A/ko
Application granted granted Critical
Publication of KR100282679B1 publication Critical patent/KR100282679B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5632—Multilevel reading using successive approximation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

전기적으로 리라이트가능한 불휘발성 반도체기억셀을 갖는 반도체메모리에 관한 것으로서, 변별처리를 여러회 반복하는 것에 의해 여러 비트데이타의 판별이 실행되기 때문에 데이타의 리드에 시간이 걸리고 고속리드특성을 열화시키게 된다는 문제점을 해결하기 위해서, 전기적으로 리라이트가능한 불휘발성반도체기억셀을 갖는 반도체메모리로서, 셀에 기억시키는 여러개의 비트데이타를 소정의 순번으로 배열한 비트데이타열이 나타내는 값에 따른 전위레벨을 셀에 설정하는 전위설정수단과 기준전위에 따라 셀의 전위설정수단에 의해 설정된 전위레벨을 변별하는 변별수단을 구비하고, 변별수단은 비트데이타열의 비트수, 셀에 대한 변별처리의 회수 및 셀에 대해서 이미 변별처리가 실행되어 있는 경우는 그 변별결과에 따른 전위레벨로 기준전위를 설정하는 것에 의해 셀에 대해서 변별처리를 실행할 때마다 소정의 순번으로 배열한 비트데이타열을 구성하는 여러개의 1비트데이타를 비트데이타열의 선두비트에 상당하는 것부터 순차 리드하는 반도체메모리를 마련하였다.
이렇게 하는 것에 의해서, 데이타의 리드특성을 열화시키지 않고 또한 변별수단의 증가에 의한 칩면적의 증대를 발생시키지 않고 다진메모리기술을 실현할 수 있다는 효과가 얻어진다.

Description

반도체메모리 및 정보기억장치
본 발명은 전기적으로 리라이트가능한 불휘발성 반도체기억셀을 갖는 반도체메모리에 관한 것이다. 이 중에서도 특히 상기 셀에 설정하는 전하레벨을 4이상으로 구분하는 것에 의해 셀마다 여러개의 비트데이타를 기록하는 반도체메모리 및 반도체메모리를 갖는 것이 가능한 정보기억장치에 관한 것이다.
최근, 휴대형정보기기의 발전에 따라 라이트가능한 불휘발성메모리를 기억매체로 한 기억장치가 급격히 보급되고 있다.
그러나, 불휘발성메모리를 기억매체로 한 기억장치는 자기디스크를 기억매체로 한 기억장치에 비해 용량당의 가격이 높다. 이 때문에, 대용량의 기억용량을 필요로 하는 기기에서는 자기디스크를 기억매체로 한 기억장치가 사용되는 경우가 많다.
이와 같은 상황에서 불휘발성메모리를 기억매체로 한 기억장치에 있어서, 기억용량을 증대하는 것이 요망되고 있다.
이와 같은 요망을 실현하는 기술로서 다진메모리기술이 있다.
다진메모리기술에서는 전기적으로 리라이트가능한 불휘발성 반도체기억셀내에 구비되는 부유게이트의 전하가 미리 결정된 여러개의 레벨중의 어느 1개에 속하도록 제어한다.
그리고, 셀에 축적된 전하가 어떤 레벨에 속하는지를 식별하는 것에 의해 단일의 셀이 다진데이타를 취급할 수 있도록 하고 있다.
이와 같이 하는 것에 의해, 종래는 1개당 1비트밖에 기록할 수 없었던 셀에 여러비트의 데이타를 기록하는 것이 가능하게 되어 기억용량을 증대시킬 수 있다.
다진메모리기술에 있어서, 셀로의 데이타라이트는 부유게이트의 전하설정을 보다 세밀하게 제어하는 것에 의해 목적의 전하레벨과 상기 전하레벨에 인접하는 전하레벨의 마진을 확보하도록 하고 있다.
한편, 셀에 라이트한 데이타의 리드에 대해서는 ISSCC95/February 16 1995/Digest of Technical Papers : Session 7 “Flash Memory”TA7.7(p132∼p133) : A Multilevel-Cell 32Mb Flash Memory(INTEL사)기재의 것이나 일본국특허초록평성4-507320호 기재의 것이 있다.
전자는 셀에 축적된 전하의 레벨변별(2레벨의 변별)을 여러회 실행하는 것에 의해 최종적으로 셀에 축적된 전하의 레벨이 미리 결정된 여러개의 레벨중의 어떤 레벨에 속하는지를 식별한다. 이것에 의해, 상기 셀에 라이트된 여러비트의 데이타를 판별한다.
예를 들면, 셀에 축적된 전하를 4개의 레벨중의 어느 1개로 설정하는 것에 의해 단일의 셀에 2비트의 데이타를 라이트하는 경우를 고려한다.
이 경우, 우선 상기 4개의 레벨을 크게 2개의 구분으로 나눈다. 그리고, 셀에 축적된 전하가 상기 2개의 구분중 어느 쪽에 속하는지를 변별한다.
다음에, 상기 변별의 결과 얻어진 상기 셀에 축적된 전하가 속하는 구분을 또 2개로 나눈다. 그리고, 상기 전하가 상기 또 2개로 나눈 구분중 어느 쪽에 속하는지를 변별한다.
이와 같이 하는 것에 의해서 최종적으로 셀에 축적된 전하의 레벨이 미리 결정된 4개의 레벨중의 어느 레벨에 속하는지를 식별한다. 이것에 의해, 상기 셀에 라이트된 2비트의 데이타를 판별한다.
한편, 후자는 변별의 임계값이 다른 여러개의 변별수단을 사용해서 셀에 축적된 전하의 레벨이 미리 결정된 여러개의 레벨중 어느 레벨에 속하는지를 식별한다. 이것에 의해, 상기 셀에 라이트된 여러비트의 데이타를 판별한다.
예를 들면, 셀에 축적되는 전하를 4개의 레벨중의 어느 1개로 설정하는 것에 의해서 단일의 셀에 2비트의 데이타를 라이트하는 경우를 고려한다.
이 경우, 상기 4개의 레벨중 제1 레벨과 제2∼제4 레벨을 변별하는 변별수단, 제1, 제2 레벨과 제3, 제4 레벨을 변별하는 변별수단 및 제1∼제3 레벨과 제4 레벨을 변별하는 변별수단을 마련한다. 그리고, 이것 등의 변별수단에 의한 변별처리를 한번에 실행하는 것에 의해 셀에 축적된 전하의 레벨이 미리 결정된 4개의 레벨중의 어느 레벨에 속하는지를 식별한다.
이것에 의해, 상기 셀에 라이트된 2비트의 데이타를 판별한다.
그런데, 이상 설명한 다진메모리기술에 있어서의 데이타의 리드에는 다음과 같은 문제가 있다.
셀에 축적된 전하의 레벨변별을 여러회 실행하는 것에 의해 최종적으로 상기 셀에 축적된 전하의 레벨이 미리 결정된 여러개의 레벨중의 어느 레벨에 속하는지를 식별하는 경우, 변별처리를 여러회 반복하는 것에 의해 여러 비트데이타의 판별이 실행되기 때문에 데이타의 리드에 시간이 걸린다.
이 문제는 단일셀에 기억시키는 데이타의 비트수가 증가할 수록 현저하게 된다. 이것에서는 불휘발성메모리를 기억매체로 한 기억장치가 자기디스크를 기억매체로 한 기억장치에 비해 유리한 점의 하나인 고속리드특성을 열화시키게 된다.
변별의 임계값이 다른 여러개의 변별수단을 사용해서 셀에 축적된 전하의 레벨이 미리 결정된 여러개의 레벨중의 어느 레벨에 속하는지를 식별하는 경우, 변별수단을 여러개 마련하지 않으면 안되고 이것에 의해 칩면적이 증대해 버린다.
이 문제는 단일셀에 기억시키는 데이타의 비트수가 증가할 수록 현저하게 된다. 즉, 단일셀에 기억시키는 데이타의 비트수가 2비트인 경우, 1개의 셀당 3개의 변별수단이 필요하게 되고, 3비트인 경우는 1개의 셀당 7개의 변별수단이 필요하게 된다.
이것에서는 셀당의 비트수를 증가시켜서 어레이면적에 대한 기억용량을 증대해도 주변회로의 증대에 의해 칩면적을 증대하는 결과로 되어 버린다.
본 발명은 상기 사정에 감안하여 이루어진 것으로서, 본 발명의 목적은 데이타의 리드특성을 열화시키지 않고, 또한 칩면적을 증대시키지 않고 다진메모리기술을 실현할 수 있는 반도체메모리 및 정보기억장치를 제공하는 것이다.
도 1은 본 발명의 1실시예인 다진메모리기술을 적용한 메모리칩의 개략구성도,
도 2는 데이타블럭버퍼(5), (6) 각각에 저장된 임의의 비트번호의 데이타를 기억하기 위한 전하레벨을 설명하기 위한 도면,
도 3은 리드제어부(44)의 개략구성도,
도 4는 메모리블럭(3)의 임의의 셀의 부유게이트의 전하레벨에서 2개의 비트데이타를 리드해서 데이타블럭버퍼(5), (6)에 저장할 때의 데이타변별과정을 설명하기 위한 도면,
도 5는 본 발명의 제1 실시예에 있어서, 각 메모리블럭에 상기 블럭의 관리정보를 저장하기 위한 정보영역을 부가한 것을 설명하기 위한 도면,
도 6은 도 5에 있어서, 이력정보저장영역(34)에 저장된 값을 사용해서 변별처리를 실행하는 경우의 과정을 설명하기 위한 도면,
도 7은 도 1에 도시한 메모리칩을 사용한 정보기억장치의 개략구성도.
상기 과제를 해결하기 위해 본 발명의 반도체메모리는 전기적으로 리라이트가능한 불휘발성 반도체기억셀을 갖는 반도체메모리로서, 상기 셀에 기억시키는 여러개의 비트데이타를 소정의 순번으로 배열한 비트데이타열이 나타내는 값에 따른 전위레벨을 상기 셀에 설정하는 전위설정수단 및 기준전위에 따라 상기 셀의 상기 전위설정수단에 의해 설정된 전위레벨을 변별하는 변별수단을 구비하고, 상기 변별수단은 상기 비트데이타열의 비트수, 상기 셀에 대한 변별처리의 회수 및 상기 셀에 대해서 이미 변별처리가 실행되고 있는 경우에는 그 변별결과에 따른 전위레벨에 상기 기준전위를 설정하는 것에 의해 상기 셀에 대해서 변별처리를 실행할 때마다 상기 소정의 순번으로 배열한 비트데이타열을 구성하는 여러개의 1비트데이타를 상기 비트데이타열의 선두비트에 상당하는 것부터 순차 리드하는 것을 특징으로 한다.
여기서, 상기 변별수단은 예를 들면 다음의 요령으로 변별처리를 실행한다.
셀에 대한 변별처리가 1회째인 경우는 상기 비트데이타열의 선두비트를 1, 그 밖의 비트를 미지로 한 경우에 상기 비트데이타열이 취할 수 있는 최소값에 따른 전위레벨 및 상기 선두비트데이타를 0, 그 밖의 비트를 미지로 한 경우에 상기 비트데이타열이 취할 수 있는 최대값에 따른 전위레벨의 중간레벨로 상기 기준전위를 설정해서 상기 셀의 전위레벨을 변별한다.
이것에 의해 상기 선두비트데이타를 리드한다.
셀에 대한 변별처리가 2회째 이후인 경우에는 상기 비트데이타열의 선두비트에서 이미 데이타가 리드되어 있는 비트까지를 각각 리드된 값으로 하고, 다음에 리드할 비트를 1로 하고 그 밖의 비트를 미지로 한 경우에 상기 비트데이타열이 취할 수 있는 최소값에 따른 전위레벨 및 상기 선두비트에서 이미 데이타가 리드되어 있는 비트까지를 각각 리드된 값으로 하고, 다음에 리드할 비트를 0으로 하고 그 밖의 비트를 미지로 한 경우에 상기 비트데이타열이 취할 수 있는 최대값에 따른 전위레벨의 중간레벨로 상기 기준전위를 설정해서 상기 셀의 전위레벨을 변별한다.
이것에 의해, 상기 리드할 비트데이타를 리드한다.
그리고, 상기 처리를 순차 반복하는 것에 의해 상기 소정의 순번으로 배열한 비트데이타열의 2번째 비트에서 최종번째 비트까지의 데이타를 순번으로 리드한다.
본 발명의 반도체메모리에 의하면, 상기 구성으로 하는 것에 의해 셀에 기억시킨 여러개의 1비트데이타를 상기 셀에 대응하는 변별수단에 의해 변별처리를 실행할 때마다 1비트데이타씩 리드할 수 있다.
따라서, 데이타의 리드특성을 열화시키지 않고, 또한 변별수단의 증가에 의한 칩면적의 증대를 발생시키지 않고 다진메모리기술을 실현할 수 있다.
또한, 본 발명의 반도체메모리에 있어서, 상기 반도체메모리는 여러비트로 구성되는 데이타블럭을 단위로 해서 데이타의 기록/재생을 실행하는 것이고, 상기 셀은 상기 데이타블럭을 구성하는 비트 각각에 대응시켜서 여러개 마련되어 있고, 상기 전위설정수단은 상기 여러개의 셀 각각에 대해서 상기 셀에 대응하는 비트의 여러데이타블럭분을 소정의 순번으로 배열하는 것에 의해 구성된 비트데이타열이 나타내는 값에 따른 전위레벨을 상기 셀에 설정하는 것이고, 상기 변별수단은 상기 여러개의 셀 각각에 대응해서 여러개 마련되어 있고, 또한 대응하는 셀의 전위레벨의 상기 변별처리를 리드할 데이타블럭을 구성하는 1비트데이타의 상기 비트데이타열의 선두비트로부터의 순번에 따른 회수만큼 실행하는 것에 의해 상기 여러개의 셀에서 상기 리드할 데이타블럭을 리드하는 것이어도 좋다.
파일기억형 기억장치에 있어서의 데이타의 기록/재생은 통상 여러개의 섹터를 일괄한 파일이라는 형태로 실행된다. 즉, 한번의 액세스코맨드처리에 의해 여러개의 섹터에 대한 기록, 리드가 실행된다. 또, 이 때 액세스되는 섹터의 순서는 통상 일정하다.
본 발명의 반도체메모리를 상기와 같은 파일기억형 기억장치에 적용한 경우, 각 셀에는 여러개의 섹터(데이타블럭) 각각에서 1비트씩 순번으로 기록되게 된다. 이 때, 각 셀에 설정하는 전위레벨은 여러개의 섹터 각각에서 얻은 1비트데이타를 액세스된 섹터순으로 배열한 비트데이타열이 나타내는 값에 따른 레벨로 설정한다.
이와 같이 하는 것에 의해, 여러개의 셀에 기억된 섹터는 변별수단에 의해 변별처리가 실행될 때마다 엑세스된 섹터순으로 리드되게 된다.
즉, 임의의 섹터의 데이타를 인출하는 데에 여러회로 나누어진 전하레벨의 변별처리를 모두 실행하지 않아도 가능하게 되므로, 2진의 메모리와 마찬가지의 액세스시간에서의 액세스가 가능하게 된다.
예를 들면, 4진의 기억이 가능한 메모리셀은 2비트의 기억용량으로 되고, 이 셀이 4096개 있으면 1024바이트, 통상의 고정자기기억장치(HDD)의 기억형식에 있어서 2섹터(1섹터 : 512바이트)분의 기억용량으로 된다.
그래서, 본 발명의 반도체메모리에 있어서 4096개의 셀을 준비한다. 그리고, 2개의 섹터데이타 각각의 1비트∼4096비트째의 비트데이타를 각각 1번째∼4096번째의 셀에 기억시킨다.
이 때, 각 셀의 전위레벨을 상기 셀에 기억시키는 2개의 비트데이타를 상기 2개의 섹터의 액세스순으로 배열한 비트데이타열이 나타내는 값에 따른 레벨로 설정한다.
이와 같이 하는 것에 의해, 4096개의 셀 각각에 대응해서 마련된 변별수단에서의 1회째의 변별처리에 의해 최초로 액세스된 한쪽의 섹터데이타를 인출할 수 있고, 또 2회째의 변별처리에 의해 다음에 액세스된 다른 쪽의 섹터데이타를 인출할 수 있다.
즉, 변별수단에 의해 변별을 실행할 때마다 섹터데이타를 리드할 수 있고, 따라서 2진의 메모리와 마찬가지의 액세스시간에서의 액세스가 가능하게 된다.
(실시예)
이하, 본 발명의 1실시예에 대해서 설명한다.
본 실시예에서는 1개의 셀당 4진(2비트데이타)을 기록시키는 경우에 대해서 설명한다.
도 1은 본 발명의 1실시예인 다진메모리기술을 적용한 메모리칩의 개략구성도이다.
여기서, (1)은 본 실시예인 메모리칩, (2)는 전기적으로 리라이트가능한 불휘발성메모리(EEPROM)어레이, (3)은 메모리블럭, (4)는 데이타제어회로, (5)는 데이타블럭버퍼A, (6)은 데이타블럭버퍼B 및 (7)은 입출력제어회로이다.
EEPROM어레이(2)는 전기적으로 리라이트가능한 불휘발성 반도체기억셀(이하, 단지 셀이라고도 한다)을 여러개 구비해서 구성되어 있다.
메모리블럭(3)은 EEPROM어레이(2)에서 데이타를 소거할 때의 단위로 되는 셀의 집합이다.
본 실시예에서는 자기디스크장치에서 일반적으로 사용되는 데이타용량단위인 1섹터(= 512바이트 = 4096비트 = 1섹터)를 기준으로 해서 데이타를 취급할 수 있도록 하기 위해서 4096메모리셀을 1메모리블럭으로 하고 있다.
상술한 바와 같이, 본 실시예에서는 1셀당 4진(2비트데이타)을 기억할 수 있는 것으로 하고 있다. 따라서, 1메모리블럭에서 8192비트를 저장할 수 있다.
데이타블럭버퍼A(5) 및 데이타블럭버퍼B(6)은 EEPROM어레이(2)에 기록하는 데이타, 또는 EEPROM어레이(2)에서 리드한 데이타를 일시적으로 저장한다. 여기서는 각각 4096비트의 데이타를 저장할 수 있는 것으로 하고 있다.
입출력제어회로(7)은 메모리칩(1)을 탑재하는 기억장치의 시스템버스에 접속하기 위한 회로이다. 어드레스나 코맨드코드 또는 제어신호 등을 수취해서 데이타의 입출력을 제어한다.
메모리칩(1)은 외부에서 라이트데이타를 섹터단위로 수취한다. 입출력제어회로(7)은 수취한 데이타를 데이타블럭버퍼A(5) 또는 데이타블럭버퍼B(6)에 저장한다. 어느 쪽에 저장할지는 라이트하고자 하는 섹터어드레스나 상기 섹터어드레스에 의해 특정되는 메모리블럭(3)의 라이트상태에 의해 선택한다.
또, 메모리블럭(3)에서 리드되고 데이타블럭버퍼A(5) 또는 데이타블럭버퍼B(6)에 저장된 데이타를 외부로 송출한다.
데이타제어회로(4)는 도 1에 도시한 바와 같이, 라이트제어부(42)와 리드제어부(44)를 갖는다.
라이트제어부(42)는 데이타블럭버퍼A(5) 및 데이타블럭버퍼B(6)에 각각 저장된 데이타를 EEPROM어레이(2)의 대응하는 메모리블럭(3)에 라이트한다.
라이트는 이하의 요령으로 실행한다.
우선, 데이타블럭버퍼A(5) 및 데이타블럭버퍼B(6) 각각에 저장된 4096비트의 데이타를 인출해서 이것 등의 데이타를 비트번호마다 분류한다. 즉, 데이타블럭버퍼A(5) 및 데이타블럭버퍼B(6) 각각에 저장된 1비트째의 데이타, 2비트째의 데이타, …… 4096비트째의 데이타라고 하는 것과 같이 분류한다.
다음에, 비트번호마다 분류된 데이타 각각을 데이타블럭버퍼A(5), 데이타블럭버퍼B(6)의 순으로 배열했을 때의 비트데이타열이 나타내는 값을 구한다. 이 경우, 비트데이타열은 2비트로 되므로 비트데이타열이 취할 수 있는 값은 4진이다.
다음에, 메모리블럭(3)의 1번째∼4096번째의 셀이 각각 대응하는 비트번호에 대한 비트데이타열이 나타내는 값에 따른 전하레벨로 되도록 각 셀에 전하를 부여한다.
여기서, 라이트처리에 대해서 더욱 상세히 설명한다.
도 2는 데이타블럭버퍼A(5) 및 데이타블럭버퍼B(6) 각각에 저장된 임의의 비트번호의 데이타를 기억하기 위한 전하레벨을 설명하기 위한 도면이다.
데이타블럭버퍼A(5)의 임의의 비트번호의 데이타(2진)과 데이타블럭버퍼B(6)의 상기 비트번호의 데이타(2진)에서 전하레벨을 특정하는 4진을 결정하는 상태를 도시하고 있다.
도 2에 있어서, (11)은 EEPROM어레이(2)의 셀에 설정하는 부유게이트의 전하레벨의 분포를 도식화한 것이다. 셀의 전하레벨은 라이트하는 4진에 대응해서 4개의 산중의 어느 하나의 전하레벨로 설정된다.
예를들면, 임의의 비트번호에 대해서 데이타블럭버퍼A(5)의 데이타가 「1」, 데이타블럭버퍼B(6)의 데이타가 「0」인 경우, 이것 등의 데이타를 데이타블럭버퍼A(5), 데이타블럭버퍼B(6)의 순으로 배열했을 때의 비트데이타열이 나타내는 값은 2로 된다.
이 경우, 상기 비트번호에 대응하는 셀에는 (11)로 나타내는 도면에 있어서 위에서 2번째의 분포내의 전하레벨을 설정한다.
또, 예를 들면 임의의 비트번호에 대해서 데이타블럭버퍼A(5)의 데이타가 「0」, 데이타블럭버퍼B(6)의 데이타가 「1」인 경우, 이것 등의 데이타를 데이타블럭버퍼A(5), 데이타블럭버퍼B(6)의 순으로 배열했을 때의 비트데이타열이 나타내는 값은 1로 된다.
이 경우, 상기 비트번호에 대응하는 셀에는 (11)로 나타내는 도면에 있어서 위에서 3번째의 분포내의 전하레벨을 설정한다.
또한, 데이타블럭버퍼A(5)에만 데이타가 저장되어 있고, 데이타블럭버퍼B(6)에는 데이타가 저장되어 있지 않은 경우, 데이타블럭버퍼B(6)에는 각 비트가 「1」의 데이타가 저장되어 있는 것으로 해서 전하레벨을 결정한다. 따라서, 이 경우 상기 비트데이타열이 나타내는 값은 「3」이거나 또는 「1」로 된다.
그리고, 데이타블럭버퍼B(6)에 데이타가 저장되었을 때 이 데이타를 인출해서 이 데이타와 이전에 라이트한 데이타블럭버퍼A(5)의 데이타에 따라 전하레벨을 설정한다.
예를 들면, 데이타블럭버퍼B(6)에 데이타가 저장되었을 때 이전에 라이트한 데이타블럭버퍼A(5)의 데이타를 후술하는 리드제어부(44)에 의해 리드해서 상기 데이타의 값을 얻는다.
그리고, 각 비트번호마다 데이타블럭버퍼A(5)의 데이타와 데이타블럭버퍼B(6)의 데이타를 데이타블럭버퍼A(5), 데이타블럭버퍼B(6)의 순으로 배열한 비트데이타열이 나타내는 값을 구한다.
계속해서, 메모리블럭(3)의 각 셀을 상기 셀에 대응하는 비트번호의 상기 비트데이타열이 나타내는 값에 따른 전하레벨로 재설정한다.
또, 예를 들면 데이타블럭버퍼B(6)에 저장된 데이타값을 각 비트번호마다 조사한다.
그리고, 상기 값이 「1」의 비트번호에 대응하는 셀에 대해서는 데이타블럭버퍼A(5)에 저장된 데이타의 라이트시에 데이타블럭버퍼B(6)에는 각 비트의 값이 「1」의 데이타가 저장되어 있는 것으로 가정해서 전위레벨을 설정하고 있으므로 라이트를 실행하지 않도록 한다.
한편, 상기 값이 「0」의 비트번호에 대응하는 셀에 대해서는 1레벨(도 2의 (11)에 있어서 다음의 산으로 천이하는 데에 필요한 전하레벨)분만큼 낮은 상태로 천이하도록 전하레벨을 설정한다.
이것에 의해, 셀에 설정되는 전하레벨이 상기 셀에 대응하는 비트번호에 있어서, 데이타블럭버퍼A(5)의 데이타와 데이타블럭버퍼B(6)의 데이타를 데이타블럭버퍼A(5), 데이타블럭버퍼B(6)의 순으로 배열한 비트데이타열이 나타내는 값에 따른 레벨로 되도록 제어한다.
이와 같은 취급을 하는 것은 EEPROM의 특성을 고려했기 때문이다.
EEPROM은 소거한 상태, 즉 상기 비트데이타열이 나타내는 모든 값으로의 라이트가 가능한 상태가 가장 전하레벨이 높은 상태이다. 이 상태는 상기 비트데이타열이 나타내는 값이 「3」일 때에 상당한다.
한편, 전자를 부유게이트에 주입해서 가장 전하레벨이 낮은 상태로 했을 때가 상기 비트데이타열이 나타내는 값이 「0」일 때에 상당한다.
또, 한번 낮춘 전하레벨을 높이기 위해서는 소거라는 동작에 의해 데이타블럭(3)을 단위로 해서 일과하여 실행할 필요가 있다.
여기서 중요한 것은 전하레벨을 높은 상태에서 낮은 상태로 설정하는 경우에는 셀단위로 실행할 수 있지만, 반대인 경우에는 소거라는 동작에 의해 데이타블럭을 단위로 해서 실행하지 않으면 안된다는 것이다.
즉, 라이트에 관해서는 작은 용량단위로 뒤쪽부터 오버라이트와 같이 추가라이트를 실행할 수 있지만, 일단 소거상태의 전하레벨에서 천이하여 임의의 전하레벨에 도달해 버리면 그것보다 낮은 전하레벨로는 데이타블럭단위가 아니면 되돌릴 수 없다는 것이다.
그래서, 본 실시예에서는 데이타블럭버퍼A(5)에만 데이타가 저장되어 있는 경우는 데이타블럭버퍼B(6)에는 각 비트가 「1」의 데이타가 저장되어 있는 것으로 해서 상기 비트데이타열이 나타내는 값이 「3」이거나 또는 「1」로 되도록 하고 있다.
그리고, 이후에 데이타블럭버퍼B(6)에 데이타가 라이트되었을 때 이 데이타의 값에 의해 상기 비트데이타열이 나타내는 값이 「2」 또는 「0」으로 되는 경우에도 이것 등의 값에 대응한 전하레벨의 설정이 가능하도록 하고 있다.
따라서, 데이타블럭버퍼A(5)에 저장된 데이타를 일단 라이트해 버리면 데이타블럭단위로 데이타를 소거하지 않는 한 데이타블럭버퍼A(5)에 저장된 데이타를 리라이트할 수는 없다.
그러나, 데이타블럭버퍼B(6)에 저장된 데이타를 데이타블럭버퍼A(5)에 저장된 데이타와 함께 라이트할 필요가 없어 진다.
또한, 데이타블럭버퍼B(6)에만 데이타가 저장되어 있고, 데이타블럭버퍼A(5)에는 아직 데이타가 저장되어 있지 않은 경우에는 데이타블럭버퍼A(5)에는 각 비트가 「1」의 데이타가 저장되어 있는 것으로 가정해서 전하레벨을 결정하면 좋다. 이 경우, 상기 비트데이타열이 나타내는 값은 「3」이거나 또는 「2」로 된다.
그리고, 데이타블럭버퍼A(5)에 데이타가 저장되었을 때 이 데이타를 인출해서 이 데이타와 이전에 라이트한 데이타블럭버퍼B(6)의 데이타에 따라 전하레벨을 설정하면 좋다.
이와 같은 취급도 상기 설명한 EEPROM의 특성을 고려한 것이다.
또한, 셀의 전하레벨을 목표로 하는 레벨로 설정하기 위해서는 서서히 전하를 더해가는 것에 의해 실행하도록 하면 좋다.
또, 목표로 하는 1개 아래의 레벨까지 일거에 전하를 부여하고, 그곳에서 서서히 전하를 더하는 것에 의해 셀의 전하레벨을 목표로 하는 레벨로 설정하도록 해도 좋다. 이와 같이 하는 것에 의해서 셀로의 데이타라이트를 신속하게 실행할 수 있다.
리드제어부(44)는 EEPROM어레이(2)의 메모리블럭(3)으로부터의 데이타리드를 제어한다.
도 3은 리드제어부(44)의 개략구성도이다.
리드제어부(44)는 도 3에 도시한 바와 같이, 변별회로(441), 타이밍제어회로(442), 기준전위제어회로(443) 및 버퍼제어회로(444)를 구비한다.
변별회로(441)은 메모리블럭(3)의 각 셀마다 대응해서 마련된 변별자(4451) ∼(4454096)을 갖는다. 변별회로(441)은 변별자(4451)∼(4454096)에 의해 메모리블럭(3)에 저장된 2개의 데이타블럭을 순차 변별한다.
기준전위제어회로(443)은 변별회로(441)에 마련된 변별자(4451)∼(4454096) 각각의 기준전위(변별을 위한 임계값)를 설정한다.
버퍼제어회로(444)는 데이타블럭버퍼A(5) 및 데이타블럭버퍼B(6)을 제어해서 변별회로(441)에 의해 변별된 데이타블럭의 저장지를 특정한다.
타이밍제어회로(442)는 각 부의 동작타이밍을 제어한다.
상기 구성의 리드제어회로(44)는 이하의 요령으로 데이타의 리드를 실행한다.
데이타리드대상으로 되는 메모리블럭(3)의 각 셀의 전위레벨을 각각 대응하는 변별자(4451)∼(4454096)에 입력한다.
이 때, 기준전위제어회로(443)은 변별자(4451)∼(4454096)에 2비트데이타열의 1비트째가 「1」, 2비트째가 미지로 한 경우에 상기 비트데이타열이 취급할 수 있는 최소값에 따른 전하레벨 및 1비트째가 「0」, 2비트째가 미지로 한 경우에 상기 비트데이타열이 취급할 수 있는 최대값에 따른 전하레벨의 중간레벨로 기준전위를 설정한다.
이것에 의해 변별회로(441)은 메모리블럭(3)에 저장된 2개의 데이타블럭(데이타블럭버퍼A(5)에 저장된 데이타블럭과 데이타블럭버퍼B(6)에 저장된 데이타블럭)중 데이타블럭버퍼A(5)에 저장된 데이타블럭을 리드한다.
버퍼제어회로(444)는 리드한 데이타블럭을 데이타블럭버퍼A(5)에 저장하도록 제어한다.
다음에, 기준전위제어회로(443)은 기준전위를 각 변별자(4451)∼(4454096)마다 2비트데이타열의 1비트째가 상기에 의해 상기 변별자에 의해서 변별된 값 2비트째가 「1」로 한 경우에 상기 비트데이타열이 취급할 수 있는 최소값에 따른 전하레벨 및 1비트째가 상기에 의해 상기 변별자에 의해서 변별된 값 2비트째가 「0」으로 한 경우에 상기 비트데이타열이 취급할 수 있는 최대값에 따른 전하레벨의 중간레벨로 기준전위를 설정한다.
이것에 의해, 변별회로(441)은 메모리블럭(3)에 저장된 2개의 데이타블럭(데이타블럭버퍼A(5)에 저장된 데이타블럭과 데이타블럭버퍼B(6)에 저장된 데이타블럭)중 데이타블럭버퍼B(6)에 저장된 데이타블럭을 리드한다.
버퍼제어회로(444)는 리드한 데이타블럭을 데이타블럭버퍼B(6)에 저장하도록 제어한다.
이와 같이 하는 것에 의해서 메모리블럭(3)에 저장된 2개의 데이타블럭을 데이타블럭버퍼A(5), 데이타블럭버퍼B(6)의 순번으로 리드한다.
여기서, 리드처리에 대해서 더욱 상세히 설명한다.
도 4는 메모리블럭(3)의 임의의 셀의 부유게이트의 전하레벨에서 2개의 1비트데이타를 리드해서 데이타블럭버퍼A(5) 및 데이타블럭버퍼B(6)에 저장할 때의 데이타변별과정을 설명하기 위한 도면이다.
셀내에 축적되는 부유게이트의 전하레벨은 도 2에 도시한 경우와 마찬가지로, 4개의 분포중의 어느 하나에 설정되어 유지된다.
이 전하레벨을 상기 셀에 대응하는 변별자에 의해 3 또는 2와 1 또는 0의 2종류로 변별한다. 전자이면 데이타블럭버퍼A(5)의 상기 셀에 대응하는 비트번호에 「1」을 저장한다. 후자이면 데이타블럭버퍼A(5)의 상기 셀에 대응하는 비트번호에 「0」을 저장한다.
즉, 데이타블럭버퍼A(5)에 저장할 데이타는 이 1회의 변별만으로 리드할 수 있다.
또, 데이타블럭버퍼B(6)에 저장할 데이타는 또 한번 1회 변별처리를 실행하는 것에 의해서 리드할 수 있다.
예를 들면, 최초의 변별에 의해 3 또는 2이라고 변별된 경우는 또 변별을 실행해서 3 및 2중의 어느 것인지를 변별한다. 3인 경우는 데이타블럭버퍼B(6)의 상기 셀에 대응하는 비트번호에 「1」을 저장한다. 2인 경우는 데이타블럭버퍼B(6)의 상기 셀에 대응하는 비트번호에 「0」을 저장한다.
또, 예를 들면 최초의 변별에 의해 1 또는 0이라고 변별된 경우는 또 변별을 실행해서 1 및 0중의 어느 것인지를 변별한다. 1인 경우는 데이타블럭버퍼B(6)의 상기 셀에 대응하는 비트번호에 「1」을 저장한다. 0인 경우는 데이타블럭버퍼B(6)의 상기 셀에 대응하는 비트번호에 「0」을 저장한다.
이와 같이, 본 실시예에 의하면 메모리블럭(3)에 기억시킨 2개의 데이타블럭을 변별회로(441)에 의해 변별처리를 실행할 때마다 순차 리드할 수 있다.
따라서, 데이타의 리드특성을 열화시키지 않고 또한 변별자의 증가에 의한 칩면적의 증대를 발생시키지 않고 다진메모리기술을 실현할 수 있다.
여기서, 1개의 메모리블럭(3)에 저장되는 2개의 데이타블럭이 파일데이타중의 2개의 섹터데이타인 경우, 메모리블럭(3)에서 리드되는 섹터데이타의 순서는 라이트되었을 때 섹터데이타의 순서와 동일하게 된다.
이 경우, 입출력제어회로(7)에 의해 라이트시에 먼저 보내져 온 섹터데이타를 데이타블럭버퍼A(5)에 저장하고, 나중에 보내져 온 섹터데이타를 데이타블럭버퍼B(6)에 저장하도록 하면 좋다.
이와 같이 하는 것에 의해, 메모리블럭(3)에 라이트된 2개의 섹터데이타를 정확한 순서로 리드할 수 있다.
한편, 1개의 메모리블럭(3)에 저장된 2개의 데이타블럭이 각각 별개의 파일데이타의 섹터데이타인 경우, 이것 등의 섹터데이타는 완전히 따로 액세스되는 경우가 있다.
이 경우, 메모리블럭(3)에 저장된 2개의 섹터데이타중 라이트시에 데이타블럭버퍼A(5)에 일시저장된 데이타의 리드가 요구되고 있는 경우는 변별회로(441)에서의 변별처리를 1회 실행하는 것에 의해 상기 데이타를 리드할 수 있다.
또, 라이트시에 데이타블럭버퍼B(6)에 일시저장된 데이타의 리드가 요구되고 있는 경우는 변별회로(441)에서의 변별처리를 2회 실행하는 것에 의해 상기 데이타를 리드할 수 있다.
단, 데이타블럭버퍼A(5)의 데이타가 아직 라이트되어 있지 않은 상태라면, 상술한 바와 같이 셀의 전하레벨은 3 또는 2의 값에 따른 레벨로 되어 있으므로, 1회의 변별처리에 의해 리드할 수도 있다.
따라서, 데이타블럭버퍼B(6)의 데이타의 라이트가 아직 실행되고 있지 않은 상태라도 데이타블럭버퍼A(5)의 데이타를 메모리블럭(3)에서 리드하는 것은 물론, 데이타블럭버퍼A(5)의 데이타의 라이트가 실행되고 있지 않은 상태에서 데이타블럭버퍼B(6)의 데이타를 메모리블럭에서 리드할 수도 있다.
또한, 상기의 제1 실시예에서는 셀로의 데이타라이트에 대해서 완전소거상태에서 전자를 부유게이트에 주입하는 것에 의해, 그 전하레벨을 저하시키는 것에 대해 설명하였다. 그러나, 본 발명은 이것에 한정되는 것이 아니다.
소거상태나 라이트상태에 있어서의 셀의 전하레벨의 고저는 메모리에 따라 다른 것이다. 완전라이트상태에서 전자를 부유게이트에 주입하는 것을 소거라고 하는 것이나 소거상태가 0이고 라이트상태가 1 이상으로 하는 것 등 여러가지의 것이 있지만, 본 발명은 값에 대한 전하레벨의 설정을 변경하는 것에 의해 이러한 것 등의 어느 것에도 적용가능하다.
또, 상기의 실시예에서는 EEPROM어레이(2)의 각 메모리블럭(3)의 기억용량이 1024바이트(=8192비트)인 것에 대해서 설명하였지만, 본 발명은 이것에 한정되지 않는다.
또, 상기의 실시예에 있어서, 각 메모리블럭(3)에 상기 블럭의 관리정보를 저장하기 위한 정보영역을 부가하는 것은 저장데이타의 관리에 유용하다.
도 5는 본 발명의 제1 실시예에 있어서, 각 메모리블럭에 상기 블럭의 관리정보를 저장하기 위한 정보영역을 부가한 것을 설명하기 위한 도면이다.
여기서, (31)∼(34)는 도 1에 도시한 메모리블럭(3)에 있어서 관리정보를 저장하기 위한 정보영역을 부가한 것의 1예를 도시하고 있다.
메모리블럭(31)∼(34)는 2개의 데이타블럭(도 1에 있어서, 데이타블럭버퍼A(5)에 일시저장된 데이타블럭과 데이타블럭버퍼B(6)에 일시 저장된 데이타블럭)을 저장하는 영역인 데이타블럭저장영역(41) 및 저장논리어드레스값, 리라이트회수정보, 저장데이타식별정보, 에러검출정정부호 등이라는 상기 데이타블럭저장영역(41)의 관리정보를 저장하는 관리정보저장영역(33)을 갖는다.
도 5에 도시한 예에서는 메모리블럭(31)∼(34) 각각의 데이타블럭저장영역(41)에는 각각 아무것도 라이트되어 있지 않은 상태, 데이타블럭버퍼A(5)의 데이타블럭이 라이트되어 있는 상태, 데이타블럭버퍼B(6)의 데이타블럭이 라이트되어 있는 상태, 데이타블럭버퍼A(5) 및 데이타블럭버퍼B(6)의 양쪽의 데이타블럭이 라이트되어 있는 상태에 있는 것으로 하고 있다.
관리정보저장영역(33)에는 관리정보의 하나로서 저장이력정보를 저장하는 이력정보저장영역(34)가 마련되어 있다.
여기서는 데이타블럭저장영역(41)에 아무것도 저장되어 있는 않은 경우는 「0」이, 데이타블럭버퍼A(5)의 데이타블럭이 라이트되어 있는 경우는 「1」이, 데이타블럭버퍼B(6)의 데이타블럭이 라이트되어 있는 경우는 「2」가, 그리고 데이타블럭버퍼A(5) 및 데이타블럭버퍼B(6)의 양쪽의 데이타블럭이 라이트되어 있는 경우는 「2」가 이력정보저장영역(34)에 라이트되는 것으로 하고 있다.
그런데, 이력정보저장영역(34)에 라이트된 값이 「1」인 경우, 데이타블럭저장영역(41)을 구성하는 각 셀의 전하레벨은 도 2에 있어서 「3」이거나 「2」의 값에 따른 레벨, 또는 「1」이거나 「0」의 값에 따른 레벨중의 어느쪽인지를 의미한다.
또, 이력정보저장영역(34)에 라이트된 값이 「2」인 경우, 데이타블럭저장영역(41)을 구성하는 각 셀의 전하레벨은 도 2에 있어서 「3」의 값에 따른 레벨, 또는 「2」의 값에 따른 레벨중의 어느쪽인지를 의미한다.
또, 이력정보저장영역(34)에 라이트된 값이 「3」인 경우, 데이타블럭저장영역(41)을 구성하는 각 셀의 전하레벨은 도 2에 있어서, 「3」, 「2」, 「1」, 「0」의 값에 따른 레벨중중의 어느 상태도 취할 수 있는 것을 의미한다.
따라서, 이력정보저장영역(34)에 저장된 값을 확인하는 것에 의해 데이타블럭저장영역(41)을 구성하는 각 셀이 어떠한 전하레벨을 취할 수 있는지 파악할 수 있게 된다. 이것에 의해 어떠한 리드를 할지를 결정할 수 있다.
도 6은 그의 응용예를 도시한 도면으로서, 이력정보저장영역(34)에 저장된 값을 사용해서 변별처리를 실행하는 경우의 과정을 설명하기 위한 도면이다.
여기서는 이력정보저장영역(34)에 저장된 값이 「2」였던 경우를 예로 들어 설명한다.
상술한 바와 같이, 이력정보저장영역(34)에 저장된 값이 「2」였던 경우, 데이타블럭저장영역(41)을 구성하는 각 셀의 전하레벨을 취할 수 있는 레벨은 「3」의 값 또는 「2」의 값에 따른 레벨중의 어느 하나이다(도 5에 있어서, 실선으로 나타낸 레벨).
따라서, 이 경우의 변별은 실선으로 나타낸 비교만으로 충분하다. 즉, 변별처리를 1회만으로 끝낼 수 있다.
본 실시예의 메모리칩에 있어서, 상기와 같이 이력정보에 의해서 변별처리를 전환하기 위해서는 예를 들면 다음과 같은 구성을 채용하면 좋다.
변별회로(441)에 있어서, 데이타블럭저장영역(41)을 구성하는 각 셀의 전하레벨을 변별하는 데에 앞서 이력정보저장영역(34)를 구성하는 셀의 전하레벨을 변별하는 수단을 마련한다.
또한, 이력정보저장영역(34)를 구성하는 셀은 변별시의 기준전위를 일정하게 하기 위해 1비트(2진)를 저장할 수 있도록 한다. 따라서, 상기와 같이 이력정보저장영역(34)에 저장되는 값이 4진이면 이력정보저장영역(34)를 구성하는 셀은 2개로 된다.
기준전위제어회로(443)이 설정하는 기준전위에 변별회로(441)에 있어서, 데이타블럭의 변별에 앞서 변별된 이력정보의 변별결과를 반영시킨다.
즉, 이력정보가 「2」인 경우는 도 6에 있어서 「3」의 값에 따른 레벨과 「2」의 값에 따른 레벨의 중간레벨로 설정한다.
또, 이력정보가 「1」인 경우는 도 6에 있어서 「2」의 값에 따른 레벨과 「1」의 값에 따른 레벨의 중간레벨로 설정한다.
그리고, 이력정보가 「3」인 경우는 본 발명의 제1 실시예에서 설명한 요령으로 기준전위를 설정한다.
또한, 이력정보의 라이트는 라이트제어부(42)에서 데이타블럭저장영역(41)에 데이타블럭을 라이트할 때, 상기 데이타블럭이 어느 블럭데이타버퍼에서 보내져 온 것인지를 관리함과 동시에, 상기 데이타블럭의 라이트지로 되는 메모리블럭의 이력정보를 조사하는 것에 의해 실행할 수 있다.
또한, 메모리블럭에 이력정보를 저장하는 영역을 마련하는 대신에 코맨드코드 등 외부에서 부가되는 것에 의해서 변별시의 기준전위를 전환하도록 해도 좋다.
또, 상기의 실시예에서는 각 셀에 4진(2비트)을 기억하는 것에 대해서 설명하였지만, 본 발명은 이것에 한정되는 것이 아니고, 예를 들면 8진(3비트), 16진(4비트) 또는 그 이상의 다진을 각 셀에 기억시키는 경우에도 문제없이 적용할 수 있다.
마지막으로, 상기 설명한 실시예의 메모리칩을 사용한 정보기억장치에 대해서 설명한다.
도 7은 도 1에 도시한 메모리칩을 사용한 정보기억장치의 개략구성도이다. 여기서, (91)은 호스트컴퓨터와의 인터페이스, (92)는 여러개의 메모리칩(1)을 제어하는 메모리칩콘트롤러이다. 인터페이스(91)이나 메모리칩콘트롤러(92)에는 종래부터 정보기억장치에 사용되고 있는 것을 사용할 수 있다.
이상 설명한 바와 같이, 본 발명의 실시예에 의하면 셀에 기억시킨 여러개의 1비트데이타를 상기 셀에 대응하는 변별수단에 의해 변별처리를 실행할 때마다 1비트데이타씩 리드할 수 있다.
따라서, 데이타의 리드특성을 열화시키지 않고 또한 변별수단의 증가에 의한 칩면적의 증대를 발생시키지 않고 다진메모리기술을 실현할 수 있다.

Claims (8)

  1. 전기적으로 리라이트가능한 불휘발성반도체기억셀을 갖는 반도체메모리로서, 상기 셀에 기억시키는 여러개의 비트데이타를 소정의 순번으로 배열한 비트데이타열이 나타내는 값에 따른 전위레벨을 상기 셀에 설정하는 전위설정수단과 기준전위에 따라 상기 셀의 상기 전위설정수단에 의해 설정된 전위레벨을 변별하는 변별수단을 구비하고, 상기 변별수단은 상기 비트데이타열의 비트수, 상기 셀에 대한 변별처리의 회수 및 상기 셀에 대해서 이미 변별처리가 실행되어 있는 경우는 그 변별결과에 따른 전위레벨로 상기 기준전위를 설정하는 것에 의해 상기 셀에 대해서 변별처리를 실행할 때마다 상기 소정의 순번으로 배열한 비트데이타열을 구성하는 여러개의 1비트데이타를 상기 비트데이타열의 선두비트에 상당하는 것부터 순차 리드하는 것을 특징으로 하는 반도체메모리.
  2. 제1항에 있어서, 상기 변별수단은 상기 셀에 대한 변별처리가 1회째인 경우는 상기 비트데이타열의 선두비트를 1, 그 밖의 비트를 미지로 한 경우에 상기 비트데이타열이 취할 수 있는 최소값에 따른 전위레벨 및 상기 선두비트데이타를 0, 그 밖의 비트를 미지로 한 경우에 상기 비트데이타열이 취할 수 있는 최대값에 따른 전위레벨의 중간레벨로 상기 기준전위를 설정해서 상기 셀의 전위레벨을 변별하는 것에 의해 상기 선두비트데이타를 리드하는 것이고, 상기 셀에 대한 변별처리가 2회째 이후인 경우는 상기 비트데이타열의 선두비트에서 이미 데이타가 리드되어 있는 비트까지를 각각 리드된 값으로 하고 다음에 리드할 비트를 1로 하고 그 밖의 비트를 미지로 한 경우에 상기 비트데이타열이 취할 수 있는 최소값에 따른 전위레벨 및, 상기 선두비트에서 이미 데이타가 리드되어 있는 비트까지를 각각 리드된 값으로 하고 다음에 리드할 비트를 0으로 하고 그 밖의 비트를 미지로 한 경우에 상기 비트데이타열이 취할 수 있는 최대값에 따른 전위레벨의 중간레벨로 상기 기준전위를 설정해서 상기 셀의 전위레벨을 변별하는 것에 의해 상기 리드할 1비트데이타를 리드하는 것인 것을 특징으로 하는 반도체메모리.
  3. 제2항에 있어서, 상기 반도체메모리는 여러비트로 구성되는 데이타블럭을 단위로 해서 데이타의 기록/재생을 실행하는 것이고, 상기 셀은 상기 데이타블럭을 구성하는 비트 각각에 대응시켜서 여러개 마련되어 있고, 상기 전위설정수단은 상기 여러개의 셀 각각에 대해서 상기 셀에 대응하는 비트의 여러개의 데이타블럭분을 소정의 순번으로 배열하는 것에 의해 구성된 비트데이타열이 나타내는 값에 따른 전위레벨을 상기 셀에 설정하는 것이고, 상기 변별수단은 상기 여러개의 셀 각각에 대응해서 여러개 마련되어 있고, 또한 대응하는 셀의 전위레벨의 상기 변별처리를 리드할 데이타블럭을 구성하는 1비트데이타의 상기 비트데이타열의 선두비트로부터의 순번에 따른 회수만큼 실행하는 것에 의해 상기 여러개의 셀에서 상기 리드할 데이타블럭을 리드하는 것인 것을 특징으로 하는 반도체메모리.
  4. 제3항에 있어서, 상기 데이타블럭은 섹터이고, 상기 반도체메모리는 여러개의 섹터로 이루어지는 파일을 단위로 해서 데이타의 기록/재생을 실행하는 것이고, 상기 전위설정수단은 상기 여러개의 셀 각각에 대해서 상기 셀에 대응하는 비트의 여러개의 섹터분을 상기 여러개의 섹터의 액세스순으로 배열하는 것에 의해 구성된 비트데이타열이 나타내는 값에 따른 전위레벨을 상기 셀에 설정하는 것이고, 상기 여러개의 변별수단 각각은 대응하는 셀의 전위레벨의 상기 변별처리를 상기 셀에 기억시킨 1비트데이타의 수만큼 반복하는 것에 의해서 상기 액세스순으로 배열한 비트데이타열의 선두에서 최종까지의 1비트데이타를 순번으로 리드하는 것에 의해 상기 파일을 상기 여러개의 셀에서 리드하는 것인 것을 특징으로 하는 반도체메모리.
  5. 제1항에 있어서, 상기 전위설정수단은 상기 셀에 기억시킬 여러개의 1비트데이타에 대해서 그 전부를 입수하고 있지 않은 경우, 입수하고 있지 않은 1비트데이타를 소정의 값으로 가정해서 상기 여러개의 비트데이타를 소정의 순번으로 배열한 비트데이타열이 나타내는 값에 따른 전위레벨을 상기 셀에 설정하는 것이고, 상기 소정의 값은 상기 입수하고 있지 않은 1비트데이타를 나중에 입수했을 때 상기 소정의 값으로 가정한 1비트데이타를 상기 나중에 입수한 1비트데이타의 값으로 치환한 상기 비트데이타열이 나타내는 값에 따른 전위레벨로 상기 셀의 전위레벨을 천이할 수 있는 값인 것을 특징으로 하는 반도체메모리.
  6. 제5항에 있어서, 상기 셀에 기억시킬 여러개의 1비트데이타중 상기 셀로의 라이트가 완료되고 있는 것을 나타내는 기록이력정보를 관리하는 관리수단을 갖는 것을 특징으로 하는 반도체메모리.
  7. 제6항에 있어서, 상기 변별수단은 상기 기록이력정보에 의해서 특정되는 상기 셀로의 라이트가 완료되어 있지 않은 1비트데이타에 대해서 상기 1비트데이타에 대한 변별처리를 실행하는 일 없이 상기 변별처리의 회수를 1개 증가시킴과 동시에, 상기 소정의 값을 상기 1비트데이타에 대한 상기 변별결과로 하는 것에 의해 상기 1비트데이타의 다음의 1비트데이타에 대한 리드를 실행하는 것인 것을 특징으로 하는 반도체메모리.
  8. 호스트컴퓨터와의 사이에서 데이타의 수수를 실행하는 인터페이스, 적어도 1개의 전기적으로 리라이트가능한 불휘발성 반도체기억셀을 갖는 반도체메모리로서, 상기 셀에 기억시키는 여러개의 비트데이타를 소정의 순번으로 배열한 비트데이타열이 나타내는 값에 따른 전위레벨을 상기 셀에 설정하는 전위설정수단과 기준전위에 따라 상기 셀의 상기 전위설정수단에 의해 설정된 전위레벨을 변별하는 변별수단을 구비하고, 상기 변별수단은 상기 비트데이타열의 비트수, 상기 셀에 대한 변별처리의 회수 및 상기 셀에 대해서 이미 변별처리가 실행되어 있는 경우는 그 변별결과에 따른 전위레벨로 상기 기준전위를 설정하는 것에 의해 상기 셀에 대해서 변별처리를 실행할 때마다 상기 소정의 순번으로 배열한 비트데이타열을 구성하는 여러개의 1비트데이타를 상기 비트데이타열의 선두비트에 상당하는 것부터 순차 리드하는 반도체메모리 및 상기 반도체메모리를 제어하는 메모리콘트롤러를 구비한 것을 특징으로 하는 정보기억장치.
KR1019980018102A 1997-05-28 1998-05-20 반도체메모리 및 정보기억장치 KR100282679B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-139019 1997-05-28
JP13901997A JP3602294B2 (ja) 1997-05-28 1997-05-28 半導体メモリおよび情報記憶装置

Publications (2)

Publication Number Publication Date
KR19980087209A true KR19980087209A (ko) 1998-12-05
KR100282679B1 KR100282679B1 (ko) 2001-02-15

Family

ID=15235589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018102A KR100282679B1 (ko) 1997-05-28 1998-05-20 반도체메모리 및 정보기억장치

Country Status (4)

Country Link
US (13) US6052315A (ko)
JP (1) JP3602294B2 (ko)
KR (1) KR100282679B1 (ko)
TW (1) TW382711B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602294B2 (ja) * 1997-05-28 2004-12-15 株式会社ルネサステクノロジ 半導体メモリおよび情報記憶装置
US6759237B1 (en) * 1998-11-05 2004-07-06 The Trustees Of The University Of Pennsylvania Adeno-associated virus serotype 1 nucleic acid sequences, vectors and host cells containing same
KR100298585B1 (ko) * 1998-11-10 2001-10-29 윤종용 반도체메모리장치및이장치를구비한시스템
JP4023953B2 (ja) * 1999-06-22 2007-12-19 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP4299428B2 (ja) * 2000-01-19 2009-07-22 三星電子株式会社 可変容量半導体記憶装置
JP4641338B2 (ja) 2000-08-29 2011-03-02 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びシステム
US6715033B2 (en) * 2001-03-06 2004-03-30 Hewlett-Packard Development Company, L.C. Method of and apparatus for tracking appended data on storage medium
JP4437519B2 (ja) * 2001-08-23 2010-03-24 スパンション エルエルシー 多値セルメモリ用のメモリコントローラ
JP2005108304A (ja) * 2003-09-29 2005-04-21 Toshiba Corp 半導体記憶装置及びその制御方法
WO2005093760A1 (ja) * 2004-03-26 2005-10-06 Spansion Llc 半導体装置および半導体装置にデータを書き込む方法
US7852654B2 (en) * 2006-12-28 2010-12-14 Hynix Semiconductor Inc. Semiconductor memory device, and multi-chip package and method of operating the same
JP2009076625A (ja) * 2007-09-20 2009-04-09 Hitachi Ltd 半導体装置およびその製造方法
CN110187832B (zh) * 2014-05-21 2023-08-22 华为技术有限公司 一种数据操作的方法、设备和系统
CA3195370A1 (en) 2014-08-13 2016-02-13 Silicon Holding B.V. An anchoring assembly for anchoring a liner of a cured lining material
US9535607B2 (en) * 2015-02-12 2017-01-03 SK Hynix Inc. Semiconductor system performing status read for semiconductor device and operating method thereof
KR20170001237A (ko) * 2015-06-26 2017-01-04 에스케이하이닉스 주식회사 상태 읽기를 수행하는 메모리 시스템 및 그것의 동작 방법
JP2018147529A (ja) * 2017-03-02 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、半導体装置、電子機器及び磁気メモリの読み出し方法
KR102398540B1 (ko) 2018-02-19 2022-05-17 에스케이하이닉스 주식회사 메모리 장치, 반도체 장치 및 반도체 시스템

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE8808246U1 (ko) 1988-06-28 1989-09-07 Wilcke, Hans, 5484 Bad Breisig, De
JPH07105146B2 (ja) * 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置
JPH0821849B2 (ja) * 1988-10-25 1996-03-04 富士通株式会社 半導体記憶装置
US5172338B1 (en) * 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
US5272667A (en) * 1989-12-29 1993-12-21 Matsushita Electric Industrial Co., Ltd. Optical information recording apparatus for recording optical information in a phase change type optical recording medium and method therefor
US6002614A (en) * 1991-02-08 1999-12-14 Btg International Inc. Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell
US5218569A (en) * 1991-02-08 1993-06-08 Banks Gerald J Electrically alterable non-volatile memory with n-bits per memory cell
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
JP2803466B2 (ja) * 1992-04-28 1998-09-24 日本電気株式会社 半導体記憶装置の救済方法
DE69213928T2 (de) * 1992-05-27 1997-03-13 Sgs Thomson Microelectronics Verdrahtung auf Wolfram-Plomben
DE69423797T2 (de) * 1993-01-21 2000-12-28 Hitachi Ltd Plattenwiedergabegerät
US5786273A (en) * 1995-02-15 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
JP3691113B2 (ja) * 1995-06-07 2005-08-31 株式会社ルネサステクノロジ メモリ回路、メモリ回路のデータ制御回路、およびメモリ回路のアドレス指定回路
US5903495A (en) * 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
JP3404712B2 (ja) * 1996-05-15 2003-05-12 株式会社東芝 不揮発性半導体記憶装置及びその書き込み方法
WO1998001861A1 (fr) 1996-07-10 1998-01-15 Hitachi, Ltd. Memoire remanente a semi-conducteurs
JP3596989B2 (ja) * 1996-10-03 2004-12-02 邦博 浅田 半導体記憶装置
US5835406A (en) * 1996-10-24 1998-11-10 Micron Quantum Devices, Inc. Apparatus and method for selecting data bits read from a multistate memory
JP3602294B2 (ja) * 1997-05-28 2004-12-15 株式会社ルネサステクノロジ 半導体メモリおよび情報記憶装置
US6218423B1 (en) 1998-08-14 2001-04-17 Gpi Nil Holdings, Inc. Pyrrolidine derivatives for vision and memory disorders

Also Published As

Publication number Publication date
US20100014351A1 (en) 2010-01-21
TW382711B (en) 2000-02-21
US20110122701A1 (en) 2011-05-26
US6285595B1 (en) 2001-09-04
US6771542B2 (en) 2004-08-03
US8023325B2 (en) 2011-09-20
US20050128819A1 (en) 2005-06-16
US7570515B2 (en) 2009-08-04
US6052315A (en) 2000-04-18
US20110292727A1 (en) 2011-12-01
US6683812B2 (en) 2004-01-27
JP3602294B2 (ja) 2004-12-15
KR100282679B1 (ko) 2001-02-15
US7295467B2 (en) 2007-11-13
US20020024845A1 (en) 2002-02-28
US20030072203A1 (en) 2003-04-17
US20040228202A1 (en) 2004-11-18
US20040081001A1 (en) 2004-04-29
US8331153B2 (en) 2012-12-11
JPH10334674A (ja) 1998-12-18
US20120127792A1 (en) 2012-05-24
US20080037322A1 (en) 2008-02-14
US8134869B2 (en) 2012-03-13
US6493273B2 (en) 2002-12-10
US6891759B2 (en) 2005-05-10
US7881111B2 (en) 2011-02-01
US20060062045A1 (en) 2006-03-23
US7002847B2 (en) 2006-02-21

Similar Documents

Publication Publication Date Title
KR100282679B1 (ko) 반도체메모리 및 정보기억장치
KR100912612B1 (ko) 향상된 신뢰도 및 성능을 갖는 멀티 비트 셀 플래시 메모리관리 방법
KR100297465B1 (ko) 비휘발성메모리의일회삭제당복수회기록방법
US8024509B2 (en) Method of managing a multi-bit-cell flash memory
US5930167A (en) Multi-state non-volatile flash memory capable of being its own two state write cache
KR100977899B1 (ko) 비휘발성 메모리 시스템에서 아웃-오브-시퀀스 기록 프로세스를 효과적으로 수행하기 위한 방법 및 장치
KR101456474B1 (ko) 플래시 메모리에서 오류를 방지하는 방법
US7787307B2 (en) Memory cell shift estimation method and apparatus
US6426893B1 (en) Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
CN111208950B (zh) 一种基于单片机的提升norflash使用周期的方法
CN113655950A (zh) 一种应用于电子远传水表的eeprom擦写平衡方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee