TW382086B - Internal clock generation circuit of synchronous semiconductor device - Google Patents

Description

經濟部中央標準局員工消費合作社印製 2496PifI.d〇c/〇〇8 A7 ---------B7_ 1 五、發明説明（I ) 本發明是有關於一種同步半導體元件，且特別是有關 於一種內部時脈產生電路，用以產生同步於一外部時脈信 號之內部時脈信號。 .近來，由於附有可充電電池之可攜式電子裝置快速地 成長’例如筆記型電腦、自動電話、個人數位式記事簿 (PDAs)等，使得低功率電路的設計已被深切重視。一開始 可攜式裝置係爲一等候模式（standby mode)，有時稱爲睡眠 模式（sleep mode)，其中它們具有電源的供應(powered)，但 卻不能進行操作（operating)，因此儘快降低等候模式之各 種操作模式的功率耗損（power consumption)是非常重要 的。 在快速的發展的半導體製造技術中’對半導體元件而 言’降低在操作頻率增加時所造成功率耗損的方法有許多 種。一般來說，在半導體元件之等候模式中，除了輸入緩 衝器外，其他元件皆會停止操作，例如時脈緩衝器及資料 輸入緩衝器。對降低元件的功率耗損目的而言’我們不能 使得輸入緩衝器的功率耗損成爲影響因素。若以功率耗損 的觀點來看，等候模式之半導體元件的功率耗損’並不會 比它們的操作功率耗損來的重要。 第1圖是習知同步半導體元件的內部時脈產生電路的 方塊圖。請參照第1圖，內部時脈產生電路包括一時脈緩 衝器i 0驅動一大負載量。一外部時脈信號ECLK經由時脈 緩衝器10轉換成內部時脈信號ICLK0_ICLKn°內部時脈 信號ICLKO-ICLKn分別傳送至一控制器2〇、一資料輸入 --------------Ί.装-- (諳先聞讀背面之註意事項再球寫本頁) 訂- 本紙張纽適用中酬家標準（CNS) A4规格（21GX297公楚） A7 A7 經濟部中央標準局員工消費合作社印製 2496pifl .doc/008 五、發明説明（’） 緩衝器30、一資料輸出緩衝器40、〜共鳴(Ech〇)時脈輸出 緩衝器50及其他緩衝器60。當時脈緩衝器10接收外部時 脈信號ECLK時，這些內部緩衝器電路會分別接收內部時 脈信號 ICLKO-ICLKn。 然而，在同步半導體元件中具有一內部時脈產生電 路，以往是無法操作資料輸入緩衝器3〇的，而是被使用於 接收命令以將等候模式轉換成操作模式。若無外部時脈信 號ECLK時，資料輸入緩衝器30必須供給內部時脈信號 ICLK1成爲等候模式。因此，在等候模式時，提供外部時 脈信號ECLK至時脈緩衝器10是必要的。在此習知電路 中，內部緩衝器電路包括資料輸入緩衝器，而在等候模式 期間時，資料輸入緩衝器用以計時，因而使得降低功率耗 損有所限制。 · 因此，本發明的目的就是在提供一種同步半導體元 件，其具有一內部時脈脈衝產生電路，並可在等候模式時 降低功率耗損。 爲達成本發明之上述和其他目的，一種半導體元件可 與外部時脈信號同步操作，包括一內部時脈控制器及一內 部時脈產生器。內部時脈控制器對應於最初操作之外部供 給信號，並產生同步於外部時脈信號之內部控制信號。在 足以完成操作之預定時間區間的情況下，內部控制信號會 被觸發。當內部控制信號觸發時，內部時脈產生器會產生 同步於外部時脈信號之至少一內部時脈信號。 在操作模式中，至少一內部緩衝電路可與該內部時脈 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） ----------71-- (#先聞讀背面之注意事項再填寫本頁) 訂- _ A7 B7 2496pif 1 .doc/〇〇8 五、發明説明（^ ) 信號做同步操作。外部供給信號可以是一脈衝信號。內部 時脈控制器可包括一 η-位元位栘暫存器，用以位移同步於 外部時脈信號之外部供給脈衝信號。 依照本發明之內部時脈產生電路，在等候期間時，中 斷內部時脈信號傳送至內部緩衝電路是可能的，包括資料 輸入緩衝器接收外部模式轉換命令，以轉變等候模式成操 作模式’因而可在等候模式時降低功率的耗損。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂’下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 第1圖是習知同步半導體元件之內部時脈產生電路的 方塊福； 第2圖是依照本發明一較佳實施例之內部時脈產生電 路的方塊圖；以及 第3圖是依照第2圖所繪示之內部時脈控制器的電路 圖； 第4Α圖是依照第2圖所繪示之一內部時脈產生器的電 路圖； 第4Β圖是依照第2圖所繪示之另一內部時脈產生器的 電路圖；以及 第5圖是依照本發明一較佳實施例之內部時脈產生電 路的時序圖。 實施例 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (讀先閱讀背面之注意事項再填寫本頁) . 訂 經濟部中央標準局員工消費合作社印製 A7 B7 2496pifl .doc/〇〇8 五、發明説明（屮） 請參照第2圖，其繪示的是依照本發明一較佳實施例 之內部時脈產生電路的方塊圖。請參照第2圖，內部時脈 產生電路包括一內部時脈控制器200及一內部時脈產生器 300。內部時脈控制器200接收同步於經由一內部時脈緩衝 器100之外部時脈信號ECLK之一內部時脈.信號CLK1。 當然，內部時脈控制器200可準確地接收到外部時脈信號 ECLK。內部時脈控制器200也會接收來自系統控制器（未 顯示於圖中）之一信號s，並指向操作來源(例如同步記憶元 件之讀取、寫入操作）。內部時脈控制器200產生同步於外 部時脈信號ECLK或內部時脈信號CLK1之一內部控制信 號C。在一足以執行操作之預定時間區間的情況下，內部 控制信號C會被觸發。 內部時脈產生器300接收外部時脈信號ECLK後，將 會產生同步於內部控制信號C控制之外部時脈信號ECLK 之一內部時脈信號CLK2。當控制信號C變成主動（active) 的情況下，內部時脈產生器300會產生內部時脈信號 CLK2，並提供至另一內部時脈緩衝器400。當控制信號C 未觸發時，內部時脈產生器300將無法進行運作。因此， 在等候模式中，內部時脈控制器200將造成內部時脈產生 器300無法產生內部時脈信號CLK2的情形，因而使得半 導體元件無法操作（operating)。當內部時脈產生器300輸 出時脈信號CLK2時，時脈緩衝器400會分別提供同步於 時脈信號CLK2之內部時脈信號ICLKl-ICLKn至內部緩衝 電路30-60。因此，依照本發明之同步半導體元件的內部時 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ------------^表-- (#先聞讀背面之注意事項再填寫本頁)

:tT 崎 經濟部中央標率局員工消費合作社印製 2496pifl .doc/008 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（t) 脈產生電路與習知比較，本發明在等候模式時具有低功率 耗損的優點。 依照本發明之同步半導體元件的內部時脈產生電路， 內部時脈控制器200會產生一預定邏輯準位（level)之控制 信號C，並對應於一外部提供之讀取或寫入操作信號，亦 即記憶元件之最初讀取/寫入(read/write)操作，但在一預定 時間區間，控制信號C會被觸發，如下所述。 舉例來說，當記憶元件之讀取/寫入操作信號變成主動 時，也就是說，當記憶元件變成可操作(operational)，內部 時脈控制器2〇〇會產生一高準位之控制信號C。內部時脈 產生器300會產生同步於外部時脈信號ECLK之時脈信號 CLK2，以對應高準位之控制信號C。因此，內部緩衝電路 30-60分別接收時脈緩衝器400之內部時脈信號ICLK1-ICLKn，使得內部緩衝電路30-60能同步於時脈信號 _ ICLKl-ICLKn而進行操作。所以，在一足以傳導讀取/寫入 操作的預定時間區間下，控制信號C會被觸發。在操作完 成後，控制信號C將不會被觸發。 當讀取/寫入操作信號爲非主動時，控制器200之控制 信號C爲一低邏輯，此時內部時脈產生器300爲不可操作 的（disabled)。因爲缺乏時脈信號ICLKl-ICLKn，因而使得 內部緩衝電路30-60也沒有被觸發’藉以減少等候模式時 之功率耗損。 第3圖是依照第2圖所繪示之內部時脈控制器的電路 圖。請參照第3圖，內部時脈控制器200包括一 η-位元位 本紙張尺度適用中國國家標準（CNS ) Α4规格（21〇><297公釐） (#先聞讀背面之注意事項再填寫本頁)

2496pit'l -doc/008 A7 £7_ ' ' 五、發明説明（I ) (#先聞讀背面之注意事項再填寫本頁) 移暫存器（Shift register)210，其組成包括η個正反器（flip-flops)FFl-FFn及一〇R邏輯閘220。正反器FF1_至FFn同 步於外部時脈信號ECLK(請參照第5圖），以計時(clock) 內部時脈信號CLK1。正反器FF1之資料輸入端接收外部 供給信號S。每一個正反器之資料輸出端Q耦接下一個正 反器之資料輸入端D。每個正反器FF1至FFn之各資料輸 出端Q1至Qn耦接至OR邏輯閘220之輸入端。OR邏輯 閘220會在一特定時間區間輸出控制信號C，請參照第5 圖。在本實施例中，外部供給信號S爲最初操作之一脈衝 信號，如第5圖所示。因此，在控制信號C觸發後，直到 暫存器210之信號S的位移結束，否則觸發狀態將維持不 變。 - 第4A圖是依照第2圖所繪示之一內部時脈產生器的電 路圖。請參照第4A圖，內部時脈產生器300包括：轉換 (switch)電路310及330，其組成包括CMOS傳輸閘T1、 T2及反相器II，信號鎖存（latch)電路320及34〇，其組成 包括反相器12至15，以及一 AND邏輯閘350。 經濟部中央標準局員工消費合作社印製

傳輸閘T1之輸入端接收內部時脈控制器200之控制信 號C，其輸出端耦接傳輸閘T2之輸入端。傳輸閘T2之輸 出端耦接AND邏輯閘350之輸入端。信號鎖存電路320 介於傳輸閘T1與傳輸閘T2之間’信號鎖存電路340位於 傳輸閘T2與AND邏輯閘350之輸入端之間，其他輸入端 耦接外部時脈信號ECLK。AND邏輯閘350輸出內部時脈 信號CLK2至時脈緩衝器400。CMOS傳輸閘T1 .之PMOS 本紙張尺度適用+國國家標準（CNS ) A4規格（210X297公釐） 2496pifl .doc/008 A7 B7_____. 五、發明説明（7 ) 及NMOS電晶體的閘極端311及312，分別接收外部時脈 信號ECLK，以當作一轉換控制信號及其互補信號(例如反 相器II之輸出端）。轉換控制信號(例如ECLK)及其互補信 號分別傳送至CMOS傳輸閘T2之NMOS及PMOS電晶體 的閘極端331及332。轉換電路310及330交替做關閉/開 啓操作，以對應外部時脈信號ECLK。換言之，當外部時 脈信號ECLK爲低（low)時，傳輸閘T1爲關（closed)，以便 將信號C傳送至信號鎖存電路320;當傳輸閘T2爲開電路 (open-circuited)時，以便防止信號C經由鎖存電路320傳 送至傳輸閘T2。當外部時脈信號ECLK爲高（high)時，傳 輸閘T1爲開（open)，以便信號C無法從傳輸閘T1傳送至 信號鎖存電路320 ;當傳輸閘T2爲關，以便經由鎖存電路 320傳送信號C通過傳輸閘T2至AND邏輯閘350。AND 邏輯閘35〇接收輸入信號（例如外部時脈信號ECLK及鎖存 控制信號C)後，當控制信號在主動期間，將會產生內部時 脈信號CLK2。 本實施例之內部時脈產生電路並未使用到時脈緩衝器 400’內部時脈產生器300更包括一個或多個AND邏輯閘。 AND邏輯閘的數量是依內部緩衝電路所使用之內部時脈 的數量來決定的。

第4B圖是依照第2圖所繪不之另一內部時脈產生器的 電路圖。請參照第4B圖’內部時脈產生器300之組成包 括CMOS傳輸閘310、信號鎖存電路32〇及AND邏輯鬧 35〇。內部時脈產生器300的操作特性相當於上述之第4A 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） n- m^i 1 n^i ιϋίϋ nn ml 1^1 I (#先聞讀背面之注意事項再填窝本頁) 訂 經濟部中央標準局員工消費合作社印製 五、發明説明（？） 圖。因此，爲了避免重複描述，故此不再敘述。 綜上所述，雖然本發明已以較佳實施例揭露如上，然 其並非用以限定本發明，任何熟習此技藝者，在不脫離本 發明之精神和範圍內，當可作各種之更動與潤飾，因此本 發明之保護範圍當視後附之申請專利範圍所界定者爲準。 (#先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐）

Claims (1)

1. 經濟部中央標準局員工消費合作社印製 A8 B8 C8 2496pif I .doc/008 D8 六、申請專利範圍 1. 一種同步半導體元件的內部時脈產生電路，包括： 一第一裝置，對應於一最初操作之一外部供給信號， 用以產生同步於該外部供給信號之一內部控制信號，其中 在足以完成該操作之一預定時間區間的情況下，該內部控 制信號會被觸發； 一第二裝置，當該內部控制信號觸發時，該第二裝置 用以產生同步於該外部時脈信號之至少一內部時脈信號； 以及 至少一內部緩衝電路，與該內部時脈信號做同步操 作。 2. 如申請專利範圍第1項所述之同步半導體元件的內 部時脈產生電路，其中該外部供給信號是一脈衝信號，以 及該第一裝置包括一 η-位元位移暫存器，用以位移同步於 該外部時脈信號之該外部供給脈衝信號。 3. 如申請專利範圍第1項所述之同步半導體元件的內 部時脈產生電路，其中該第二裝置包括： 一轉換兀件，該轉換兀件具有一1第一'端及一第一端， 該第一端耦接該內部控制信號； 至少一 AND邏輯閘，該AND邏輯閘具有一第一輸入 端耦接該外部時脈信號，一第二輸入端耦接該轉換元件之 該第二端，以及一輸出端用以輸出該內部時脈信號；以及 其中該轉換元件爲關閉/開啓狀態，以對應一轉換控制 信號。 4. 如申請專利範圍第3項所述之同步半導體元件的內 (讀先閣讀背面之注意事項再填寫本頁)

   本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 B82086 A8 B8 C8 2496pifl .doc/008 D8 六、申請專利範圍 部時脈產生電路，其中該第二裝置更包括一信號鎖存，用 以拴鎖該內部控制信號通過該轉換元件。 5. 如申請專利範圍第3項所述之同步半導體元件的內 部時脈產生電路，其中該外部時脈信號是依該轉換控制信 號來使用的。 6. 如申請專利範圍第1項所述之同步半導體元件的內 部時脈產生電路，其中該第二裝置包括： 一第一轉換元件，對應於一轉換控制信號，該第一轉 換元件具有一第一端及一第二端，該第一端耦接該內部控 制信號； 一第二轉換元件，該第二轉換元件具有一第一端及一· 第二端，該第一端耦接該第一轉換元件之該第二端； 至少一 AND閘，該AND聞具有一第一輸入端稱接該 外部時脈信號，一第二輸入端耦接該第二轉換元件之該第 二端，以及一輸出端用以輸出該內部時脈信號； 一第一信號鎖存，用以拴鎖該內部控制信號通過該第 一轉換元件； 一第二信號鎖存，用以拴鎖該內部控制信號通過該第 二轉換元件；以及 其中該第一轉換元件及該第二轉換元件分別爲關閉/開 啓狀態，以對應一轉換控制信號。 7. 如申請專利範圍第6項所述之同步半導體元件的內 部時脈產生電路，其中該外部時脈信號是依該轉換控制信 號來使用的。 (請先鬩讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）