TW381340B - Capacitor structure of dynamic randon access memory and the manufacturing method thereof - Google Patents

Description

2049TWF.DOC/005 Λ7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（ί ) 本發明是有關於一種動態隨機存取記憶體（DRAM)之電 容（Capacitor)結構及其製造方法，且特別是有關於一種富 士通雙鰭狀電容（Fujitsu’s Twin-Fin Capacitor)之改良 結構及其製造方法。其可以提供高單位的電容量與量產的 製造環境。 動態隨機存取記憶體中，資料的儲存是由半導體基底 上電容陣列的帶電荷或放電狀態來決定的。通常一個位元 是由一個電容處於放電狀態（邏輯訊號記爲0)與一個電容 處於帶電荷狀態（邏輯訊號記爲1)所組成。當在一特定的操 作電壓（Operation Voltage)下，且電容結構之電極層被製 造的很穩定（Reliable)，以及上下電極層間的介電層之介 電常數（Dielec trie Cons t an t)固定的情況下，DRAM記憶體 中電容之電極層的表面積可以決定儲存電荷的數量。至於 在記憶體中讀（Read)與寫（Wnte)的操作則是選擇性的耦 合（Selectively Coupling)儲存電荷的電容與位元線，用 以傳送或是輸入電荷到電容中。這種選擇性的耦合方式利 用的電晶體爲傳送場效電晶體（Transfer FET)。而位元線 通常電性連接至傳送場效電晶體的源極/汲極區其中之 一。且儲存電荷的電容則連接至傳送場效電晶體的另一個 源極/汲極區上。至於字元線則是連接到傳送場效電晶體的 閘極，其目的用以透過傳送場效電晶體連接電容與位元 線，可以方便電荷在電容與位元線之間的傳送。 請參照第1圖，其所繪示的爲習知一種動態隨機存取 記憶體電容結構的剖面示意圖。此結構一般稱爲富士通雙 請- 先 閱 讀 背 $ 訂 秌 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 〇49T\VF.D〇c/〇〇5 〇49T\VF.D〇c/〇〇5 經濟部中央榡準局員工消費合作社印製 A7 -------__ B7 五、發明説明（> ) 鰭狀電容，爲一種目前製程常見的電容結構。其中’在半 導體基底10上’形成有多個元件結構，例如傳送場效電晶 體11與場氧化層。然後’在半導體基底10上形成有多層 絕緣結構12’例如由上而下包括有第一摻硼磷的氧化層 13(BPTE〇S)、電漿氧化層14(PETEOS)、第二摻硼磷的氧化 層15與氮化矽層16(SiN)。在多層絕緣結構π中有一開 口 ’用以露出傳送場效電晶體11的源極/汲極區之一。然 後’在多層絕緣結構12上與開口的側壁上形成有第一導電 層丨7 ’例如爲多晶矽層’用以作爲電容的下電極結構。此 處之第〜導電層17具有雙鰭狀的剖面結構。接著，在第一 導電層17上形成有介電層18。最後在介電層18上覆蓋有 第一導電層19，例如爲多晶矽層，用以作爲電容的上電極 結構’於是完成習知的電容結構。 目前的發展潮流是要增加積體電路記憶體的儲存密 度’提供更多在單一晶片上資料儲存的層次（Levels of StGrage)。一方面不但需要減少基底的表面積，以減小元 件的尺寸，另一方面也需要增加電容之電極層表面積，以 獲得高儲存層次的電容。爲了達到此目的，有人提出許多 不同且複雜的電容結構，其中包括三維的立體結構，如上 述第1圖所示。不過，其製造方法均很困難。這種情況在 考慮高良率（Yield)與高生產量（Throughput)的製造環境 中尤其嚴重。因此，提供一種更適合且有用的電容結構是 有其必要的。 有鑑於此，本發明的主要目的是提出一種動態隨機存 4 本紙張尺度適用中國國家榡準（CNS ) A4規格（21〇X297公釐） _^n I — - I I 1^1^1 I UK 11 ·1 I —1 I 一〆OJI - -I !l I....... - I - ^^^1 I (請先閲讀背面之注意事項再填寫本頁) A7 2049TWF.DOC/005 _ B7 五、發明説明（4) 取δ己憶體之電容結構及其製造方法，其爲一種富士通雙鰭 狀電谷之改良結構，可以提供闻單位的電容量與量產的製 造環境。 爲達成上述之目的，本發明提出一種動態隨機存取記 憶體之電容結構及其製造方法，首先提供一半導體基底， 在其上形成多層絕緣結構。多層結構包括至少由一未摻雜 的氧化矽層與一摻雜的氧化層交錯堆疊的結構，其中摻雜 的氧化層與未摻雜的氧化矽層分別對氫氧化銨蝕刻劑有不 同的蝕刻率。然後，進行蝕刻步驟，在多層絕緣結構中形 成開口’再以氫氧化銨爲蝕刻劑，蝕刻開口的側壁，形成 凹凸不平鋸齒狀的剖面結構，目的用以增加電容儲存電荷 的面積。接著’在多層絕緣結構上與開口的側壁上形成下 電極層，在下電極層上形成介電層，最後在介電層上形成 上電極層。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 1弟1圖係繪示習知一種動態隨機存取記憶體電容結構 的剖面示意圖；以及 第2圖到第8圖係繪示根據本發明之一較佳實施例， 一種動態隨機存取記憶體電容結構之製造流程的剖面示意 圖。 ， 其中，各圖示之標號所代表的元件結構如下： ---------—t-----—、1Τ------.^- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經滴部中央標準局員工消費合作社印製 2049TWF.DOC/005 A . A7 B7 五、發明説明（4 ) 10，20 :半導體基底 11，21 :傳送場效電晶體 12，23 :多層絕緣結構 43，25 :第一摻硼磷的氧化層（BPTEOS) 14 :電漿氧化層（PETEOS) 15，28 :第二摻硼磷的氧化層 16 :氮化矽層（SiN) 17，34 :第一導電層 18 :介電層 19，37 :第二導電層 22 :場氧化層 21 a :聞極 21b :源極/汲極區 24 :第一未摻雜的氧化矽層 26 :第二未摻雜的氧化矽層 27 :電漿氧化層（PETEOS) 29 :氮化矽層（SiN) 30 :絕緣層 31 :導電層 32 :絕緣層 33 :開口 35 :下電極層 36 :介電層 37 :上電極層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公t ) _ I 辦衣 ^ 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 2049TWF.DOC/00 5 4， A7 - , ___B7 五、發明説明（Γ) 實施例 本發明提出之電容結構爲一種富士通雙鶴狀電容之改 良結構，其爲筒單位電容量的立體結構。特色是利用在半 導體基底上各種氧化層對触刻劑有不同的蝕刻率的特性， 例如未摻雜的氧化砂層（USG)、摻硼憐的氧化層（bpte〇s )與 電漿氧化層（PETEOS)分別對氫氧化銨（NH4〇H)飽刻劑有不同 的蝕刻率。可以在多層氧化層的側壁蝕刻出凹凸不平鋸齒 狀的剖面結構’用以增加後續形成之下電極層的表面積， 提高電荷的儲存量。 本發明是在半導體基底上形成有多層絕緣結構，其至 少包括由一未摻雜的氧化矽層（USG)與一摻雜的氧化層（例 如爲TEOS)父錯堆疊的結構，或是包栝至少由—摻硼磷的氧 化層（BPTEOS)與一電漿氧化層（PETE0S)交錯堆疊的結構。 例如本發明由上而下有第一未摻雜的氧化矽層、第一摻硼 磷的氧化層（BPTEOS) '第二未摻雜的氧化矽層、電漿氧化 層（PETEOS )、第一摻硼磷的氧化層與氮化砂層（以⑴。然 後，進行蝕刻步驟，蝕刻各層的氧化層，利用各層氧化層 對蝕刻劑有不同的蝕刻率的特性，在多層絕緣結構中形成 開口，且使得開口側壁具有凹凸不平鋸齒狀的剖面結 構。接者，在多層絕緣結構上與開口的側壁上形成第一導 電層，例如爲多晶矽層，用以作爲電容的下電極結構。此 處在多層絕緣結構上的部分第一導電層具有雙鰭狀的剖面 結構。接著，在第一導電層上形成有介電層；以及在介電 層上覆蓋有第二導電層，例如爲多晶矽層，用以作爲電容 --------1¾衣-----：1-11------^ (請先閲讀背面之注意事項再填寫本頁) 2049TWF.DOC/0Q5 2049TWF.DOC/0Q5 經濟部中央標準局員工消費合作社印製 A7 _____B7 五、發明説明（么） 的上電極結構。於是完成本發明的電容結構，詳細的描述 如下第2圖到第8圖所述。 首先，請參照第2圖，提供半導體基底2〇，其上形成 至少有一兀件結構，包括傳送場效電晶體21與場氧化層 22。傳送場效電晶體21包括閘極2丨&與源極/汲極區21b。 然後，在半導體基底20上形成多層絕緣結構23，其至少包 括由一未摻雜的氧化矽層（USG)與一摻雜的氧化層（例如爲 TEOS)父錯堆疊而成。或是至少包括由一摻硼磷的氧化層 (BPTEOS)與一電漿氧化層（pete〇s)交錯堆疊的結構。多層 絕緣結構23例如包括第一未掺雜的氧化矽層24、第一摻硼 磷的氧化層25(BPTEOS)、第二未摻雜的氧化矽層26、電槳 氧化層27(PETEOS)、第二摻硼磷的氧化層28與氮化矽層 29(SiN)。第一摻硼磷的氧化層25與第二摻硼磷的氧化層 28的形成方式爲利用化學氣相沈積法（CVD)，以摻雜硼離子 (B)與磷離子（P)的原矽酸四乙酯（TE0S)爲反應氣體。而電 漿氧化層27的形成方式爲利用電漿加強式化學氣相沈積法 (Plasma Enhanced Chemical Vapor Deposition i PECVD) ? 以原矽酸四乙酯（TEOS)爲反應氣體。電漿氧化層27的結構 較摻硼磷的氧化層緻密，不容易被氫氧化銨蝕刻劑蝕刻 掉。上述第一未摻雜的氧化矽層24之厚度在約1〇〇〇埃左 右，第一摻硼磷的氧化層25之厚度在約3000埃左右，電 漿氧化層27的厚度在約2000埃左右，氮化矽層29的厚度 在約200埃左右。然後，再於多層絕緣結構23上沉積絕緣 層30,例如爲摻雜的氧化層（TEOS)。絕緣層30的厚度在約 8 --------1^.-----—.玎------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 2049TWF.DOC/005 2049TWF.DOC/005 經濟部中央標準局員工消費合作社印繁 A7 · . _____B7 五、發明説明（7 ) ' 800埃左右。 接著’請參照第3圖，在摻雜的氧化層30上形成導電 層31 ’例如爲多晶矽層。其形成方式爲化學氣相沉積法。 導電層31的厚度在約550埃左右。 接著，請參照第4圖，在氮化矽層29和導電層31上 沉積絕緣層32，例如爲摻雜的氧化層（TEOS)，其厚度在約 800埃左右。然後，進行蝕刻步驟，例如爲乾蝕刻法，在多 層絕緣結構23中形成開口 33，露出傳送場效電晶體21之 源極/汲極區21b之一。 接著，請參照第5圖，進行蝕刻步驟，例如爲非等向 性蝕刻法，以氫氧化銨（NH4〇H)爲蝕刻劑，在開口 33的側壁 形成凹凸不平的鋸齒狀剖面結構，例如凹陷33a與33b，此 爲本發明的特徵。其形成方式是利用各層氧化層對蝕刻劑 有不同的蝕刻率，例如第一摻硼磷的氧化層25(BPTEOS)與 第二摻硼磷的氧化層28對氫氧化銨的蝕刻率較大，而第一 未摻雜的氧化矽層24、第二未摻雜的氧化矽層26、電漿氧 化層27(PETEOS)與氮化矽層29對氫氧化銨的蝕刻率較 小。當進行蝕刻步驟時，經過一定時間後，例如爲5分鐘， 因爲各層氧化層的蝕刻程度不同，所以造成凹凸不平鋸齒 狀的側壁結構。 接著，本發明進行後續的製程，在絕緣層32以及開口 33的鋸齒狀側壁結構上形成電容結構。 請參照第6圖，進行沉積步驟，在絕緣層32以及開口 33的鋸齒狀側壁結構上形成第一導電層34，例如爲多晶矽 9 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X29*7公釐） --------lt-----—IT------m. (請先閲讀背面之注意事項再填寫本頁) A7 2〇49TWF.DOC/005 --_____B7 五、發明説明（R) 靥。並在其上進行微影與蝕刻步驟，定義第一導電層34的 圖案’其亦具有凹凸不平的側壁結構，可以增加電容儲存 電荷的面積。而第一導電層34與導電層31構成電容的下 電極層35結構，使得其在多層絕緣結構23上的部分具有 雙鰭狀的剖面結構’目的也是用以增加電容儲存電荷的面 積。 接著’請參照第7圖’進行蝕刻步驟，依序飩刻去除 絕緣層32、部分下電極層35與絕緣層3〇。餘留下部分絕 緣層30 ’如桌7圖所不。然後’在下電極層35上形成介電 層36，較佳的是氧化矽/氮化矽/氧化砍層 (Oxide/Nitride/Oxide ; ΟΝΟ)。其形成方式爲在下電極層 35表面上長出原始氧化層（Native Oxide)，然後利用化學 氣相沈積法，沈積薄的氮化矽層，並進行熱氧化法，在氮 化矽層上形成氧化物層。 接著’請參照第8圖，在介電層36上形成第二導電層 37，例如爲多晶矽層，用以作爲電容的上電極層37結構。 於是完成本發明之動態隨機存取記憶體之電容結構。 綜上所述，本發明之動態隨機存取記憶體電容結構及 其製造方法，具有以下的特點： (1) 本發明之電容結構是利用增加下電極層的表面 積’來提高電荷的儲存量，例如可提高較習知高約10%到約 20%之間的單位電容量。 (2) 本發明利用各種氧化層對蝕刻劑有不同的蝕刻率 的特性’例如未摻雜的氧化矽層（USG)、摻硼磷的氧化層 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公# ) (請先閲讀背面之注意事項再填寫本頁) .裝-

*1T 經濟部中央標準局員工消費合作社印製 2049TWF.DOC/00 5 A7 B7 五、發明説明（f ) (BPTEOS)與電漿氧化層（PETEOS)分別對氫氧化銨（NH4〇H)軸 刻劑有不同的蝕刻率。可以在多層氧化層的側壁蝕刻出凹 凸不平鋸齒狀的剖面結構。此處之蝕刻劑不限定爲包含氫 氧化敍的溶液，只要能造成對不同氧化層有不同的蝕刻率 的蝕刻劑均可。 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍內，當可作各種之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 準。 -------1¾衣-----一11------.^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 11 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐）

Claims (1)

1. 2049TWF.DOC/005 AS ll D8 -------— 六、申請專利範圍 1. 一種動態隨機存取記憶體之電容結構，包括： 一半導體基底，其上已具有至少一元件結構； 一多層絕緣結構，在該半導體基底上，其中有一開口， 用以露出該元件結構，該開口的側壁具有一凹凸不平鋸齒 狀的剖面結構，用以增加儲存電荷的面積； 一第一導電層，形成在該多層絕緣結構上與該開口的 側壁上，用以作爲該電容的下電極結構，而在該多層絕緣 結構上的部分該第一導電層具有一雙鰭狀的剖面結構； 一介電層，形成在該第一導電層上；以及 一第二導電層，覆蓋在該介電層上，用以作爲該電容 的上電極結構。 2. 如申請專利範圍第1項所述之結構，其中該多層結構 包括至少由一摻硼磷的氧化層（BPTEOS)與一電漿氧化層 (PETEOS)交錯堆疊的結構。 3. 如申請專利範圍第2項所述之結構，其中該摻硼磷的 氧化層與該電漿氧化層分別對氫氧化銨（NH4〇H)蝕刻劑有不 同的蝕刻率。 4. 如申請專利範圍第1項所述之結構，其中該多層結構 包括至少由一未摻雜的氧化矽層（USG)與一摻雜的氧化層 (TEOS)交錯堆疊的結構。 5 .如申請專利範圍第4項所述之結構，其中該未捧雜的 氧化矽層與該摻雜的氧化層分別對氫氧化餒蝕刻劑有不同 的蝕刻率。 6.如申請專利範圍第1項所述之結構，其中該多層結構 本紙張尺度適用中國困家棣準（CNS ) Α4规格（210X297公羡） --------—裝------—訂------沐 (請先Μ讀背面之注$項再4寫本頁) 經濟部中央標牟局貝工消費合作社印製 2049TWF.DOC/005 A8 ?! D8 六、申請專利範圍 包括一第一未摻雜的氧化矽層、一第一摻硼磷的氧化層、 一第二未摻雜的氧化矽層、一電漿氧化層、一第二摻硼磷 的氧化層與一氮化矽層。 7. 如申請專利範圍第6項所述之結構，其中該第一未摻 雜的氧化矽層之厚度在約1000埃左右。. 8. 如申請專利範圍第6項所述之結構，其中該第一摻硼 磷的氧化層之厚度在約3000埃左右。 9. 如申請專利範圍第6項所述之結構，其中該電漿氧化 層的厚度在約2000埃左右。 10. 如申請專利範圍第6項所述之結構，其中該氮化矽 層的厚度在約200埃左右。 Π.如申請專利範圍第1項所述之結構，其中該第一導 電層係爲多晶矽層。 12. 如申請專利範圍第1項所述之結構，其中該第二導 電層係爲多晶矽層。《 13. 如申請專利範圍第1項所述之結構’其中該元件結 構包括有一傳送場效電晶體’而該電容的下電極以電性連 接至該傳送場效電晶體之源極/汲極區之一 ° 14. 一種動態隨機存取記憶體電容結構的製造方法，包 括下列步驟： 提供一半導體基底，其上已具有至少一元件結構； 在該半導體基底上形成一多層絕緣結構； 在該多層絕緣結構上形成一第一絕緣層； 在該第一絕緣層上形成一中間導電層； 13 本纸張尺度逋用中國困家標率（CNS ) A4規格（210X297公釐） ---------裝-----.—訂------^ (請先《讀背面之注$項再填寫本頁) 經濟部中央樑率局貝工消费合作社印«. A8 2049TWF.DOC/00 5 g D8 六、申請專利範圍 在該中間導電層上形成一第二絕緣層； 進行第一蝕刻步驟，蝕刻該第二絕緣層、該中間導電 層、該第一絕緣層與該多層絕緣結構以形成一開口，用以 露出該元件結構； 進行第二飩刻步驟，在該開口的側壁形成一凹凸不平 鋸齒狀的剖面結構，目的是用以增加該電容儲存電荷的面 槓， 在該多層絕緣結構上與該開口的側壁上形成一第一導 電層，並定義該第一導電層的圖案； 進行第三蝕刻步驟，蝕刻在該開口外圍之該第二絕緣 層、該中間導電層與該第一絕緣層，使得該中間導電層與 該第一導電層形成一雙鰭狀剖面的下電極結構； 在該下電極上形成一介電層；以及 在該介電層上形成一第二導電層，用以作爲一上電極 結構。 15. 如申請專利範圍第14項所述之方法，其中該元件結 構包括有一傳送場效電晶體，而該下電極以電性連接至該 傳送場效電晶體之源極/汲極區之一。 經濟部中央標率局貝工消費合作社印装 ---------裝-----.—訂 (請先W讀背面之注意ί項再填寫本覓) 16. 如申請專利範圍第14項所述之方法，其中該多層結 構包括至少由一摻硼磷的氧化層（BPTEOS)與一電漿氧化層 (PETEOS)交錯堆疊的結構。 17. 如申請專利範圍第16項所述之方法，其中該摻硼憐 的氧化層與該電漿氧化層分別對氫氧化銨（NH4〇H)蝕刻劑有 不同的鈾刻率。 本紙張尺度逍用中國國家標準（CNS > Α4規格（210Χ297公釐） 經濟部中央揉準局貝工消费合作社印製 〇49T^-〇C/〇05 -^__g 申請專# l8·如申請專利範圍第14項所述之方法，其中該多騰鈐 包括至少由一未摻雜的氧化矽層（USG)與一摻雜的: 層（TEOS)交錯堆疊的結構。 、&19.如申請專利範圍第18項所述之方法，其中該未摻雜 的氧化矽層與該摻雜的氧化層分別對氫氧化銨蝕刻劑有不 同的蝕刻率。 2〇.如申請專利範圍第14項所述之方法，其中該多層結 構的形成方式包括沉積一第一未摻雜的氧化矽層，再沉積 〜第〜摻硼磷的氧化層（BPTEOS)，然後沉積一第二未摻雜 的與化矽層，接著沉積一電漿氧化層（PETE〇s),之後沉積 一第二摻硼磷的氧化層，最後沉積一氮化矽層。 21·如申請專利範圍第20項所述之方法，其中該第一未 摻雜的氧化矽層之厚度在約1〇〇〇埃左右。 22. 如申請專利範圍第2〇項所述之方法，其中該第一摻 硼磷的氧化層之厚度在約3000埃左右。 23. 如申請專利範圍第20項所述之方法，其中該電漿氧 化層的厚度在約2000埃左右。 24. 如申請專利範圍第20項所述之方法，其中該氮化矽 層的厚度在約200埃左右。 25. 如申請專利範圍第14項所述之方法，其中該凹凸不 平鋸齒狀的剖面結構之形成方式係利用該多層結構中之各 層氧化層對蝕刻劑有不同的蝕刻率，當進行蝕刻步驟時， 經過一時間後，各層氧化層的蝕刻程度不同，而造成該凹 凸不平鋸齒狀的剖面結構。 本紙張尺度適用中困國家標率（CNS ) A4規格（210X297公釐） (請先聞讀背面之注意事項再填寫本頁) ----—裝- 訂 i % i>8i34iO A8 2049TWF.DOC/005 B8 C8 ' D8 六、申請專利範圍 26. 如申請專利範圍第14項所述之方法，其中該中間導 電層係爲多晶砂層。 27. 如申請專利範圍第14項所述之方法，其中該第一導 電層係爲多晶矽層。 28. 如申請專利範圍第14項所述之方法，其中該第二導 電層係爲多晶矽層。 —^v n 1^1 ^^^^1 mu I n m^i fm 1— ^^^^1 ^aJIf nn ml tn.— n (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 表紙張尺度適用中國囷家標準（CNS ) A4現格（210X297公釐）