TW314643B - Method of implementing inter-insulator of integrated circuit and structure thereof - Google Patents
Method of implementing inter-insulator of integrated circuit and structure thereof Download PDFInfo
- Publication number
- TW314643B TW314643B TW86101878A TW86101878A TW314643B TW 314643 B TW314643 B TW 314643B TW 86101878 A TW86101878 A TW 86101878A TW 86101878 A TW86101878 A TW 86101878A TW 314643 B TW314643 B TW 314643B
- Authority
- TW
- Taiwan
- Prior art keywords
- eyebrow
- angstroms
- thickness
- silicon glass
- phosphorus content
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
經濟部中央樣準局員工消费合作社印裝 314643 A7 _B7_ 五、發明説明(1) 詳細說明: 技術領域: 本發明係關於半導鼉元件的絕緣眉製作,特別是翮於 在半導篇元件的導電圖案(conductive patterns)之間形成絕緣 眉的方法。 習知技術: 由於半導髖元件漸趨複雜的,因此目前乃普遍採用多 重金屬化之製程技術。絕緣届和介電眉是多重金屬化系統 中重要的一部份,其目的是在不同金屬化過程中提供絕緣 作用,以及作爲最終之保護眉,用以保護電路之用,相反 於多重金屬化系統中之被動元件,介電薄膜在定義積體電 路的可靠性和功效性時,乃扮演一個主動的角色。 在半導體元件中的尺寸和揉作電壓持纊下降,和功能 性密度增加時,滅少電阻和電容(resistance/capacitance)延 墀和維持足夠的訊號對雜訊就變得非常重要。藉由霣容量 的滅少,可以改蕃其揉作性能,尤其是滅少其水平線電容 對性能之改春特別有效。 在一般的製程中,在導線間之空間乃填滿固態介電質 眉,道介電眉包含很多種材料,如氣化矽等。這些雇可以 利用許多種不同製程形成,例如氧化靥可以用一般熱處理 製程生成。道些眉次所存之電容會導致元件延遲。此外, 如何讓道些介電雇擁有低應力以避免剝落,以及如何避免 穩定度之問題,也是非常重要的。 化學機械研磨法(chemical mechanical polish;CMP)現在 已經變成對介電雇做平坦化的普遍技術。在化學機械研磨 (請先閲讀背面之注意事項再填寫本頁) -訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央揉準局員工消费合作社印製
A7 B7 五、發明説明(α) 法(CMP)方法中,研磨割用來磨平介電眉以形成一個平坦 的表面。然而,在現在許多介電層,例如摻雜的氣化矽 眉,會從化學機械研磨法(CMP)的研磨劑中吸收水份。 除此之外,介電層能吸收一些鹸金屬離子,例如Na+ 離子和其他離子,以保護敏感的元件不受漏電流和其他問 題之影響。在化學機械研磨法(CMP)中使用的研磨劑,都 含有一定份量的鹸金屬離子。 然而,在使用旋塗式玻璃(spin-on-glass)方法時,當旋 塗玻璃曝露在傘屬連絡窗內之金屬連接線時,會產生接觸 窗之問題。導致接觸窗不良的原因,是因爲連絡窗中位在 金屬線上的旋塗式玻璃(SOG),回蝕刻不完全所造成。 因此,實有必要針對如何在一爲了降低電容量之窄間 距金屬源間,提供一形成一介電眉之改良結構與方法。這 個製程必須是容易揉作的、在金屬導體的窄渠溝中、形成 無渦流的填入、提供一個平坦的表面、減少在不同眉間的 應力、有良好的濕度電阻、有低的電容常數、有較佳的離 子捕捉特性、而且能與化學機械研磨法(CMP)製程相容和 不影響到半導》元件的可靠度。 Mr. Sze在新加坡的McGraw Hill書商印行的第二版 VLIS Technology中的308到315頁,提到在複晶矽和氣化眉 中磷的擴散 〇 Mr.Singer 在 SEMICONDUCTOR INTERNATIONAL 1993年6月印行的92至96頁的 TREND IN LIQUIDSOURCES,以及Mr.Pramanlik在 1995年9月印行的 Solid State Technology 的 59 至 78 頁的 HALF-MICRON (請先聞讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度逋用中國國家橾準(CNS ) A4規格(210X297公釐) 314643 A7 B7 五、發明説明(3 ) MULTILEVEL METALLIZATION CIRCUITS,皆敘述多層 金屬/介電眉的製造方法。然而,道些方法可以進一步予以 改蓍,以提供較好的中間介電層製程。 發明的槪述: 本發明的目的是爲了提供一種在鄰近金屬線(例如閘極 或金屬線)形成介電眉之改良結構和製程。 本發明的另一目的在提供一個形成中間層/中間金屬 介電層的改良結構和製程,道介霣眉可填滿在導體之間的 窄凹溝(trench),可以提供一個平坦的表面、可以有較低的 應力、可以有良好的溫度電阻(moisture resistance) 〇 本發明的另一個目的,是提供一個形成中間眉/中間 金屬介電眉的改良結構和製程,道介電眉有良好的離子捕 捉特質,還有可以承受化學機械研應(CMP)製程,以及改 蕃半導雜元件的可靠度(reliability)。 本發明的另一個目的,是在於提供一個形成中間層/ 中間金屬介電眉的改良結構和製程,道介電眉在高磷含量 眉之上有一眉漸變磷含置眉。 爲了達成以上所述的目的,本發明提供一個製造半導 體元件的中間眉/中間金屬層介電眉的方法。本發明的一 個重要特徵,是在一眉含高磷含置靥之上形成一眉漸變 (graded)磷含量眉。本發明有兩個主要的實施例,第一個實 施例是中間金屬介電屑22、24、26,其中包含第一絕緣層 22 (如圖3所示),第一實施例的介電眉,通常是形成在 基板表面之上的金屬線上。第二實施例是中間眉介電眉 本紙張尺度逋用中國國家橾率(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -UI. 衣·
,1T -! 經濟部中央橾準局員工消費合作社印製 經濟部中央樣準局貝工消费合作社印製 A7 B7 五、發明説明(斗) 24、26 (不包含第一絕緣雇22),通常是形成在基板表面的 導電圖案上,例如閘電極。 第一實施例的製造方法是在半導體結構12之上形成階 梯圖案(stepped pattem)16,在圈案之間有間陳。一個由氣 化矽組成的阻陳眉20,道阻障層20在半導髏基板上形成, 可以用來覆蓋在階梯圖案16的表面上,第一絕緣眉22是由 氣化矽組成,通常是用臭氣-四乙氧基矽烷(ozone-TEOS)爲 材料,在阻陳屑20上形成,一個高磷含量矽玻屑24在第一 絕緣靥22上形成,具有高磷含量矽玻靥24的含磷濃度重置 百分比係介於4到10%之間。 下一步,道是最重要的一步,一個漸變磷含量矽玻眉 26在第一高磷含量矽玻眉24上形成,這個漸變磷含量矽玻 眉26通常含有之磷濃度重置百分比係介於0.1到4%之間, 這個漸變磷含置矽玻璃層26,在靠近高磷含置矽玻眉24的 較低區域,含有高磷濃度,在靠近覆蓋(top cap)眉28的最 高部位,含磷濃度滅少至零。覆蓋眉(caplayer)28是由第一 氧化矽組成,道氣化矽通常是由奥氣-四乙氧基矽烷(ozone-TE0S)或是電漿輔助化學氣相沉積法(PEVCD)製程製成, 形成於漸變磷含置矽玻眉26之上,道個覆蓋層28是用選擇 性的氮氣或氬氣電漿作處理,覆蓋層28使用化學機械研磨 法來作平坦化處理,用來除去一部份的覆蓋眉28。 本發明乃提供一種可填入金屬導體之間窄凹溝之中間 金屬/中間介電眉、提供一個較平坦的表面、滅少在不同 眉之間的應力、擁有好的濕度電阻、擁有低的介電常數、 ......... H·— --1 HI I—I SI ( 11- -- - - -- - I ml (請先閲讀背面之注意事項再填寫本頁) 本纸張尺度速用中國國家襟準(CNS ) A4規格(210X297公嫠) A7 B7 經濟部中央搮準局員工消費合作社印裝 五、發明説明(5) 擁有很好的離子捕捉能力、與化學機械研磨製程相容、以 及改善半導體元件可靠度。 本發明之兩個實施例中,有一個很重要的特擻即是漸 變磷含置眉26可以滅少在高磷含量層24和覆蓋雇28之間的 應力。除此之外,漸變磷含置矽玻層26提供一個與化學機 械研磨相容之製程,這是利用漸變磷含置矽玻層26作爲濕 度阻絕,來排除掉化學機械研磨研漿的水氣,預防水氣擴 散到會吸水氣的高磷含置矽玻眉24 *介電眉擁有較低的濕 度含量可增加半導«元件可靠度。 圖式的籣里說明: 以下將配合附呈之圖式對本發明所製造的半導體元件 的特徵與優點,以及本發明製程的詳細過程,作一詳細說 明,各圔式中相類似或相對應之元件、區域乃以相似之參 照符號標示。 圖1和圖2是顳示第二實施例剖面圖,是根據本發明方 法製造中間眉/中間金屬介電眉的方法。 圖3和圖4是顯示第一實施例的剖面圖,是根據本發明 方法製造中間眉/中間金屬介電眉的方法。 圖5是顳示在漸變磷含量雇中磷濃度,與該眉厚度之關 係圖。 具體實施例的詳細說明: 以下將參閱附呈圖式對本發明作一詳細說明,本發明 提供一種製造半導嫌元件中間眉/中間金屬眉的方法。 本發明有兩個主要的具鼉實施例,第一個實施例是中 {請先閲讀背面之注意事項再填寫本頁) 訂 -良! 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消费合作社印装 A7 _____B7__ 五、發明説明(6) 間金屬介電層22、24、26,其包括第一絕緣眉22,如圖3 所示,第一實施例的介電層是形成於基板表面上的金屬線 上,第二個實施例中間介電層24、26 (不包括第一絕緣 眉)通常是形成於基板表面的導霣圖案上,例如閘電楹。 中間介電眉是指形成於基板表面的導電圖案上之介電 靥,例如閘電極等等,中間金屬介電眉是指在基板表面的 金屬線上,形成導電線後,再形成的介電屑,此介電雇並 不直接與基板接觸,其中最重要的本發明的介電雇可以用 在任何介電眉應用,包括中間金屬介電屑或是中間介電 、 層。舉例來說,也就是本發明的介電眉可以是形成在基板 表面的閘電楹上,以及可以在基板表面的導線上方。例如 在圖14的導電圖案16表示在基板上的導電圖案或是基板上 的金屬線。 第一實施例是從圖3的半導體結構開始,形成半導體 元件的中間金屬眉22、24、26,半導體結構12是包括半導 體晶圓,以及形成在晶圓內的主動和被動元件、及形成在 晶圓上的膜眉,其中“結構” _詞所指是包括半導體晶圓 的元件和在晶圓上的膜眉,而“結構表面”這一名詞所指 是包括在半導體晶圓上的最上眉曝露表面,例如矽表面、 絕緣眉和金屬線。 請繼績參閱圖3,一個階梯圖案16乃形成在半導體結 構12上形成,道些階梯圖案之中間有間隙。該階梯圖型可 代表直接形成在基板上之導電圖案,例如閘電楹,而且可 以代表形成在基板上的金屬線。金屬線16之最佳高度17, ----·------^ 衣------,訂------^ I (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央樣準局貝工消費合作杜印氧 314643 at B7 五、發明説明(π) 係介於5000到10000埃,而間隙15之宽度係介於0.3到0.8撤 米。 一阻陣眉20(核心眉)在半導髏基板上形成,而且覆蓋 階梯圖案16的表面。該阻陳眉可以由氣化矽、氮化矽或是 氣化氮化矽(oxynitride)組成,最好是以氣化矽爲材料。以 氧化矽所構成的阻障雇20,通常由三種方式形成,(1)電漿 輔助一矽烷(PE_silane)製程(2)電漿輔助一四乙氣基矽烷(PE-TEOS)製程(3)低臭氣四乙氣基矽烷製程。阻障靥用作核心 眉來覆蓋第一絕緣層22,如下所述。 電漿輔助一四乙氣基矽烷氣化矽通常是用氮氣或氬氣 作電漿處理,其中包括使用正離子電漿輔助一四乙氧基矽 烷膜眉作電漿蝕刻,其電漿能量係介於300到700瓦特,頻 率係介於13.5到13.6MHz,或是在頻率介於300到400KHZ, 其能量係介於30到400瓦特,其中,停留時間係介於30到 150 秒。 由前述三種方式形成((1)電漿輔助一矽烷(PE-silane) 製程(2)電漿輔助一四乙氣基矽焼製程(3)低奥氧四乙氧基矽 烷製程)之一所形成之阻陳層20,可以使用本發明的電漿 處理加以處理。然而,利用電漿輔助一四乙氧基矽烷製程 形成的阻障層最適合使用電漿處理,利用電漿輔助一矽烷 (PE-silane)和低奥氣一四乙氣基砂烷製程沈積薄膜,可以降 低在後績第一絕緣雇22的製程(臭氣四乙氣基矽烷製程) 對表面的敏感度。 然後在阻陳層20上形成一第一絕緣眉22,第一絕緣眉 (請先閲讀背面之注意事項再填寫本頁) 訂 氧 本紙張尺度逋用中國國家棣準(CNS ) A4規格(210X297公嫠) 經濟部中央棣隼局員工消費合作社印製 A7 B7_ 五、發明説明(<§ ) 22通常是由氣化矽組成,是利用奥氧四乙氧基矽烷氧化 砂、高密度電獎(high density plasma ; HDP)氣化砂或是化 學氣相沈稹法氧化製程。第一絕緣眉22最好是使用是臭氣 四乙氣基矽烷製程的氧化之製程,這臭氣四乙氣基矽烷氣 化雇是使用化學氣相沈積反應器來沈稹,在反應器中臭氣 的流量係介於3500到6000sccm之間,以及氩氣的流量係介 於3500到5500sccm之間,其操作氣壓係介於400到600托爾 (torr)之間,四乙氣基矽烷(TEOS)的流置係介於200到400毫 克/分鐘之間,其間的距離係介於200到300千分之一英吋 (mils),晶圓的溫度係介於360到440°C之間。 第一絕緣眉22的另一種形成方法,是使用四乙氣基矽 烷(TE0S)製程。其中製程條件如下:四乙氧基矽烷的流量 介於5到 10SLM(standardlitersperminute)之間,臭氣的灌度 介於90到150公克/毎立方公分之間,氣氣的流量介於30到 50SLM之間,氮氣的流置介於70到110SLM之間,在反應 器中的壓力介於400到600托爾之間,其沉稍溫度介於360 到440°C之間。 請繼縵參閲圈3,一層高磷含量矽玻雇24形成在第一 絕緣層22上,高磷含置矽玻眉24的磷含量濃度重量百分比 係介於4到10%之間,其厚度係介於3000到7000埃之間。 高磷含量矽玻眉(离含量PSG靥)可以使用奥氣一四 乙氧基矽烷製程,藉由一奥氣和磷酸三乙酯 (triethylphosphate ; TEP0)(一種播的來源)的反應,而且 使用氦氣作爲傳遞氣體,其氣體溫度係介於400到600°C, -!1- m HI 一· I - -- - I— — ( ......I- - - —.....- HI 1^1 ^^1 (請先聞讀背面之注$項再填寫本頁) 本紙柒尺度適用t國國家梂準(CNS ) A4规格(210X297公釐) A7 _____B7 五、發明説明(q ) 而且磷矽玻層亦可以反應氣體爲8丨114和?113的低壓化學氣相 沉稹方法(LPCVD)形成磷矽玻眉。在形成磷矽玻眉時最常 用的方法乃示於表1: 表1 :高磷眉246 沒製程變數 反應物/參數 低流置 局流量 四乙氣基砂烷(公克/分鐘) 400 600 氦(SCCM) 4000 6500 奥氣/氣氣(SCCM) 2000 5000 磷酸三乙酯(公克/分鍤) 30 8〇 1 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消費合作社印裝 請繼績參閱圖3,一靥漸變磷含量矽玻眉26在第一高 磷含置矽玻雇24之上形成,其中,漸變磷含置矽玻眉26通 常的磷濃度重量百分比係介於0.1到496之間,其厚度係介 於200到2000埃之間。 漸變磷含量矽玻眉26擁有的磷濃度變化,顳示於圔5 上的曲線A與曲線B (或是在曲線A與B之間漉度曲 線)。通常,漸變磷含量矽玻雇26擁有的磷濃度曲線’與 在圖5中的曲線A相似,在漸變漉度磷矽玻層的磷含量變 化,其漉度重置百分比係介於0.1到4%之間,其厚度係介 於200到2000埃之間。 漸變磷含置矽玻雇26擁有的磷濃度變化,顯示於圖5 的曲線A與曲線B(或者是在A與B之間的濕度曲線), 通常漸變磷含量矽玻眉26擁有磷濃度曲線,類似於在圖5 的曲線A,在漸變磷含量矽玻雇的磷含量變化’係介於〇 到4%之間,其中磷濃度的變化是藉由調整(TEOP)的流速 訂 本紙張尺度適用中國國家梂準(CNS > A4規格(210X297公釐) 經濟部中央樣準局貝工消费合作社印製 A7 _B7 五、發明説明(/0 ) 來完成,其流速變化係介於〇_ 100%之間。 接著,一個覆蓋雇28在漸變磷含量矽玻眉26上形成, 覆蓋雇28可由氣化矽、氣化氮化矽(oxynitride)或氮化矽組 成,通常是由氧化矽組成,覆蓋層28通常是使用大氣化學 氣相沈積製程的氧化矽,所使用材料爲四乙氣基矽烷 (TE0S)。 覆蓋雇28選擇性使用氮氣或是氬氣電漿作處理,氣化 眉可以使用氮氣或氬氣作電漿處理,包含使用正離子對大 氣化學氣相沉镡的膜眉作霣漿處理,在電漿頻率介於13.50 到13.60MHz之間時,其電漿能置係介於300到700瓦特之 間;在電漿頻率介於300到400KHZ之間時(目樣是 350KHZ),其電漿能量係介於30到400瓦特之間,停留時間 係介於30到150秒之間。 如圖四顳示,覆蓋眉28(例如電漿輔助覆蓋眉)通常是 以化學機械研磨製程作平坦化處理,這道處理過程可以滅 少覆蓋雇28的厚度,其減少的厚度係介於2000到12000埃 之間,通常是介於4000到8000埃之間,最適當的厚度是在 6000埃。 覆蓋眉28可以使用化學機械研磨法作平坦化處理,如 圖四所示,晶圓受制於化學機械研磨技術,在接觸到漸變 磷含量矽玻眉26的最上雇表面的停止點後,即停止研磨。 研應劑可採用SCI研磨劑,此研磨劑是從美國的Rodel Products Corporation of Network取得,此研磨劑之中包含概 氣化鉀、二氧化矽顆粒和水。標準的化學機械研磨時間介 I- -I- - - - = I I --1 — -.1 ----- ( ........ ----- I ^^1 1 .^ϋ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度遥用中國國家橾準(CNS ) Α4規格(210X297公釐) 314643 經濟部中央樣準局員工消费合作社印裝 五、發明説明(/ Η 於1到2分鐘之間,任何在晶圓表面的剰餘研磨劑殘留,可 以使用一般濕式清潔技術來去除。 阻障層20的總厚度,其中包括第一絕緣屑、高磷含置 的矽玻眉24、漸變磷含量矽玻眉26和覆蓋眉28,其厚度係 介於8000到22000埃之間(預估的目標在20000埃)。 本發明的第二具體實施例,是關於在基板表面的導電 圖案之上,形成中間介電眉20、24、26、28,例如閘電 極。請參閱圖1與圖2,在第一與第二具鼉實施例之間的最 大差異,是在於第二具體實施例沒有第一絕緣眉22。(比較 圖3的第一具體實施例與圈1的第二具體實施例)。 第二具體實施例形成半導體元件的中間金屬眉20 24 26,是由圖1所顳示的半導體結構閧始。階梯圈案16是在 半導體結構12之上形成,在階梯圖案的中間有間隙,階梯 圈案通常表示導電圖案在基板上直接形成,例如閘電棰(以 及表示在基板上形成金屬線)。金屬線16通常之高度13介於 5000到10000埃之間,間隙11的宽度介於0.5到1.0微米之 間。 接著,阻障層20形成在階梯圖案16之上,如以上在第 一具體實施例中敘述一樣。値得敘述的,在下一步製程 中,高磷含置矽玻(高磷矽玻)層24,在阻陳眉20之上直接 形成,其中値得注意的差異,是第一具體實施例的第一絕 緣雇22並未在第二具體實施例中形成。接著,高磷含置矽 玻屑24被形成,如前面所敘述一般。第二具體實施例(不包 含第一絕緣眉22)的中間眉或中間金屬眉的間距,設計成較 (請先閲讀背面之注意事項再填寫本頁) 裝· 、1Τ 本紙張尺度適用中國國家揉準(CNS ) Α4规格(210X297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(/2) 第一具體實施例的中間眉或中間金屬眉宽廣。 從這項特點來看,第二具體實施例是依照前面所述的 第一具鼉實施例的步驟進行。換句話說,道個製程方法接 下來形成漸變磷含置矽玻雇26、覆蓋眉28和選擇性的化學 機械研磨步驟。 本發明提供中間金屬/中間介Φ眉,這些膜雇無渦流的 填入在金靥導體間的窄凹溝,以提供一個平坦的表面、降 低在不同膜眉間的應力、擁有很好的濕度電阻、擁有低介 電常數、擁有$好的離子捕捉性質、能容忍化學機械研磨 製程、以及改i半導體元件的可靠度。 本發明的一個重要特徵,是藉由漸變磷含量矽玻靥26 的形成,藉此降低高磷含量層24和覆蓋眉28之間的應力。 除此之外,漸變磷含量矽玻眉26提供一個較能忍受化學機 械研磨處理製程的濕度阻絕,和排除從化學機械研磨處理 的研磨劑中的水氣,道漸變磷含量眉形成一個良好的濕度 阻絕,用來預防研磨劑中的濕氣,擴散到會吸收水氣的高 磷含量眉24,而介電眉的含水置下降可以增加可靠度。 當本發明根據上述特例加以敘述,那些熟知半導體技 術的人士,可以在本專利範圜的精神和內容裡面,稍加作 修改來實施本發明,因爲在形式和細節上可以作一些改 變,並不逋反本發明的精神和範圔,根據本發明的範圔內 所作的改變,亦應臑於本發明的專利範圍中。 ----:---„---f 裝-- (請先閱讀背面之注意事項再填寫本頁)
’IT 本紙張尺度適用中國國家標準(CNS ) A4規格(210X:297公釐)
Claims (1)
- A8 B8 C8 D8 經濟部中央揉率局負工消费合作社印裝 六、申請專利範圍 1. 一種製造積體電路中間絕緣層的方法,包括下列步驟: (a) 在半導體結構上形成階梯圖案,所述的階梯圖案之間 有間隙; (b) 在所述的半導髏結構上形成阻陳層,用來覆蓋在所述 階梯圖案之上; (c) 形成以氣化矽爲組成成份的第一絕緣靥,而且覆蓋在 所述阻陳眉之上; (d) 在所述第一絕緣雇之上形成高磷含置的矽玻眉; (e) 在所述第一高磷含量矽玻層之上,形成一眉漸變磷含 量矽玻層;以及 (f) 在所述漸變磷含量矽玻層之上,形成由氣化矽爲材料 的覆蓋眉。 2. 如申請專利範圜第1項所述之製造積體電路中間絕緣眉 的方法,其中更包括利用電漿處理所述覆蓋眉之步驟, 在作電漿處理時,是由氮及S所組成之群組中選出者作 爲反應氣體,以進行電漿處理。 3. 如申請專利範圍第1項所述之製造積髖電路中間絕緣眉 的方法,其中再包括利用電漿處理方式處理所述覆蓋 眉;在作電漿處理時,是由氮及氬所組成之群組中選出 者作爲反應氣體,以進行電漿處理;&及使用化學機械 研磨處理對所述覆蓋眉作平坦化處理/以去除約2000到 12000埃間該覆蓋靥之厚度。 4. 如申請專利範团第1項所述之製造積體電路中間絕緣層 的方法,其中更包括對所述覆蓋眉作電漿處理之步驟; (請先聞讀背面之注意事項再填寫本頁)本紙張尺度逋用中國國家揉準(CNS ) A4规格(210X297公釐) 經濟部中央揉準局負工消费合作社印製 314643 il C8 _ D8 __ 六、申請專利範圍 在作電漿處理時,是由氮及氬所組成之群組中選出者作 爲反應氣薄,以進行電漿處理;以及 使用化學機械研磨處理對所述覆蓋眉作平坦化處理,所 移去的覆蓋眉厚度係介於2000到11000埃之間,所述阻障 層的總厚度,包含第一絕緣層、高磷含量矽玻眉、漸變 磷含量矽玻眉、以及覆蓋眉,其總厚度係介於8000到 22000埃厂之間。 5. 如申請專利範圍第1項所述之製造積體電路中間絕緣雇 的方法,其中所述階梯圖案在半導體結構上的高度,係 介於5000到10000埃之間,在所述階梯圖案的所述間隙宽 度係介於0.3到0.8微米之間。 6. 如申請專利範圍第1項所述之製造積體電路中間絕緣眉 的方法,其中所述阻陳届可以是由氧化矽、氮化矽和氧 化氮化矽所組成之群組中選出者作爲組成材料,其厚度 係介於500到2000埃之間。 7. 如申請專利範圍第1項所述之製造稹體電路中間絕緣層 的方法,其中所述第一絕緣雇是由氧化矽組成,所述第 一絕緣眉的厚度係介於4000到10000埃之間。 8. 如申請專利範圍第1項所述之製造稹體電路中間絕緣眉 的方法,其中所述高磷含量矽玻雇的磷濃度重量百分比 係介於4到10¾之間,其厚度係介於3000到7000埃之間。 9. 如申請專利範圍第〗項所述之製造積體霣路中間絕緣層 的方法,其中所述漸變磷含置矽玻届的磷濃度重量百分 比係介於0.1到4%之間,其厚度係介於200到2000埃之 間。 本紙張尺度逋用中國两家揉準(CNS)八4规格(210x297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 參 A8 B8 C8 經濟部中央標率局貝工消費合作社印装 X、申請專利範圍 10.如申請專利範圍第1項所述之製造積體電路中間絕緣層 的方法,其中所述覆蓋眉是由以下製程的其中之一形 成,臭氧-四乙氣基矽烷和大氣化學氣相沉積法。 11 一種製造稹體電路中間絕緣層的方法,包含下列步驟: (a) 在半導體結構上形成階梯圖案,所述的階梯圖案中間 有間隙; (b) 在所述半導體結構上形成以氣化矽爲材料的阻障雇, 同時覆蓋所述階梯圖案的表面;所述阻陳層的厚度係 介於500到2000埃之間,形成所&阻陳眉的製程由電漿 輔助化學氣相沉積、低壓化學氣相沉積和奥氧-四乙氧 基矽烷所組成之群組中選出者作爲製程; (c) 在所述阻障眉之上,形成以氧化矽爲材料的第一絕緣 鼉,所述第一絕緣鼉的厚度係介於3000到8000埃之 間; (d) 在所述第一絕緣眉之上形成一眉高磷含量的矽玻眉, 所述高磷含量矽玻眉的磷濃度重量百分比係介於4到10 之間,其厚度係介於3000到7000埃之間; (e) 在所述第一高磷含量的矽玻眉之上,形成一雇漸變磷 含置矽玻眉,所述漸變磷含置矽玻眉的磷濃度重量百 分比係介於0.1到4¾之間,其厚度係介於200到2000埃 之間; (f) 在所述漸變磷含量矽玻眉上,形成第一氣化矽爲材料 的覆蓋眉; (g) 利用電漿處理方法對所述覆蓋層作處理; (請先閲讀背面之注意事項再填寫本頁)本紙張尺度逋用中國國家揲準(CNS ) A4规格(210X297公釐) 經濟部中央梂準局員工消费合作社印装 A8 B8 C8 D8 六、申請專利範圍 (h)使用化學機械研磨法對覆蓋眉作平坦化處理,所移去 的厚度係介於4000到12000埃之間。 12. 如申請專利範圍第11項所述之製造積體電路中間絕緣層 的方法,在所述半導體結構之上的階梯圖案的高度,係 介於5000到10000埃之間,在所述階梯圖案間所述間隙 的宽度係介於0.3到0.8微米之間。 13. 如申諝專利範圍第11項所述之製造積體電路中間絕緣眉 的方法,其中所述阻陳層的總宽度,包含第一絕緣眉、 高磷含量矽玻雇、漸變磷含量矽玻眉和覆蓋雇,其厚度 係介於4000到12000埃之間。 14. 一種製造積體電路中間絕緣靥的方法,包含下列步應: (a) 在半導體結構上形成階梯圖案,所氣的階梯圖案中間 有間隙; (b) 在所述半導體與所述階梯圇案上,沉積一眉由氣化矽 爲材料的阻障眉;所述阻陳層的厚度係介於500到 2000埃之間;形成所述阻障雇的製程,是由電漿輔助 化學氣相沉積法、低壓化學氣相沉積法和臭氣四乙氣 基砂烷所組成之群組中選出者作爲製程。 (c) 在所述阻障雇上形成高磷含置矽玻眉,所述高磷含量 矽玻層的漉度重量百分比係介於4到10%之間;其厚 度係介於3000到7000埃之間; (d) 在所述高磷含量矽玻眉上,形成漸欒磷含置矽玻眉, 所述漸變磷含量濃度的重置百分比係介於0.1到4%之 間,其厚度係介於200到2000埃之間; (請先聞讀背面之注$項再填寫本頁) 訂 本纸張尺度逋用中國國家揉牟(CNS > A4规格(210X297公釐) B8 C8 D8 經濟部中央揉率局属工消費合作社印製 夂、申請專利範圍 (e)在所述漸變磷含置矽玻層之上,形成一眉由氧化矽組 成的覆蓋眉;所述覆蓋届是用電漿輔助四乙氣基砂烷 製程形成,所述第二氧化矽的厚度係介於4000到 12000埃之間; ⑺使用電漿處理方式處理所述第一氣化眉; (g)使用化學機械研磨法對所述覆蓋眉進行平坦化處理, 移去所述覆蓋眉的厚度係介於2000到8000埃之間。 15. 如申請專利範圍第14項之製造積體電路中間絕緣眉的方 法,其中所述階梯·案高於所述半導體結構的高度係介 於5000到10000埃之間,在所述階梯圖案之間的所述間 隙的寬度係介於0.5到1.0微米(μ m)之間。 16. 如申請專利範圜第14項之製造積體電路中間絕緣層的方 法,其中阻陳眉、高磷含置矽玻眉、漸變磷含量矽玻靥 和第二氧化眉的總厚度係介於8000到22000埃之間。 17 —種積體電路中間絕緣眉之構造,包括有: (a) —階梯圖型,形成在半導體結構上; (b) —阻蹿靥形成在該半導體結構上,並覆蓋在該階梯圈 案的表面; (c) 一由氣化矽爲組成的第一絕緣眉,覆於該阻陳層上; (d) —高磷含量砂玻層,位在該第一絕緣層之上; (e) —漸變磷含量矽玻眉,位在該第一高磷含置矽玻眉 上;以及 (f) 一由第一氣化眉組成的覆蓋眉,位在該漸變磷含量矽 玻屑上。 ------聋-- (請先Μ讀背面之注意事項再填寫本頁)本紙張尺度逍用中國國家揉準(CNS ) A4规格(210X297公釐) 經濟部中央標率局負工消费合作社印*. A8 B8 C8 D8 六、申請專利範圍 18. 如申請專利範圔第17項所述稹髏電路中間絕緣眉之構 造,其中所述覆蓋雇的厚度係介於2000到11000埃之 間,所述阻障眉、所述第一絕緣、所述高磷含量矽玻 屑、所述漸變磷含量矽玻眉和所述覆蓋層的總厚度係介 於8000到22000埃之間。 19. 如申請專利範圍第17項所述稹體翬路中間絕緣眉之構 造,其中所述階梯圖案高於所述半導體結構的高度係介 於5000到10000埃之間,在所述階梯圖案間的所述間隙 的厚度係介於〇·3到〇·8微米之間。 20. 如申請專利範圍第17項所述積體電路Ψ間絕緣眉之構 造,其中所述阻陳層的材料是由氣化矽、氮化矽或是氣 化氮化矽所組成之群組中選出者作爲組成材料,其厚度 係介於500到2000埃之間。 21. 如申請專利範圔第17項所述積體電路中間絕緣眉之構 造,其中所述第一絕緣層是由氣化矽組成,其厚度係介 於4000到10000埃之間。 22. 如申請專利範圍第17項所述積體電路中間絕緣層之構 造,其中所述高磷含量矽玻眉的磷漉度重置百分比係介 於4到10%之間,其厚度係介於3000到7000攻之間。 23. 如申請專利範圍第17項所述稹體電路中間絕緣眉之構 造,其中所述漸變磷含置矽玻層的磷濃度重量百分比係 介於0.1到4%之間,其厚度介於200到2000埃之間。 24. —種稹體電路中間絕緣層之構造,包括有: (a) —·階梯圖案,形成在半導體結構之上; (b) —阻除眉形成在該半導體結構上,覆蓋在該階梯圖案 本紙張尺度逋用中國國家揉準(CNS > A4规格(210X297公釐) ---------^ ,4------订------良. (請先閱讀背面之注意事項再填寫本頁) 314643 A8 B8 C8 D8 六、申請專利範圍 經濟部中夬揉準局WC工消费合作社印装 的表面; (C)一高磷含量矽玻雇,形成在該阻陳層上; (Φ—漸變磷含置矽玻屑,形成在該第一高磷含置矽玻眉 上;以及 (e)—以第一氣化眉組成的覆蓋雇,形成在該漸變磷含量 矽玻屑上。 25. 如申請專利範国第24項的積體電路中間絕緣眉之構造, 其中該階梯圖案高於該半導體結構的高度係介於5000到 10000埃之間,在該階梯圖案間的間隙宽度係介於0.5到 1.0微米之間,以及該階梯圖案即是閘Φ楹。 26. 如申諝專利範圍第24項的積體電路中間絕緣層之構造, 其中所述阻障靥的組成材料,是由氧化矽、氮化矽或是 氧化氮化矽所組成之群組中選出,其厚度係介於500到 2000埃之間。 27. 如申請專利範圍第24項的積體電路中間絕緣眉之構造, 其中該高磷含量矽玻層的磷濃度重量百分比係介於4到 10%之間,其厚度係介於3000到7000埃之間。 28. 如申請專利範圍第24項的積體電路中間絕緣層之構造, 其中該漸變磷含量矽玻眉的磷濃度重量百分比係介於0.1 到4%之間,其厚度係介於200到2000埃之間。 (請先閲讀背面之注f項再填寫本頁} -*
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW86101878A TW314643B (en) | 1997-02-18 | 1997-02-18 | Method of implementing inter-insulator of integrated circuit and structure thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW86101878A TW314643B (en) | 1997-02-18 | 1997-02-18 | Method of implementing inter-insulator of integrated circuit and structure thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
TW314643B true TW314643B (en) | 1997-09-01 |
Family
ID=51566656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW86101878A TW314643B (en) | 1997-02-18 | 1997-02-18 | Method of implementing inter-insulator of integrated circuit and structure thereof |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW314643B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10923391B2 (en) | 2017-02-16 | 2021-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with contact pad |
-
1997
- 1997-02-18 TW TW86101878A patent/TW314643B/zh active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10923391B2 (en) | 2017-02-16 | 2021-02-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with contact pad |
TWI734856B (zh) * | 2017-02-16 | 2021-08-01 | 台灣積體電路製造股份有限公司 | 一種半導體結構及其製造方法 |
US11410878B2 (en) | 2017-02-16 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with contact pad and method of making |
US11784089B2 (en) | 2017-02-16 | 2023-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with contact pad and method of making |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5716890A (en) | Structure and method for fabricating an interlayer insulating film | |
KR100337580B1 (ko) | 반도체장치및그제조방법 | |
TW423096B (en) | Low-resistance salicide fill for trench capacitors | |
US6566283B1 (en) | Silane treatment of low dielectric constant materials in semiconductor device manufacturing | |
TW410435B (en) | The metal interconnection manufacture by using the chemical mechanical polishing process | |
TW200534458A (en) | Stable metal structure with tungsten plug | |
KR20010082057A (ko) | 반도체장치 및 그 제조방법 | |
US5930677A (en) | Method for reducing microloading in an etchback of spin-on-glass or polymer | |
TW200415704A (en) | Integrated circuits with air gaps and method of making the same | |
TW386262B (en) | Method for reducing the pattern sensitivity of ozone assisted chemical vapor deposited (CVD) silicon oxide insulator layers | |
TW314643B (en) | Method of implementing inter-insulator of integrated circuit and structure thereof | |
TW508784B (en) | Method of manufacturing a semiconductor device and a semiconductor device | |
TWI226100B (en) | Improved fluorine doped SiO2 film and method of fabrication | |
TW451328B (en) | Semiconductor device and its fabrication method | |
KR20050008364A (ko) | 층간절연막 평탄화 방법 | |
US6784095B1 (en) | Phosphine treatment of low dielectric constant materials in semiconductor device manufacturing | |
CN102013410A (zh) | 电感元件及其形成方法 | |
JPH08298260A (ja) | 誘電体及びその製造方法並びに半導体装置 | |
TW304297B (zh) | ||
KR20060029762A (ko) | 반도체 장치의 박막 형성 방법 | |
TW468223B (en) | Method for improving the planarization of inter layer dielectric layer | |
US20240113096A1 (en) | Dielectric films over electrode for high voltage performance | |
TW444343B (en) | Manufacturing method of inter-level dielectrics | |
TW531841B (en) | Fabrication method of inter metal dielectrics to avoid damaging the wafer | |
KR100341573B1 (ko) | 고집적 메모리소자 제조방법 |