TW311191B - Dual host bridge with peer to peer support - Google Patents
Dual host bridge with peer to peer support Download PDFInfo
- Publication number
- TW311191B TW311191B TW085107512A TW85107512A TW311191B TW 311191 B TW311191 B TW 311191B TW 085107512 A TW085107512 A TW 085107512A TW 85107512 A TW85107512 A TW 85107512A TW 311191 B TW311191 B TW 311191B
- Authority
- TW
- Taiwan
- Prior art keywords
- bus
- auxiliary
- transaction
- bridge
- transaction information
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Description
311191 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(1 ) 相關申請案之對照 美國專利申請案08/472,603 "包含輸入及輸出讀取及寄存 寫入(posted writes )緩衝機制之資料處理系統”’該案係於 1995年6月7日提出申請,内部編號爲AA9-95-012,且該 申請案係讓渡給本發明之受讓人。 美國專利申請案〇8/〇7〇, 134”在多個PCI匯流排環境中設 定各PCI橋接器(bridges)組態之方法及裝置”,該案係於 1993年5 f 2 8日提出申請,内部編號爲BC9-93-01 2,且-該: 申請案係讓渡給本發明之受讓人。 美國專利申請案08/552,034”增強系統匯流排以夾雜若干 匯流排交易之系統及方法,,,該案係於1995年1 1月2日提 出申請,内部編號爲AA9-95-130,且該申請案係讓渡給本 發明之受讓人。 發明背景_ 1 ·發明領域 本發明係有關資料處理系統,尤係有關其中包含可有效 率地提供主橋接器(host bridge)之作用功能且同時亦提供 諸如週邊二紐:件互連(Peripheral Component Interconnect ;簡 稱PCI)匯流排等輔助匯流排(secondary bus)的雙(兩個)匯 流排介面的機制之資料處理系統。 2 .相關技術説明: 諸如週邊組件互連(PCI)匯流排規格等用於資料處理系統 的許多標準匯流排架構包含通過一匯流排至匯流排橋接器 的各交易之順序規則,其中該匯流排至匯流排橋接器連接 -4 - 本紙張尺度適用中國國家標準(CNS ) A4^格(210 X29*7公釐) -----------裝-- 一"_ (諳先閲讀背面之注意事cf再填寫本頁) 訂 線 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(2 ) 一 一 ~ 至}兩個具有相同匯流排通訊協定之匯流排。此類交易的 子有·自一主處理器輸出到一週邊裝置之讀取要求;( 回=於讀取要求)而其中包含自週邊裝置輸入到主處理器 的=料之讀取回覆;或寄存寫入,其中係將一寫入命令寄 存7、匯流排至匯流排橋接器中之一緩衝器,而讓主處理 ,繼續進行其他的處理。本文之寄存寫入(p〇stedwnte)意 才曰在啓始匯流排(initiating bus)上已完成了該寫入,並 知4寫入二p令寄存在主橋接器中,以供未來在目的地匯策二 排上疋成菽寫入命令。在現有的匯流排至匯流排橋接器架 構中:要求在完成一通過該匯流排至匯流排橋接器之讀取 父易之前,必須先沿著輸出(離開主處理器)方向及輸入( 朝向主處理器)方向清除各寫入緩衝器;或定義特走的匯 泥排至匯流排順序規則,例如在用於pci匯流排架構的pQ 區域匯流排規格2.1版中規定的順序規則。清除緩衝器的 要求可犯產生效也上的問題,這是由於暫停了處理器的讀 取,而在橋接器之緩衝器中有任何寄存寫入時還要重新嘗 試這些讀取。本文中之重新嘗試(retry)意指:主控裝置 (master)斤定址的目標裝置(target device)確認該存取,但一 通知該目標裝置正在忙碌中,並終止此次交易,而主控裝 置將於稍後再度重新嘗試該存取。 現有的匯流排至匯流排橋接器架構通常也提供一個主要 介面及一個輔助介面。此種PCI匯流排架構將得到只有十 個(10)匯流排負載(load)的有限匯流排負載能力。—個銲 接上的裝置(soldered device)(轉接器)算作一個負載,一 請 先- 閱 讀 背 面- 之 注 意 事- 巧' 再 旁 裝 it 線 本紙張尺度適用中國國家標準(CNS ) -5- 經濟部中央標隼局員工消費合作社印製 311191 A7 _ B7 五、發明説明(3 ) 個插在插槽上的轉接器算作兩個負載。因此,一個PCI主 橋接器最多只能有4個直接連接到其輔助匯流排之插槽。 如果只連接了較少的插槽,則可連接更多的鍀接上的裝置 。主橋接器亦算作輔助匯流排上1 〇個負載中之一個負載。 因而在一需要許多插槽的系統内必須提供多個主橋接器, 或者提供多個PCI-PCI橋接器,或者施行上述兩種方式之 組合,才能產生所需的插槽。 本文中將一連接一個PCI匯流排至另一 PCI匯流排之匯-流I 排至匯流排橋接器稱爲PCI-PCI橋接器。通過一PCI-PCI橋 接器的交易之順序規則係包含在PCI區域匯流排規格2.1版 中。本文中將一連接一個或多個主處理器、系統匯流排、 或其他系統互連裝置至一 PCI匯流排之橋接器稱爲PCI主橋 接器(PCI Host Bridge ;簡稱PHB)或主橋接器。 主橋接器有超過PCI-PCI橋接器的一些特有要求,但對 其施加的限制條件也不如PCI-PCI橋接器之多,因爲對主 橋接器而言,主橋接器介面的第一(系統)端上大部分的交 易來源都係由一個或多個主處理器發出,而非由I/O裝置 發出。二— * 於 1992 年 7 月出版的"IBM Technical Disclosure Bulletin” 第233頁的一篇文章’’高效能透通式橋接器之架構'’中,示 出一種具有可連接網路的若干多埠橋接器之高效能橋接器 架構,此種橋接器包含若干缓衝組件,用以保證在橋接器 内均勻處理讀取或寫入資料之傳送。 雖然這篇文章係大致有關於橋接器效能之改良,但該文 -6- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210 X 297公釐) ------------私衣------ΪΤ------.^ ~ ~ I (請先閱讀背面之注意事9再填寫本頁) 五、發明説明(4 Α7 Β7 經濟部中央標準局員工消費合作社印 章並未提出匯流排負載限制之問題、及消解這些限制之方 式。 美國專利5,333,269"在來源與目的地使用者之間經由一 共用记憶體傳送訊息之機制"揭露了一種共用匯流排,其 中一具有若干獨立緩衝器之記憶體、一記憶體介面、及一 中央制單元係連接到該共用匯流排。該記憶體介面自各 來源使用者接收訊息,將該訊息儲存在所選擇的的緩衝器 ’並將這^緩衝器鏈接在一起。該控制裝置回應自該記憶: 體介面接收的命令,而產生輸入訊息提示信號、及輸出訊 息提示信號。 雖然該專利有些類似於高效能匯流排橋接器之架構,但 是孩專利並未提出或建議對有限匯流排負載能力這一問題 的解決方式。 美國專利5,247,620”具有用於連接網路的位址檢查電路 之橋接裝置”揭露了多個輸入及輸出緩衝器,用以讀取自 處理杏傳送到各週邊裝置之資訊,且在網路環境中提供橋 接功能。 雖然該— 專~^在圖丨中示出一種具有一緩衝記憶體之匯流_ 排至匯流排橋接器,但是該專利並未揭露或建議—種在匯 机排至匯流排橋接器中改善匯流排負載能力之機制,其中 該機制無須多個主橋接器及(或)多個PCI-PCI橋接器等。 曰這些習用技術都未揭露或建議—種對加入多個i接器以 提供扇出(fan-out)(負載)能力的需求降低之方法。 π 尤其在一系統需要比正常容許的插槽數(例如—pci匯流 _ - 7- 本纸張尺^家梂準(CNS) A石(21〇χ2—着了----—__ (請先閲讀背面之注意事項再填寫本頁) .裝- 訂 線
I III I I I- I · 經濟部中央標準局員工消費合作社印製 311191 A7 B7 五、發明説明(5 ) 排最多有四個插槽)之輔助匯流排插_槽,且需要有效率的 對等式(peer to peer)作業時,還會產生一特定的問題。目 前業者解決此問題的方式是提供額外的主橋接器,或提供 多個PCI-PCI橋接器,用以產生超出一個主橋接器有典型 四個插槽能力之額外插槽能力。這些傳統的技術嘗試解決 對額外插槽的需求,但是並無法滿足對有效率的對等式支 援且同時儘量減少主橋接器及匯流排至匯流排橋接器之需 求。. - 發明概述- 因此,本發明之一目的在於有效率地在一主橋接器中沿 著輸入及輸出方向處理多個混合交易。本發明亦包含一控 制機制,用以提供一可增加扇出(負載)能力之雙輔助匯流 排介面,本發明並提供一基本内部匯流排至匯流排橋接器 能力,可以提昇兩個輔助匯流排介面間之對等式支援。 本發明提供了 一可產生兩個輔助匯流排介面之雙主橋接 器,因而大幅擴展主橋接器的輔助匯流排介面之插槽扇出 能力。例如,在一 PCI匯流排的情形中,將在一個PCI主橋 接器的控一前下提供2 0個匯流排負載,而非一般的1 〇個負一 載。 本發明亦提供適當的控制邏輯電路,而將兩個輔助匯流 排視爲一個邏輯匯流排(以匯流排仲裁之觀點而言),並提 供跨越兩個輔助PCI匯流排介面之對等式支援。 本發明實現了這些附加的特徵及效益,且不會對軟體造 成影響。 -8 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) ,-----------裝------訂------線 ~ * i ~ (請先閱讀背面之注意事項再填寫本頁) 歷·*妯入*明在雙王橋接器的上層部分中(在主要手统 匯流排介面之下) (杜王要糸,.无 的形式、個王橋接态功能而加人了簡化 能產二:流排方向控制邏輯電路及其他的控制功 月匕產生又輔助匯流排介面。 可私這些技術應用於主橋接哭,3 士路 寫入及讀取^ 大致可應用於也寄存 、 又易之匯流排至匯流排橋接器。 ::已廣泛地概述本發明的各項特徵及技術優點,而可 、了 _,下文中之本發明詳細説明。將於下文 成本發明申社έ »兄月-¾ π專利範圍主體的本發明之其他各項特徵及優 點0 附圖簡述 爲了可以更芫全了解本發明及其各項優點,請參照下列 説明並配合各附圖,這些附圖有: …、 圖1疋—實施本發明的資料處理系統之方塊圖; 一圖2是一主橋接器(例如一 PCI主橋接器)之方塊圖,圖中 7F出本發明根據圖丨所示系統而採用的各項基本主橋接器 特徵; 經濟部中央標準局員工消費合作社印製 圖3 a及卞是針對輸出及輸入路徑上每一類的交易示出控一 制圖2所示主橋接器中各交易之邏輯表; 囷4疋主橋接為之另一詳細方塊圖,該主橋接器亦包本 一组可提供根據本發明的雙輔助1/〇匯流排介面及對等式 支援之方向把制邏輯電路及其他控制裝置; 圖5疋本發明另—較佳實施例之方塊圖,其中單—主橋 接器支援多個輔助匯流排。 -9- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 311191 A7 B7 五、發明説明(7 ) 較佳實施例之詳細説明 本發明有效率地在一主橋接器中沿著輸入及輸出方向處 理多個混合交易,亦包含一種控制機制,用以提供一可使 扇出(負載)能力加倍的雙輔助PCI匯流排,但本發明亦提 供一基本的内部PCI-PCI橋接器能力,可提昇兩個輔助匯 流排介面間之對等式支援。 因此,一資料處理系統包含:一個或多個主處理器;若 干週邊裝_置;以及一個或多個橋接器,該等橋接器可利-用-諸如網路中之連接週邊裝置而連接於該等一個或多個主處 理器、該等週邊裝置、與其他的主處理器之間。一主匯流 排至匯流排橋接器連接於一主要匯流排(例如一系統匯流 排)與一雙輔助匯流排(例如一 PCI匯流排等I/O匯流排), 其中爲了便於清晰説明,將把主要匯流排視爲輸出交易之 來源、及輸入交易之目的地,並將把輔助匯流排視爲輸出 交易之目的地、及輸入交易之來源。視實施方式而定,主 要匯流排上的不同交易可以或不可以與輔助匯流排上的其 他交易同時發生。每一主橋接器包含一輸出資料路徑、一 輸入資料_「落徑、及一控制機制。該輸出資料路徑包含一佇-列缓衝器,用以按照自主要匯流排接收的順序(或其他順 序)儲存各交易,其中該佇列缓衝器中之各要求可混合於 讀取要求與寫入交易之間;該輸出路徑亦包含若干其他的 緩衝器,用以儲存讀取回覆資料及位址資訊。 該輸入路徑是該輸出路徑之鏡像,係將各謂取要求及寫 入要求儲存在一交易缓衝器中,並將各讀取回覆儲存在若 -10 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 41. · Ilf - - - -- I m _- n.= -!少^In s - is ..... - - 1-- Τ» m I-----I. .1 ! ------ , . i i (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 五、發明説明(8 ) ---_ 2其他的緩衝器中。主橋接器中之輸入路徑及輸出路徑係 受控於一狀態機’該狀態機考慮兩個方向上的活動,並容 许或禁止超前交易。在本文中超前(bypass)意指:縱使〆 先則的父易比一後續的交易更早進入佇列,但可容許在該 先前的交易之前先處理該後續的交易。 本發明容許在一根據某一特定型態交易及所界定—組順 序規則的預定狀態機之控制下,以循序或非循序之方式處 理各輸入!輸出交易。此外,在—可讓讀取交易接續在-寫二 入又易之獲而無須清除緩衝器的機制下,該機制可以有效 率地處理一主橋接器中之各輸入及輸出交易。 在各不同的交易通過一主橋接器時,本發明可保持這些 不同交易間之正確資料一致性。在啓始匯流排上完成諸如 謂取要求等其他的交易之前,必須先在目的地匯流排上完 成(資料提取)這些交易。例如,一主處理器可自1/〇匯流 排上的一週邊裝置要求資料。必須自目的地匯流排上的該 週邊裝置提取該資料,並在該交易被視爲完成之前先將該 資料經由主橋接器提供給主處理器。由於具有本發明之各 項特徵,進行諸如讀取等交易,而無須清除寄存寫入。- 在本文中寄存讀取(posted read)意指:目標裝置確認該 謂取’並通知該裝置正在忙碌中,然後以一重新嘗試控制 信號終止該讀取;主控裝置(提出要求之裝置)將於稍後再 度嘗試。本發明之主橋接器然後寄存該讀取要求以供後續 處理,因而主控裝置於稍後再度嘗試時’該主橋接器可能 可供應該讀取資料。如果主控裝置在主橋接器取得所要求 -11 - 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇x297公釐) i錆先閲讀背面之注意事項存填寫本買) 装. 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(9 ) 資料之前再度嘗試,則橋接器將再度通知重新嘗試,但並 不將該讀取要求的第二份拷貝儲存在緩衝器中。主橋接器 可以標示一處理器之讀取要求,而無須該處理器重新嘗試 〇 一般而言,根據本發明,載入作業(有關一主處理器之 讀取作業)路徑及儲存作業(有關一主處理器之寫入作業). 路徑應獨立於各週邊裝置與系統記憶體間之直接記憶體存 取(Direct Memory Access ;簡稱DMA)路徑,以便提昇放-能且易於實施。請注意,載入及儲存作業將考慮各交易之 流程,其中一載入作業將使資料載入一主處理器,而一儲 存作業將使資料自一主處理器儲存在一週邊裝置。 此外,當有兩個載入作業來到同一位址,則前一載入到 一主橋接器的週邊裝置記憶體空間(記憶體輸出緩衝器)或 週邊裝置I/O空間之前,不得將後一載入到同一主橋接器 的週邊裝置記憶體空間或週邊裝置I/O空間(I/O輸出緩衝器) 之要求傳送到I/O匯流排。此種方式在兩個位址不同時可 提昇效能(容許通過),但在一個或兩個處理器寫入同一位 址時,可_一貧免一個處理器誤用另一處理器資料之問題(亦— 即取得舊的資料)。 此外,根據本發明,將容許DMA讀取回覆超前在主橋接 器中緩衝儲存的先前各載入及儲存交易,以避免死結 (deadlock)。這是一種與匯流排至匯流排橋接器不同的要 求,並要求主橋接器與PCI匯流排間適當的互動,以便提 昇效能。此外,在前一儲存到一主橋接器的週邊裝置記憶 _-12 -_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -----------批衣-------玎------.^ - - i - (請先閱讀背面之注意事哼再填寫本頁) 經濟部中央標準局員工消費合作社印製 311191 A7 B7 五、發明説明(1〇 ) 體空間或週邊裝置I/O空間之前,不得先將載入或儲存到 同一主橋接器的週邊裝置記憶體空間或週邊裝置I/O空間 之作業傳送到I/O匯流排。(亦即,必須保持多個儲存到一 主橋接器所產生I/O匯流排的作業之順序,且一載入作業 不得越過一儲存作業。) 本發明提供了一種可產生兩個PCI輔助匯流排介面之PCI 雙主橋接器(請參閲圖4),而提供了 一種可有效率地擴展 PCI主橋^器的輔助匯流排介面之插槽扇出能力。此種-方二 式可在一個PCI主橋接器下提供2 0個匯流排負載,而非一 般的1 0個負載。並提供了適當的内部控制邏輯電路,而將 兩個輔助PCI匯流排視爲一個邏輯匯流排(以匯流排仲裁之 觀點而言)。此外,本發明亦提供了適當的内部控制邏輯 電路,而亦提供跨越兩個輔助PCI匯流排介面之對等式支 援。 係在不對軟體造成影響的情形下提供上述的各項附加特 徵及效益。 本發明亦簡化一系統,而在雙主橋接器的上層部分中( 在主要系孩厂匯流排介面之下)只包含一個PCI主橋接器功能-,並產生基本上具有匯流排方向控制邏輯電路及其他控制 功能之雙輔助PCI匯流排介面。 可將這些技術應用於主橋接器,並可大致應用於亦寄存 寫入及讀取交易之匯流排至匯流排橋接器。 請參閲圖1,現在將説明一實施本發明之資料處理系統 -13- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) —. 裝 : 二=口 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(11 ) 系統(10)包含至少一個連接到一主要匯流排(14)之主處 理器(12 ),6亥主要匯流排(14)的例子有可爲多處理器,手统 所用之系統匯流排。亦可將圖1中虛線所示之其他處理器 (12)連接到匯流排(14)。 主橋接器(20a)亦連接到系統匯流排(14),該主橋接器 (20a)係連接於主要匯流排(14)與輔助匯流排(丨6)之間。系 統記憶體(1 5 )亦係連接到系統匯流排(14)。亦可將其他的 裝置(30)二(40)連接到匯流排(16)。在舉例而非限制的_情二 形下,裝置(40)可以是將一 PCI匯流排(例如匯流排(16))與 另一 I/O匯流排(1 7)連接之另一橋接晶片,該另一 I/O匯流 排(17)的例子爲IBM公司供應的微通道(MicroChannel)匯流 排(MicroChannel是IBM公司之商標)。圖中亦示出各微通 道(MicroChannel ;簡稱MC)週邊裝置(19)係連接到MC匯流 排(17)。因此,各MC裝置可經由PCI-MC橋接器(40)及主 橋接器(20a)而與主系統上的記憶體(15)、處理器(12)等各 組件通訊。雖然在本文中所用的MC是一個例子,但是請 注意,本發明之範圍亦包含配合ISA、ESA、VME匯流排 等I/O匯荩排使用的他種橋接晶片(40)及週邊裝置(19)。此-外,另一橋接器(20)係連接到匯流排(16)及第三匯流排(1 8) 。亦可將若干週邊裝置(22&)、(221?)、(22幻、及(22(1)連接 到匯流排(1 8)。在一較佳實施例中,橋接器(2 0)是一匯流 排至匯流排橋接器,用以連接具有相同通訊協定之各匯流 排,亦即,匯流排(16)及(18)都是PCI匯流排。 舉例但並非對本發明之範圍加以限制之下’匯流排(16) -14 - 本紙張尺度適用中國國家標準(CNS ) A4規格(2i〇X297公釐) ----.-------抽衣------1T------^ -If ί (請先閱讀背面之注意事項再填寫本頁) 311191 A7B7 五、發明説明(12 ) 經濟部中央標準局員工消費合作社印製 及(18)皆可爲一已成爲工業標準的PCI匯流排。 圖5是本發明組態之詳細方塊圖。系統匯流排(14)仍然將 至少一個CPU (12)連接到系統記憶體(15)。一個雙主橋接 器(400)亦係連接到系統匯流排(14)(參閱圖4)。橋接器 (400)包含控制邏輯電路(406),用以提供可讓兩個輔助匯 流排(402)及(404)受控於橋接器(400)之功能(例如透通式 對等式支援及交易方向控制)。I/O裝置(401)及(403)係分 別連接到_匯流排(402)及(404)。在一較佳實施例中,輔_助 匯流排(4 0^5)及(4 0 4)是P CI匿流排。如上文所述,可連接到 傳統PCI匯流排的裝置(插槽或銲接上的組件)數目受到限. 制。本發明可讓不同的匯流排(402)及(404)被視爲單一邏 輯匯流排(以匯流排仲裁之觀點而言),以便增加單一主橋 接器(400)可支援的週邊裝置數目。 請參閲圖2 ’現在將詳細説明主橋接器(2〇a)。在本發明 較佳·《私例的用法中,術語"輸出”(outb〇und)意指那些離 開處理器(12)之交易,而術語,,輸入”(inb〇und)意指那些朝 向處理器(12)之交易。 橋接器了2t)a)具有兩個資料路徑,亦即輸出路徑(2〇2)及 輸入路徑(2〇4)。所有的輸入及輸出交易皆受控於狀態機 (206)。 、 當又易路由器(208)接收到一輸出交易時,即檢查交易林 式,以便決定該交易是否爲一讀取要求(對資料之要求) 一讀取回覆(提供資料的對讀取要求之回應)、或—寫入要 求(將資料置於一特定裝置之要求)。 本紙張尺度國家標準(CNS ) A4規格 (請先閱讀背面之注意事項再填寫本頁) 裝· 、51 線 -15- 311191 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(13 ) 一讀取要求之格式爲一位址及一控制資訊。一讀取回覆 之格式包含一位址'控制資訊、以及曾被要求而現在被傳 送到提出要求的原始裝置之資料。 诸如寄存記憶體寫入(poseted Mem〇ry w出e ;簡稱PMW) 或I/O寫入(I/O Write ;簡稱]:/〇 wr)等寫入交易包含一位 址、控制資訊、以及將被寫入所選擇位址之資料。 例如,假設在交易路由器(2〇8)中目前正進行中之交易爲 一讀取要f,則將把該交易傳送到若干循序緩衝器(21〇)_、-(2 12)、(2Γ4)的其中之一。循序緩衝器登綠(21〇)、(212)、 (214)可以有任何適當數目的緩衝器登錄,且該等缓衝器登 錄之長度適於處理預期將在橋接器(2〇a)中等候之交易堆疊 。此外,如果該交易是一諸如1/0寫入或寄存記憶體寫入 等寫入又易,則將把該交易傳送到循序緩衝器(2丨〇)、(2 i 2) 、(2 14)的其中之一。 如果在交易路由器(208)中等候的交易是—讀取回覆 (Read Reply ;簡稱RRP) ’則將該讀取回覆交易傳送到平 行緩衝器登錄(216)、(218)的其中之一。 在任何時%,交易選擇電路(220)所選擇且傳送到一輔助一 匯流排之交易都受控於狀態機(206)。因而可讓諸如以非循 序方式進行循序緩衝器(210)、(212)、或(214)中所儲存的 各交易’或進行平行緩衝器(2 16)、(2 18)中之讀取回覆交 易。 輸入路徑(204)包含與輸出路徑(202)相同的元件,但不 同點在於係以相反的順序連接這些元件。亦即,交易路由 ___ -16- 本紙張 用巾 gin 家網^ (CNS) (21GX297公楚) ——---------- 1— . ..士^丁 ------- I .1 _ n T 口 _ · I f (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(14 器(222)係連接到輔助匯流排(16)(參閲圖!)。如上文中參 照輸出交易路由器(208)所述者,輸入交易路由器(222)係 受控於狀態機(206)。每一交易被繞送到循序輸入緩衝器 (224)、(226)、及(228)的其中之一,以便進行讀取要求 (Read Request;簡稱RRQ)及寫入交易(1/〇寫入及pMW)。 讀取回覆交易被傳送到平行緩衝器(232)、(234)。輸入選 擇電路(230)在狀態機(206)的控制下控制來自循序緩衝器 (224)、(2^26)、或(228)、或來自平行緩衝器(232)或(U4). 的交易之傳送。 狀態機(206)係在圖3 a及3 b所示的狀態機邏輯表界定的 協足之控制下作業’以便控制以輸出方向、輸入方向、或 雙向流動的多個交易。 έ青參閲圖3 a及3 b,現在將説明用來控制狀態機(2〇6)的 邏輯表。在邏輯表(3a)上方的是代表輸出交易的各交易, 爲方便起見將把這些交易稱爲第—交易。沿著邏輯表(3a) 左側的疋輸出交易,爲方便起見將把這些交易稱爲第二交 易。同樣地,在邏輯表(3b)上方的是代表輸入交易的各交 易’爲方—便'起見將把這些交易稱爲第—交易。沿著邏輯表_ (3b)左側的是輸入交易,爲了方便起見將把這些交易稱爲 第二交易。 請注意’對於圖3 a及3 b邏輯表中之各登綠而言,” 0,,登 錄意指:一後續的(第二)交易不得超越一較早的(第一)交 易。” 1 ”登綠意指:如果一後續的交易必須超越一較早的 交易以便交易的進行,則必須容許該後續的交易進入橋接 -17- 私紙張尺度適用中國國家標準(CNS ) A4規格(210X297公餐 -----------t.------ΐτ-----.——.ii - - _ ~ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(15 ) 器,否則將發生死結。”0/1 ”登錄意指:可容許一後續的交 易超越一較早的交易,但是不一定要如此進行(無順序要 求,亦即不必介意的情形;且可依據效能及實施成本上的 考量而實施之)。亦即,”0/1”在某些情形中可容許交易的 超前,但其他的情形中則不容許,這將取決於特定的情況 及實施方式。 必須容許DMA讀取回覆資料超越在主橋接器中缓衝儲存 的先前各載入及儲存交易,以便避免死結。這是一種與-匯-流排至匯琉排(例如PCI-PCI)橋接器不同的要求,且要求 在一主橋接器與該PCI匯流排間之適當互動。此種方式亦 可提昇效能。 例如,如果有一個形式爲讀取要求(RRQ)之輸出第一交 易、及一形式爲讀取回覆(RRP)之輸出第二交易,則圖3 a 所示邏輯表中行與列之交叉示出一個一(1)。該邏輯表中 任何位置的一”指示必須容許一後續的交易超越此先前的 交易。因此,必須容許具有DMA資料的讀取回覆(RRP)超 越讀取要求。此外,我們可看出:必須容許一 RRP超越一 諸如PMW或I/O寫入等窝入作業。由於容許DMA資料(RRP)* 作業超前處理器的載入及儲存作業,所以可消除前文討論 到可能引發死結狀況的問題。舉例而言,假設MC裝置(19) 以一 DMA要求向系統記憶體(1 5)要求資料。因此,一 RRQ 交易被置於循序缓衝器(224)、(226)、及(228)的其中之一( 因爲這是一個輸入作業)。在此種情形中,假設該RRQ係 存放在緩衝器(228)中。在自系統記憶體(15)送回DMA資 -18- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ----------种衣------ΪΤ------0 , . - -(請先閱讀背面之注意事碩再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 _____B7 五、發明説明(16 ) 料之前,處理器(12)將瘠一寫入作業發出到MC裝置(19)。 因此,諸如一 I/O寫入交易被置於循序緩衝器(2 1〇)、(2 i2) 、(2 14)的其中之一(因爲這是一個輸出交易)。在此種情形 中,假設I/O寫入被置於緩衝器(2 14)中。系統記憶體〇5) 然後回應MC裝置(19)之RRQ,將RRP(包括所要求之DMA 資料)存放在平行緩衝器(2 16)、(2 1 8)的其中之一(例如緩 衝器(216))。如上文所述’諸如M C裝置(19)等某些I/O裝 置之通訊声定需要這些I/O裝置保持對匯流排之控制權_,. 直到完成莓一交易爲止。因此,可能存在有潛在的死結狀 況,這是因爲緩衝器(214)中之I/O寫入作業可能因Mc裝 置(19)正在等候平行緩衝器(216)中之DMA資料而無法完 成。本發明由於容許緩衝器(2 16)中之RRP交易(包括Dma 資料)超前緩衝器(214)中之I/O寫入,而不會發生此種死、择 狀況,且完成MC裝置(19)提出的DMA要求。當然,本發 明也使其他的死結狀況不會發生,此類死結狀況的彳列子有 循序緩衝器(214)中之?1^\¥或11尺(^交易可能與緩衝器(216) 中之RRP衝突時。 圖3 a及T万所示各邏輯表的任何位置中之''零"指;,,,, - 7 *1曰7JT —被林-
止的匯流排交易。因此,不容許作爲第一交易的—輸出J 入作業被後續作爲第二交易的一輸出讀取要求超前。在此 處的用法中,”超前”意指:在完成一第一要求之前,先在 目的地匯流排上完成一第二要求。然而,如果今® 、 邊弔—X易 是諸如一輸出寫入交易’則必須容許一輸出讀取回覆六易 之超前。 II---.------裝------訂------線 I I 寺 * (請先閱讀背面之注意事項再填寫本頁) -19-
A7 B7 經濟部中央標準局員工消費合作社印製 311191 五、發明説明(17 請注意,邏輯表㈣及(3b)中所有爲零(0)的位置指示— 涉及寫入交易之被禁止的匯流排交易。例如,作爲第二交 易的-輸出讀取要求不得超前一作爲第一交易的輸出窝入 。如圖3b所示,我們可看出同一原理適用於輸入交易。因 此,_如圖3b所示,一輸入讀取要求(RRQ)、讀取回覆(RRP) 、或寫入交易(PMW)不得超前—作爲第一交易的較早的輸 入寫入(PMW)。控制狀態機(2〇6)作業的邏輯表(3幻及(外) 分別控制交易路由器(208)及(222)以及交易選擇電路(22〇): 及(230)中吝交易之選通。熟悉本門技術者當可了解如何可 在控制邏輯電路中實施邏輯表(33)及(31>)中所代表的邏輯 、以及如何在狀態機(206)内包含此種邏輯。 在較佳實施例的情形中,此時在一使用諸如由ibm公司 供應的 PowerPC 004 微處理器(P〇werPC及 p〇werpc 604 是 IBM公司之商標)等具有獨特特性的微處理器之電腦系統 中’一 PCI主橋接器(PHB)將一作爲I/O匯流排之pci匯流 排與一系統匯流排連接,則有數個必須提出的考慮點。一 般而言,與處理器(12)相關的載入(RRQ)及儲存、 I/O WR)夸节應獨立於與週邊裝置相關的DMA路徑(例如一 RRP),以便提昇效能且易於實施。此外,對於圖3 a及3 b 所示途輯表中之各0/1"登錄而言,可以超前這些交易,俱 不必然要超前這些交易。是否要超前可依據任何公平對待 規則、效能上的考量、或易於實施(除了在下段中所將述 及的情形)。 對於一 PCI主橋接器而言,當有兩個載入作業來到同/ 20- 本紙張尺度適用國國表標準(CNS ) A4規格(210X297公慶 (請先閱讀背面之注意事項再填寫本頁) •裝. 訂 Μ Β7 五、發明説明(18 經濟部中央標準局員工消費合作社印製 位址’則在前-載入到一主橋接器的週邊裝置記憶 或週邊裝置I/O空間之前,不得將後—載人(例如 易)到同一主橋接器的週邊裝置記憶體空間或週邊裝置以^ 空間之作業傳送到I/O匯流排。如圖3 a所示,我們可看出 :-”0/1”係出現在作爲第-交易的RRQ(載人)作業與—作 A第二交易的RRQ (載入)作業之交又點。在此種情形中, 超前是被容許的,亦即在兩個目標位址並不相同的情形中 可容許超前。然而,如果狀態機(2〇6)中所包含的一比較器 決定這兩個位址是相同的,則第二個RRQ交易不得超越^ 一個RRQ交易。因此,(此種情形中之),,〇/1"指示:視諸如 位址比較的結果等額外因素而定,可以發生第二交易超前 第一父易之情形。此種方式在兩個位址不同時可提昇效能 (由於容許超越),但避免了在一個或兩個裝置存取同 址上的資料時一個裝置誤用另一裝置的資料(即取得舊的 資料)之問題。如果這些交易具有不同的位址,則可超前 。此種方式在兩個位址不同時可提昇效能,但避免了在— 個或兩個裝置寫入同一位址時一個裝置誤用另一裝置的請 取資料(^得舊的資料)之問題,這是因爲兩個装置正在存 取在不同位址上的資料,因而並無衝突存在。 熟悉本門技術者亦當可了解狀態機(2〇6)如何包含—比較 谷’用以決定提出要求之各裝置(例如各處理器(丨所針 對的各位址是否相同。其他的考慮包括下列情形:在前— 像存到到一 PHB的週邊裝置記憶體空間或週邊裝置1/〇空 間之前,不得將後一載入或儲存到同一 PHB的週邊裝置記 21 本紙張尺度適用中國國家標準(CNS〉A4規格(210X297公釐 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(19 ) 憶體空間或週邊裝置I/O空間之作業傳送到I/O匯流排。( 亦即,必須保持一 PHB所產生的多個儲存到I/O匯流排的 作業之順序,而且一載入作業不得超前一儲存作業。)例 如,我們從圖3 a可看出:作爲第二交易的一載入作業 (RR〇)不得超越一儲存作業(PMW或I/O WR),這是因爲有 一個” 0"出現在這些交易的交叉點上。此外,作爲第二交 易的一儲存作業(例如PMW)不得超越作爲第一交易的另一 儲存作業_(PMW或I/O WR),因爲圖3 a中有”0"出現在這-些-交易的交叉點上。 請注意,所有後續的輸入交易都不被容許超前較早的輸 入寄存記憶體寫入(PMW)。圖3b在所有的第二交易(除了 I/O WR以外,因爲這是不適用的)與作爲第一交易的一 P M W間之交叉點示出” 0 ”。此外,必須容許作爲第二交易 的後續輸入寄存記憶體寫入(PMW)超前作爲第一交易的較 早的讀取要求(RRQ)及讀取回覆(RRP),如圖3b中這些交 易的交叉點中之” 1 ”所示。 亦請注意,並沒有提出輸出相對於輸入交易、及輸入相 對於輸出J交"易的邏輯表。在這些情形中’因爲各交易係沿一 著相反的方向行進,而且這些交易正進入不同的位址2間 ,所以這些交易應是獨立的,且並無彼此間之順序要求。 對於任何輸出相對於輸入交易或任何輸入相對於輸出交易 需要順序的情形而言,係由軟體協定處理這些情形,已超 出了本發明之範圍。 請注意,圖3b中之某些邏輯表登錄是”na”。這些情形是 -22 - 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) ------------- 士^------丁_______象 一 t i i (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(20 ) "不適用”,這是因爲在針對一採用PowerPC微處理器的系 統之較佳實施例中並未定義輸入I/O寫入交易。 除了上述各考慮點、以及本發明所引用以供參照的各 IBM專利申請案述及的各種考慮點之外,一採用諸如 PowerPC微處理器的系統中一PCI主橋接器之交易順序要 求係與PCI-PCI橋接器之交易順序要求相同(請參閱PCI區 域匯流排規格第2.1版)。 嘗試一讀取作業且重新嘗試之主控裝置必須周期性第-再二 度%試該謂取5直到冗成該謂取爲止。 請參閲圖4,現在將説明本發明之雙PCI主橋接器(400) ,該雙PCI主橋接器(400)所具有之能力包括提供兩個輔助 PCI匯流排介面(408)、(410),並可提昇效能。 PCI區域匯流排規格定義了 PCI匯流排之電氣特性。在 PCI電氣特性定義中之假設電容性負載、容許預定時序、 及匯流排時序定義下,在最壞狀況下可容許的匯流排負載 數是1 0個負載。本發明可大幅擴展PCI匯流排之插槽扇出 能力,所採用之方式爲提供PCI雙主橋接器(400)(參閲圖4) ,該PCI掌1橋接器(400)係由系統介面(420)連接到系統介-面(4 2 0 ),並依據所實施的各種匯流排通訊協定而交換諸如 資料、位址資訊等控制資訊。橋接器(400)產生兩個PCI匯 流排介面(408)及(410),總共可在PCI匯流排介面(408)、 (4 1 0)上容許有2 0個匯流排負載(最多可使用8個插槽)。此 種雙匯流排晶片由於亦提供了適當的内部控制邏輯電路, 因而可將兩個PCI匯流排(402)及(404)視爲一個邏輯匯流排 -23- 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -----------批衣------ΪΤ------^ 一 - ί { ί (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(21 ) ,且亦提供跨越這些匯流排的對等式支援。 圖4示出本發明所述之能力。所示之PCI雙主橋接器(400) 產生兩個輔助PCI匯流排(402)及(404)。此雙匯流排晶片内 的這些内部資料路徑係受控於方向控制邏輯電路(在控制 邏輯電路(406)内),以便控制PCI輔助匯流排介面(408)、 (4 10)與控制模組(406)内所實施一中央主橋接器控制核心 組間交易之方向,因而使該雙匯流排晶片動作起來基本上 像”一個 '主橋接器,其中設有一組主橋接器輸出及輸入-交二 易缓衝器(¾ 12)、(4 14)。控制邏輯電路(406)將必要的控制 提供給位址解碼、缓衝器控制、交易順序規則、方向控制 (導引)、仲裁、介面控制、對等式控制、及系統時脈、以 及組態設定所需之組態暫存器、與決定何時將一交易視爲 對等式。 圖4中亦示出一對等式橋接器功能之控制邏輯電路(416) 。因而在雙匯流排晶片(400)内提供一種簡單的通過式(無 緩衝儲存)PCI-PCI橋接器功能,用以支援兩個輔助匯流排 (402)與(404)間之對等式作業。控制邏輯電路(406)中所包 含的一個裁器可用來控制兩個輔助PCI匯流排(402)及-(404),而使這兩個PCI匯流排在匯流排仲裁的觀點下以一 個邏輯匯流排之方式運作,但是這兩個PCI匯流排在組態 的觀點下是實體且邏輯的匯流排。爲了使這兩個匯流排 (402)及(404)看起來像兩個獨立的邏輯且實體之匯流排, 主橋接器提供了兩組獨立且包含在控制邏輯電路(4〇6)中之 主橋接器組態暫存器。然而,雙主橋接器(400)將具有一組 -24- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -----r------批衣------ΪΤ------^ 1 ί { ί (請先閱讀背面之注意事項再填寫本頁) j Α7 Β7 五、發明説明(22 ) 共用的緩衝器,而提供給通過將作爲一整體主橋接器的該 橋接器之資料及交易。 控制邏輯電路(406)根據系統一致性規則的交易順序要求 (圖2 )及PCI匯流排順序要求之適當組合,而管理輸出緩衝 器(4 12)及輸入緩衝器(414)。由於使對等式橋接器功能及 控制邏輯電路(4 16)保持爲配合邏輯電路(406)中仲裁器而 運作的簡單通過式功能,所以可將此種功能保持在系統一 致性領域下,且將容許此種功能支援兩個實體PCI輔-助-匯流排(4〇~2)與(4〇4)間之對等式作業。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 控制邏輯電路(406)中之方向控制是必須的,以便根據在 上次匯流排仲裁週期中取得匯流排控制權的主控裝置之位 置,而將資訊沿著正確的方向導引到適當的内部資料路徑 (422)、(424)、或(426)上。當該交易是自處理器輸出到内 部匯流排(422)時,只須將交易控制資訊置於内部匯流排 (424)及(426)即可,並將該資訊分別經由内部匯流排(424) 及(426)提供給PCI匯流排介面(408)及(410),而將該資訊 提供給兩個PCI匯流排(作爲一個邏輯匯流排)。此外,可 根據目標「裝置之位址而將交易導引到適當的PCI匯流排一 (4〇2)或(4〇4)。如果該交易被導引到匯流排(4〇2)及(4〇4), 則並不實際包含目標裝置(例如404)的匯流排之裝置選擇 (DEVSEL#)信號將需要被重新驅動在該匯流排(404)上,使 匯流排(404)上的相減解碼不會回應該交易控制資訊。因而 需要在可能達到的最長時間中是定該相減解碼。此 DEVSEL#信號是一由現有交易的目標裝置所驅動的P C I匯 _-25-_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(23 ) 流排作業信號,用以指示該目標裝置正在回應此交易。爲 了以一個邏輯匯流排之形式作業,當匯流排(402)及(404) 中任一匯流排包含目標裝置時,這兩個匯流排都需要發出 DEVSEL#信號。自内部匯流排(424)或(426)上的一個實體 匯流排輸入到系統的交易將只能經由内部匯流排(422) 而被繞送到系統匯流排(14),而不能被繞送到輸出路徑而 朝向另一實體PCI匯流排。例如,來自匯流排(404)的輸入 PCI交易释經由匯流排(426)及(422)而被繞送到系統,但-將-不會經由内部匯流排(424)而被提供給PCI匯流排(4〇2)。偵 測PCI對等式交易時係依據位址。如果I/O裝置位址落在被 指定爲主橋接器之下的位址範圍(亦即落在控制邏輯電路 (406)中所包含而用來指示哪些位址係在主橋接器之下的兩 組主橋接器組態暫存器中其中一組之範圍内),則這是一 個對等式功能。請注意,位址範圍中在主橋接器之下的一 位址指示:該位址對應於連接到I/O匯流排且受控於雙主 橋接器(400)的那些週邊裝置中的一個週邊裝置。在圖4所 示的情形中,連接到匯流排(402)或(404)的一目標裝置將 有一被視在主橋接器之下的位址。如果作業是一對等式-作業,且位址落在包含該裝置且實施該交易的特定橋接器 之組態暫存器範圍内,則主橋接晶片將完全不理會此作業 ,諸如由於主控裝置及目標裝置都是在匯流排(404)上。如 果該作業是一對等式作業,且該目標裝置是在雙主橋接器 中另一橋接器之下(如另一橋接器的組態暫存器所指示的) ,則如通過式邏輯電路(4 16)所實施的,控制邏輯電路將選 -26- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -----------私衣------1T------.^ - if ~ (請先閱讀背面之注意事項再填寫本頁) 3111Si A7 B7 五、發明説明(24 ) 通對等式橋接器之通過式功能。例如,如果主控裝置係連 接到匯流排(404),且目標裝置係連接到匯流排(402),則 兩個位址將都”在主橋接器之下”,因而該交易是對等式, 且將呼叫通過式控制功能,因爲主控裝置及目標裝置係在 不同的PCI匯流排上。這是有可能的,因爲控制邏輯電路 (406)設有兩组主橋接器組態暫存器。系統將不理會這類在 不同的實體PCI匯流排間之對等式交易,因爲位址並非針 對該系統丄亦即該位址係"低於”主處理器)。 _ 匯流排G〇2)及(404)的各別介面控制(4〇8)及(410)亦可包 含獨立的SERR#及PEER#信號(如PCI匯流排規格中所定義 的)、以及其他的控制信號,這些其他的控制信號可強化 錯誤回復能力,並可使實體匯流排回到靜態以供在使用中 插接裝置之控制。 雖然已詳細説明了本發明及其各項優點,但是我們當了 解,在不脱離下列申請專利範圍中界定的本發明之精神及 範圍下,仍可對本發明作出各種改變、替代、及變化。 ----------裝------II------it . 二 ί ί f請先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消費合作社印製 尺 一紙 本 準 一標 I家 國 國 I中 用 適 |釐 公 7 9 2
Claims (1)
- 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 1. 一種資料處理系統,包含: 一系統匯流排,該系統匯流排連接至少一個具有一記 憶體之處理器; 第一及第二輔助匯流排,皆用以支援一預定數目的週 邊裝置;以及 一連接到該系統匯流排之橋接器,用以耦合該第一輔 助匯流排及該第二輔助匯流排,以便產生一邏輯匯流排 ,該邏_辑匯流排可支援若干大於該預定數目之該等週邊- 裝置。一 2. 根據申請專利範圍第1項之系統,其中該橋接器包含g 制裝置,用以控制該第一與第二輔助匯流排間之交易, 並控制該第一及第二輔助匯流排與該系統匯流排間之交 易。 3. 根據申請專利範圍第2項之系統,其中該控制裝置包含 決定裝置,用以決定該交易中各參與裝置之位置,該等 參與裝置包含在該第一輔助匯流排、該第二輔助匯流排 、或該系統匯流排上的該等週邊裝置、該處理器、及該 記憶1。 ~ 4. 根據申請專利範圍第3項之系統,其中該橋接器又包含 提供裝置,用以在連接到該第一輔助匯流排的該等週邊 • 裝置中之一週邊裝置與連接到該第二輔助匯流排的該等 週邊裝置中之另一週邊裝置之間提供透通式的交易處理 〇 5. 根據申請專利範圍第4項之系統,其中該提供裝置包含 -28- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) l·--·------1------、1T------# - „ < i (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 麵规 1 六、申請專利範圍 傳送裝置,當決定該交易中該等參與裝置中之一參與裝 置係在該第一輔助匯流排上,並決定該等參與裝置中之 另一參與裝置係在該第二輔助匯流排上時,該傳送裝置 將交易資訊自該第一輔助匯流排傳送到該第二輔助匯流 排。 6. 根據申請專利範圍第5項之系統,其中該控制裝置又包 含導引裝置,用以在該第一及第二輔助匯流排與該系統 匯流排間導引該交易資訊。 -二 7. 根據申1青專利範圍第6項之系統,其中該導引裝置包含 供應交易資訊到兩個輔助匯流排之裝置,用以在該交 易資訊之發出裝置係在該系統匯流排時將該交易資訊供 應到該第一及第二輔助匯流排; 供應交易資訊到系統匯流排之裝置,用以在該交易資 訊係在該第一輔助匯流排或該第二輔助匯流排且該等參 與裝置中之一目標裝置係在該輔助匯流排時只將該交易 資訊供應到該系統匯流排;以及 供應易資訊到一個輔助匯流排之裝置,用以在該等-參與裝置中之該目標裝置係在該第一及第二輔助匯流排 中之一輔助匯流排時只將該交易資訊供應到該第一及第 二輔助匯流排中之一輔助匯流排。 8. 根據申請專利範圍第7項之系統,其中在該等參與裝置 中之該目標裝置係在該第一及第二輔助匯流排中之一輔 助匯流排時只將該交易資訊供應到該第一及第二輔助匯 -29 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210Χ297公釐) i---------^------ΪΤ------,ii ' - < i (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 311191_ §88_ 六、申請專利範圍 流排中的一輔助匯流排之該裝置係根據該目標參與裝置 之位址。 9. 根據申請專利範圍第8項之系統,其中該決定裝置包含 複數個組態暫存器,用以儲存該交易中各參與裝置之 位址;以及 對該位址解碼之裝置,用以決定該參與裝置是否在該 第一輔_助匯流排、該第二輔助匯流排、或該系統匯流排-上。 10. —種在一資料處理系統中連接複數個匯流排之方法,包 含下列各步驟: 將至少一個具有一記憶體之處理器連接到一系統匯流 排; 提供第一及第二輔助匯流排,皆用以支援一預定數目 的週邊裝置;以及 將一橋接器連接到該系統匯流排,並耦合該第一輔助 匯流排及該第二輔助匯流排,以便產生一邏輯匯流排, 該邏輯「【流排可支援若干大於該預定數目之該等週邊裝- 置。 11. 根據申請專利範圍第1 0項之方法,其中該連接步驟又 包含下列步驟: 控制該第一與第二輔助匯流排間之交易’並控制該第 —及第二輔助匯流排與該系統匯流排間之交易。 12. 根據申請專利範圍第1 1項之方法,其中該控制步驟包 -30- 本紙張尺度適用中國國家標準(CNS ) Α4洗格(210Χ297公釐) 裝 訂 線 " · ί ΐ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局買工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 含下列步驟: 決定該交易中各參與裝置之位置,該等參與裝置包含 在該第一輔助匯流排、該第二輔助匯流排、或該系統匯 流排上的該等週邊裝置、該處理器、及該記憶體。 13. 根據申請專利範圍第1 2項之方法,其中該連接步驟又 包含下列步驟: 在連接到該第一輔助匯流排的該等週邊裝置中之一週 邊裝置多連接到該第二輔助匯流排的該等週邊裝置中之二 另一週邊裝置之間提供透通式的交易處理。 14. 根據申請專利範圍第1 3項之方法,其中該提供步驟包 含下列步驟: 當決定該交易中該等參與裝置中之一參與裝置係在該 第一輔助匯流排上,並決定該等參與裝置中之另一參與 裝置係在該第二輔助匯流排上時,將交易資訊自該第一 輔助匯流排傳送到該第二輔助匯流排。 15. 根據申請專利範圍第1 4項之方法,其中該控制步驟又 包含下列步驟: 在該Γ第-一及第二輔助匯流排與該系統匯流排之間導引一 該交易資訊。 16. 根據申請專利範圍第1 5項之方法,其中該導引步驟包 含下列各步驟: 當該交易資訊之發出裝置係在該系統匯流排時,將該 交易資訊供應到該第一及第二輔助匯流排; 當該交易資訊係在該第一輔助匯流排或該第二輔助匯 -31 - 本纸银尺度適用t國國家標準(CNS ) Α·4規格(210X297公釐) 裝 訂 線 . : f ί (請先閲讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 流排且該等參與裝置中之一目標裝置係在該輔助匯流排 時,只將該交易資訊供應到該系統匯流排;以及 當該等參與裝置中之該目標裝置係在該第一及第二輔 助匯流排中之一輔助匯流排時,只將該交易資訊供應到 該第一及第二輔助匯流排中之一輔助匯流排。 17. 根據申請專利範圍第1 6項之方法,其中當該等參與裝 置中之該目標裝置係在該第一及第二輔助匯流排中之一 輔助匯排時只將該交易資訊供應到該第一及第二輔助-匯流排ΐ的一輔助匯流排之該步驟係根據該目標參與裝 置之位址。 18. 根據申請專利範圍第1 7項之方法,其中該決定步驟包 含下列各步驟: 提供複數個组態暫存器,用以儲存該交易中各參與裝 置之位址;以及 對該位址解碼,以便決定該參與裝置是否在該第一輔 助匯流排、該第二輔助匯流排、或該系統匯流排上。 裝 訂 線 * ; { ! (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局—工消費合作社印製 -32 - 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/627,810 US6175888B1 (en) | 1996-04-10 | 1996-04-10 | Dual host bridge with peer to peer support |
Publications (1)
Publication Number | Publication Date |
---|---|
TW311191B true TW311191B (en) | 1997-07-21 |
Family
ID=24516227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085107512A TW311191B (en) | 1996-04-10 | 1996-06-22 | Dual host bridge with peer to peer support |
Country Status (6)
Country | Link |
---|---|
US (1) | US6175888B1 (zh) |
EP (1) | EP0801352B1 (zh) |
JP (1) | JP3476174B2 (zh) |
KR (1) | KR100271203B1 (zh) |
DE (1) | DE69736872T2 (zh) |
TW (1) | TW311191B (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6338107B1 (en) * | 1998-12-16 | 2002-01-08 | International Business Machines Corporation | Method and system for providing hot plug of adapter cards in an expanded slot environment |
US6301627B1 (en) * | 1998-12-18 | 2001-10-09 | International Business Machines Corporation | Method/system for identifying delayed predetermined information transfer request as bypassable by subsequently-generated information transfer request using bypass enable bit in bridge translation control entry |
US6529991B1 (en) * | 1999-05-12 | 2003-03-04 | International Business Machines Corporation | Ordering mechanism, ordering method and computer program product for implementing PCI peer to functions |
US6581141B1 (en) * | 1999-05-18 | 2003-06-17 | International Business Machines Corporation | Toggle for split transaction mode of PCI-X bridge buffer |
US6469703B1 (en) * | 1999-07-02 | 2002-10-22 | Ati International Srl | System of accessing data in a graphics system and method thereof |
US6480917B1 (en) * | 1999-08-19 | 2002-11-12 | International Business Machines Corporation | Device arbitration including peer-to-peer access arbitration |
TW528906B (en) | 1999-09-27 | 2003-04-21 | Seiko Epson Corp | Driving method and driving circuit for electro-optical device, electro-optical device and electronic apparatus |
JP3391315B2 (ja) * | 1999-10-20 | 2003-03-31 | 日本電気株式会社 | バス制御装置 |
JP2001256176A (ja) * | 2000-03-13 | 2001-09-21 | Mitsubishi Electric Corp | ブリッジ装置 |
US6678775B1 (en) * | 2000-12-29 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | System enabling automatic error detection in response to removal of bus adapter |
JP2002207688A (ja) * | 2001-01-05 | 2002-07-26 | Mitsubishi Electric Corp | コンフィギュレーションアクセスを複数個のセカンダリポートに経路制御するための方法および装置 |
US6813667B2 (en) * | 2001-09-05 | 2004-11-02 | Hewlett-Packard Development Company, L.P. | Bus extender and formatter apparatus and methods |
US6836813B1 (en) | 2001-11-30 | 2004-12-28 | Advanced Micro Devices, Inc. | Switching I/O node for connection in a multiprocessor computer system |
US6754737B2 (en) * | 2001-12-24 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Method and apparatus to allow dynamic variation of ordering enforcement between transactions in a strongly ordered computer interconnect |
US6883057B2 (en) * | 2002-02-15 | 2005-04-19 | International Business Machines Corporation | Method and apparatus embedding PCI-to-PCI bridge functions in PCI devices using PCI configuration header type 0 |
US6976115B2 (en) * | 2002-03-28 | 2005-12-13 | Intel Corporation | Peer-to-peer bus segment bridging |
JP2004334410A (ja) | 2003-05-06 | 2004-11-25 | Hitachi Ltd | 情報処理装置及びプロセッサ |
US20040243757A1 (en) * | 2003-05-29 | 2004-12-02 | Oliver Brett Douglas | Connecting PCI buses |
US7284082B2 (en) * | 2004-08-19 | 2007-10-16 | Lsi Corporation | Controller apparatus and method for improved data transfer |
US20070005865A1 (en) * | 2005-06-29 | 2007-01-04 | Spry Bryan L | Enforcing global ordering using an inter-queue ordering mechanism |
JP4785637B2 (ja) * | 2006-06-16 | 2011-10-05 | キヤノン株式会社 | データ転送装置及びその制御方法 |
JP4501916B2 (ja) | 2006-09-20 | 2010-07-14 | 日本電気株式会社 | I/o機器の共有システムと情報処理装置共有システム及びそれらに用いる方法 |
US7711888B2 (en) * | 2006-12-31 | 2010-05-04 | Texas Instruments Incorporated | Systems and methods for improving data transfer between devices |
KR100873010B1 (ko) | 2007-05-17 | 2008-12-09 | 한국과학기술원 | 논블록킹 마스터, 버스 중재장치, 버스 시스템, 및 버스중재 방법 |
US8244951B2 (en) | 2008-09-25 | 2012-08-14 | Intel Corporation | Method and apparatus to facilitate system to system protocol exchange in back to back non-transparent bridges |
US9424219B2 (en) | 2013-03-12 | 2016-08-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Direct routing between address spaces through a nontransparent peripheral component interconnect express bridge |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5574869A (en) * | 1992-03-30 | 1996-11-12 | Intel Corporation | Bus bridge circuit having configuration space enable register for controlling transition between various modes by writing the bridge identifier into CSE register |
CA2092631C (en) | 1992-06-19 | 1997-04-08 | Don Steven Keener | Physical partitioning of logically continuous bus |
US5566345A (en) * | 1994-08-31 | 1996-10-15 | Ostrowski; Carl L. | SCSI bus capacity expansion controller using gating circuits to arbitrate DMA requests from a plurality of disk drives |
US5621902A (en) * | 1994-11-30 | 1997-04-15 | International Business Machines Corporation | Computer system having a bridge between two buses with a direct memory access controller and an alternative memory access controller |
US5594873A (en) * | 1994-12-08 | 1997-01-14 | Dell Usa, L.P. | System and method for identifying expansion devices in a computer system |
US5734850A (en) | 1995-07-05 | 1998-03-31 | National Semiconductor Corporation | Transparent bridge between of a computer system and a method of interfacing the buses to operate as a single logical bus |
US5859988A (en) * | 1995-09-29 | 1999-01-12 | Intel Corporation | Triple-port bus bridge |
US5632021A (en) * | 1995-10-25 | 1997-05-20 | Cisco Systems Inc. | Computer system with cascaded peripheral component interconnect (PCI) buses |
-
1996
- 1996-04-10 US US08/627,810 patent/US6175888B1/en not_active Expired - Lifetime
- 1996-06-22 TW TW085107512A patent/TW311191B/zh active
-
1997
- 1997-02-28 KR KR1019970006790A patent/KR100271203B1/ko not_active IP Right Cessation
- 1997-03-20 DE DE69736872T patent/DE69736872T2/de not_active Expired - Lifetime
- 1997-03-20 EP EP97301904A patent/EP0801352B1/en not_active Expired - Lifetime
- 1997-04-02 JP JP08420597A patent/JP3476174B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1049482A (ja) | 1998-02-20 |
KR100271203B1 (ko) | 2000-11-01 |
US6175888B1 (en) | 2001-01-16 |
EP0801352A3 (en) | 1998-10-14 |
DE69736872T2 (de) | 2007-04-26 |
JP3476174B2 (ja) | 2003-12-10 |
EP0801352B1 (en) | 2006-11-02 |
KR970071311A (ko) | 1997-11-07 |
DE69736872D1 (de) | 2006-12-14 |
EP0801352A2 (en) | 1997-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW311191B (en) | Dual host bridge with peer to peer support | |
US5673399A (en) | System and method for enhancement of system bus to mezzanine bus transactions | |
US6138192A (en) | Delivering a request to write or read data before delivering an earlier write request | |
TW400483B (en) | High performance symmetric arbitration protocol with support for I/O requirements | |
US5996051A (en) | Communication system which in a first mode supports concurrent memory acceses of a partitioned memory array and in a second mode supports non-concurrent memory accesses to the entire memory array | |
US5935233A (en) | Computer system with a switch interconnector for computer devices | |
US6986005B2 (en) | Low latency lock for multiprocessor computer system | |
TWI257552B (en) | A data processing system and a method within the data processing system for enabling concurrent, over-lapping data movement associated with separate data clone operations of separate memory cloners | |
TW473665B (en) | Transaction routing system | |
TW498210B (en) | Non-uniform memory access (NUMA) data processing system that decreases latency by expediting rerun requests | |
KR100354117B1 (ko) | 다중 버스 중재 시스템 | |
US6480923B1 (en) | Information routing for transfer buffers | |
JP2001168917A (ja) | 付加的なポートを有する集積回路 | |
JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
US6418503B1 (en) | Buffer re-ordering system | |
JP3531368B2 (ja) | コンピュータシステム及びバス間制御回路 | |
JP3836485B2 (ja) | デバイスコントローラ | |
TW475118B (en) | Bus system for information processing device | |
JP2004185640A (ja) | 記憶装置システム | |
EP0537898B1 (en) | Computer system including video subsystem | |
JP3156669B2 (ja) | 演算処理機能付パケット型メモリシステムの制御方法 | |
JPS633350A (ja) | 半導体記憶装置 | |
JP2001282753A (ja) | 区分化システム用の細粒度pciスロット制御装置 | |
JP2000512407A (ja) | ライトレジスタインターベンション | |
JP2000215256A (ja) | 分散型電子マネ―処理システム |