KR970071311A - 데이타 처리 시스템 및 버스 상호접속 방법 - Google Patents

데이타 처리 시스템 및 버스 상호접속 방법 Download PDF

Info

Publication number
KR970071311A
KR970071311A KR1019970006790A KR19970006790A KR970071311A KR 970071311 A KR970071311 A KR 970071311A KR 1019970006790 A KR1019970006790 A KR 1019970006790A KR 19970006790 A KR19970006790 A KR 19970006790A KR 970071311 A KR970071311 A KR 970071311A
Authority
KR
South Korea
Prior art keywords
bus
sub
buses
transaction
transaction information
Prior art date
Application number
KR1019970006790A
Other languages
English (en)
Other versions
KR100271203B1 (ko
Inventor
가이 린 구쓰리
리차드 알렌 켈리
대니 마빈 닐
스티븐 마크 써버
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR970071311A publication Critical patent/KR970071311A/ko
Application granted granted Critical
Publication of KR100271203B1 publication Critical patent/KR100271203B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

데이타 처리 시스템은 프로세서, 시스템 메모리 및 다수의 주변장치와, 프로세서, 메모리 및 주변장치와 네트워크에서와 같은 다른 호스트 또는 주변 장치들 사이를 연결할 수 있는 하나 이상의 브리지를 포함한다. PCI호스트 브리지와 같은 브리지는 주 버스(예를들어, 시스템 버스)와 부 버스 사이를 연결한다. 호스트 브리지는 2개의 부 버스 인터페이스를 생성하는 이중 호스트 브리지 기능을 제공한다. 이것은 하나의 보통의 호스트 브리지하에서 허용되는 더 작은 슬롯의 수와 비교해서 하나의 이중 호스트 브리지하에서 로딩 능력을 향상시킨다. 또한 중재 제어를 제공하며 적절한 버스 인터페이스에 트랜잭션을 조향하는 부가적인 제어로직이 포함된다. 또한, 두개의 부 버스 인터페이스를 통해 피어 투 피어 지원이 제공된다.

Description

데이타 처리 시스템 및 버스 상호접속 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현한 데이타 처리 시스템의 블럭도, 제2도는 제1도의 시스템에서 본 발명에 의해 사용되는 기본 호스트 브리지의 특징을 도시한 호스트 브리지(예를 들어, PCI 호스트 브리지)의 블럭도, 제3a도 및 제3b도는 제2도의 호스트 브리지에서 아웃바운드 및 인바운드 두 경로의 각 트랜잭션 유형에 대한 트랜잭션의 제어를 도시한 로직테이블, 제4도는 조향로직의 세트와, 본 발명에 의해 제공되는 이중 부 I/O 버스 인터페이스 및 피어 투 피어 지원을 제공하는 다른 제어장치를 또한 포함하는 확장된 호스트 브리지를 도시한 또 다른 블럭도, 제5도는 하나의 호스트 브리지가 다중 부 버스를 지원하는 본 발명의 또 다른 바람직한 실시예를 도시한 블럭도.

Claims (18)

  1. ① 적어도 하나의 프로세서를 메모리에 연결하는 시스템 버스와, ② 소정의 개수의 주변장치(peripheral device)를 각각 지원하는 제1 및 제2부 버스와, ③ 상기 시스템 버스에 연결되며, 상기 제1부 버스와 상기 제2부 버스를 결합하여 상기 소정의 수보다 더 많은 다수의 상기 주변장치를 지원하는 하나의 논리적 버스(logical bus)를 생성하는 브리지(bridge)를 포함하는 데이타 처리 시스템.
  2. 제1항에 있어서, 상기 브리지는 상기 제1 및 제2부 버스 사이의 트랜잭션과, 상기 제1 및 제2부 버스와 상기 시스템 버스 사이의 트랜잭션을 제어하는 수단을 더 포함하는 데이타 처리 시스템.
  3. 제2항에 있어서, 상기 제어수단은 상기 제1부 벗, 상기 제2부 버스 또는 상기 시스템 버스상의 상기 주변장치, 상기 프로세서 및 상기 메모리를 포함하는 상기 트랜잭션에 관련된 장치들(participants)의 위치를 결정하는 수단을 포함하는 데이타 처리 시스템.
  4. 제3항에 있어서, 상기 브리지는 상기 제1부 버스에 연결된 상기 주변장치중의 하나와 상기 제2부 버스에 연결된 상기 주변장치중의 또다른 장치 사이에서 명확한 트랜잭션 처리를 제공하는 수단을 더 포함하는 데이타 처리 시스템.
  5. 제4항에 있어서, 상기 트랜잭션 처리 제공수단은 상기 트랜잭션에 관련된 상기 장치들중의 하나가 상기 제1부 버스상에 있도록 결정되고 상기 관련장치중 다른 것은 상기 제2부 버스상에 있도록 결정될 때 상기 제1부 버스로부터 상기 제2부 버스로 트랜젝션 정보를 전송하는 수단을 포함하는 데이타 처리 시스템.
  6. 제5항에 있어서, 상기 제어수단은 상기 제1 및 제2부 버스와 상기 시스템 버스 사이의 상기 트랜잭션 정보를 조향(steering)하는 수단을 더 포함하는 데이타 처리 시스템.
  7. 제6항에 있어서, 상기 조향수단은, 상기 트랜잭션 정보의 발원지(originator)가 상기 시스템 버스상에서 있을 때 상기 트랜잭션 정보를 상기 제1 및 제2부 버스 모두에 공급하는 수단과, 상기 트랜잭션 정보의 발원지가 상기 제1 또는 제2부 버스중 어느 하나에 있고 타깃이 된 상기 관련장치중 하나가 상기 시스템 버스상에 있을 때 상기 트랜잭션 정보를 상기 시스템 버스에만 공급하는 수단과, 상기 관련장치들중 상기 타깃이 된 한 장치가 상기 제1 또는 제2부 버스중 어느 한 버스상에 있을 때 상기 트랜잭션 정보를 상기 제1 또는 제2부 버스중의 어느 하나에만 공급하는 수단을 포함하는 데이타 처리 시스템.
  8. 제7항에 있어서, 상기 관련장치들중 타깃이 된 한 장치가 상기 제1 또는 제2부 버스중의 어느 한 버스상에 있을 때 상기 트랜잭션 정보를 상기 제1 또는 제2부 버스중의 어느 하나에만 공급하는 상기 수단은 상기 타깃이 된 관련장치의 어드레스에 기초를 두고 있는 데이타 처리 시스템.
  9. 상기 제8항에 있어서, 상기 결정수단은, 상기 트랜잭션에 관련된 장치들의 어드레스를 저장하는 다수의 구성 레지스터와, 상기 어드레스를 디코딩(decoding)하여 상기 관련장치가 상기 제1부 버스, 상기 제2부 버스 또는 상기 시스템 버스상에 있는지의 여부를 판단하는 수단을 포함하는 데이타 처리 시스템.
  10. 데이터 처리 시스템에서 다수의 버스를 상호접속하는 방법에 있어서, ① 시스템 버스에 적어도 하나의 프로세서 및 메모리를 연결하는 단계와, ② 소정의 개수의 주변장치를 각각 지원하는 제1 및 제2부 버스를 제공하는 단계와, ③ 상기 시스템 버스에 브리지를 연결하며, 상기 제1부 버스와 상기 제2부 버스를 결합하여 상기 소정의 수보다 더 많은 다수의 상기 주변장치를 지원하는 하나의 논리적 버스를 생성하는 단계를 포함하는 버스 상호접속 방법.
  11. 제10항에 있어서, 상기 접속단계는 상기 제1 및 제2부 버스 사이의 트랜잭션과, 상기 제1 및 제2부 버스와 상기 시스템 버스 사이의 트랜잭션을 제어하는 단계를 더 포함하는 버스 상호접속 방법.
  12. 제11항에 있어서, 상기 제어단계는 상기 제1부 버스, 상기 제2부 버스 또는 상기 시스템 버스상의 상기 주변장치, 상기 프로세서 및 상기 메모리를 포함하는 상기 트랜잭션에 관련된 장치들의 위치를 결정하는 단계를 포함하는 버스 상호접속 방법.
  13. 제12항에 있어서, 상기 접속단계는 상기 제1부 버스에 연결된 상기 주변장치중의 하나와 상기 제2부 버스에 연결된 상기 주변장치중의 또다른 장치 사이에서 명확한 트랜잭션 처리를 제공하는 단계를 더 포함하는 버스 상호접속 방법.
  14. 제13항에 있어서, 상기 트랜잭션 처리 제공단계는 상기 트랜잭션에 관련된 상기 장치들중의 하나가 상기 제1부 버스상에 있도록 결정되고 상기 관련장치중 다른 것은 상기 제2부 버스상에 있도록 결정될 때 상기 제1부 버스로부터 상기 제2부 버스로 트랜젝션 정보를 전송하는 수단을 포함하는 버스 상호접속 방법.
  15. 제14항에 있어서, 상기 제어단계는 상기 제1 및 제2부 버스와 상기 시스템 버스 사이의 상기 트랜잭션 정보를 조향하는 단계를 더 포함하는 버스 상호접속 방법.
  16. 제15항에 있어서, 상기 조향단계는, 상기 트랜잭션 정보의 발원지가 상기 시스템 버스상에서 있을 때 상기 트랜잭션 정보를 상기 제1 및 제2부 버스 둘다에 공급하는 단계와, 상기 트랜잭션 정보의 발원지가 상기 제1 또는 제2부 버스중의 어느 한 버스에 있고 타깃이 된 상기 관련장치중 하나가 상기 시스템 버스상에 있을 때 상기 트랜잭션 정보를 상기 시스템 버스에만 공급하는 단계와, 상기 관련장치들중 상기 타깃이 된 한 장치가 상기 제1 또는 제2부 버스중의 어느 한 버스상에 있을 때 상기 트랜잭션 정보를 상기 제1 또는 제2부 버스중의 어느 하나에만 공급하는 단계를 포함하는 버스 상호접속 방법.
  17. 제16항에 있어서, 상기 관련장치들중 타깃이 된 한 장치가 상기 제1 또는 제2부 버스중의 어느 한 버스상에 있을 때 상기 트랜잭션 정보를 상기 제1 또는 제2부 버스중의 어느 하나에만 공급하는 상기 단계는 상기 타깃이 된 관련장치의 어드레스에 기초를 두고 있는 버스 상호접속 방법.
  18. 상기 제17항에 있어서, 상기 결정단계는, 상기 트랜잭션에 관련된 장치들의 어드레스를 저장하는 다수의 구성 레지스터를 제공하는 단계와, 상기 어드레스를 디코딩하여 상기 관련장치가 상기 제1부 버스, 상기 제2부 버스 또는 상기 시스템 버스상에 있는지의 여부를 판단하는 수단을 포함하는 버스 상호접속 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970006790A 1996-04-10 1997-02-28 데이타처리시스템및버스상호접속방법 KR100271203B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/627,810 US6175888B1 (en) 1996-04-10 1996-04-10 Dual host bridge with peer to peer support
US08/627,810 1996-04-10

Publications (2)

Publication Number Publication Date
KR970071311A true KR970071311A (ko) 1997-11-07
KR100271203B1 KR100271203B1 (ko) 2000-11-01

Family

ID=24516227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970006790A KR100271203B1 (ko) 1996-04-10 1997-02-28 데이타처리시스템및버스상호접속방법

Country Status (6)

Country Link
US (1) US6175888B1 (ko)
EP (1) EP0801352B1 (ko)
JP (1) JP3476174B2 (ko)
KR (1) KR100271203B1 (ko)
DE (1) DE69736872T2 (ko)
TW (1) TW311191B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338107B1 (en) * 1998-12-16 2002-01-08 International Business Machines Corporation Method and system for providing hot plug of adapter cards in an expanded slot environment
US6301627B1 (en) * 1998-12-18 2001-10-09 International Business Machines Corporation Method/system for identifying delayed predetermined information transfer request as bypassable by subsequently-generated information transfer request using bypass enable bit in bridge translation control entry
US6529991B1 (en) * 1999-05-12 2003-03-04 International Business Machines Corporation Ordering mechanism, ordering method and computer program product for implementing PCI peer to functions
US6581141B1 (en) * 1999-05-18 2003-06-17 International Business Machines Corporation Toggle for split transaction mode of PCI-X bridge buffer
US6469703B1 (en) 1999-07-02 2002-10-22 Ati International Srl System of accessing data in a graphics system and method thereof
US6480917B1 (en) * 1999-08-19 2002-11-12 International Business Machines Corporation Device arbitration including peer-to-peer access arbitration
JP3680795B2 (ja) 1999-09-27 2005-08-10 セイコーエプソン株式会社 電気光学装置の駆動方法、駆動回路及び電気光学装置並びに電子機器
JP3391315B2 (ja) * 1999-10-20 2003-03-31 日本電気株式会社 バス制御装置
JP2001256176A (ja) * 2000-03-13 2001-09-21 Mitsubishi Electric Corp ブリッジ装置
US6678775B1 (en) * 2000-12-29 2004-01-13 Hewlett-Packard Development Company, L.P. System enabling automatic error detection in response to removal of bus adapter
JP2002207688A (ja) * 2001-01-05 2002-07-26 Mitsubishi Electric Corp コンフィギュレーションアクセスを複数個のセカンダリポートに経路制御するための方法および装置
US6813667B2 (en) * 2001-09-05 2004-11-02 Hewlett-Packard Development Company, L.P. Bus extender and formatter apparatus and methods
US6836813B1 (en) 2001-11-30 2004-12-28 Advanced Micro Devices, Inc. Switching I/O node for connection in a multiprocessor computer system
US6754737B2 (en) * 2001-12-24 2004-06-22 Hewlett-Packard Development Company, L.P. Method and apparatus to allow dynamic variation of ordering enforcement between transactions in a strongly ordered computer interconnect
US6883057B2 (en) * 2002-02-15 2005-04-19 International Business Machines Corporation Method and apparatus embedding PCI-to-PCI bridge functions in PCI devices using PCI configuration header type 0
US6976115B2 (en) * 2002-03-28 2005-12-13 Intel Corporation Peer-to-peer bus segment bridging
JP2004334410A (ja) * 2003-05-06 2004-11-25 Hitachi Ltd 情報処理装置及びプロセッサ
US20040243757A1 (en) * 2003-05-29 2004-12-02 Oliver Brett Douglas Connecting PCI buses
US7284082B2 (en) * 2004-08-19 2007-10-16 Lsi Corporation Controller apparatus and method for improved data transfer
US20070005865A1 (en) * 2005-06-29 2007-01-04 Spry Bryan L Enforcing global ordering using an inter-queue ordering mechanism
JP4785637B2 (ja) * 2006-06-16 2011-10-05 キヤノン株式会社 データ転送装置及びその制御方法
JP4501916B2 (ja) 2006-09-20 2010-07-14 日本電気株式会社 Ｉ／ｏ機器の共有システムと情報処理装置共有システム及びそれらに用いる方法
US7711888B2 (en) * 2006-12-31 2010-05-04 Texas Instruments Incorporated Systems and methods for improving data transfer between devices
KR100873010B1 (ko) 2007-05-17 2008-12-09 한국과학기술원 논블록킹 마스터, 버스 중재장치, 버스 시스템, 및 버스중재 방법
US8244951B2 (en) 2008-09-25 2012-08-14 Intel Corporation Method and apparatus to facilitate system to system protocol exchange in back to back non-transparent bridges
US9424219B2 (en) 2013-03-12 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Direct routing between address spaces through a nontransparent peripheral component interconnect express bridge

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574869A (en) * 1992-03-30 1996-11-12 Intel Corporation Bus bridge circuit having configuration space enable register for controlling transition between various modes by writing the bridge identifier into CSE register
CA2092631C (en) 1992-06-19 1997-04-08 Don Steven Keener Physical partitioning of logically continuous bus
US5566345A (en) * 1994-08-31 1996-10-15 Ostrowski; Carl L. SCSI bus capacity expansion controller using gating circuits to arbitrate DMA requests from a plurality of disk drives
US5621902A (en) * 1994-11-30 1997-04-15 International Business Machines Corporation Computer system having a bridge between two buses with a direct memory access controller and an alternative memory access controller
US5594873A (en) * 1994-12-08 1997-01-14 Dell Usa, L.P. System and method for identifying expansion devices in a computer system
US5734850A (en) 1995-07-05 1998-03-31 National Semiconductor Corporation Transparent bridge between of a computer system and a method of interfacing the buses to operate as a single logical bus
US5859988A (en) * 1995-09-29 1999-01-12 Intel Corporation Triple-port bus bridge
US5632021A (en) * 1995-10-25 1997-05-20 Cisco Systems Inc. Computer system with cascaded peripheral component interconnect (PCI) buses

Also Published As

Publication number Publication date
EP0801352B1 (en) 2006-11-02
DE69736872T2 (de) 2007-04-26
JP3476174B2 (ja) 2003-12-10
KR100271203B1 (ko) 2000-11-01
TW311191B (en) 1997-07-21
DE69736872D1 (de) 2006-12-14
JPH1049482A (ja) 1998-02-20
EP0801352A3 (en) 1998-10-14
US6175888B1 (en) 2001-01-16
EP0801352A2 (en) 1997-10-15

Similar Documents

Publication Publication Date Title
KR970071311A (ko) 데이타 처리 시스템 및 버스 상호접속 방법
US5761462A (en) Method and system for supporting peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data-processing system
JP3579198B2 (ja) データ処理システム及びデータ処理方法
US6324609B1 (en) Method and apparatus providing an improved PCI bus system
US5898888A (en) Method and system for translating peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a computer system
JP3790713B2 (ja) 共用バス上の装置に対するトランザクションの選択的宛先設定
JP3232283B2 (ja) Ｐｃｉバスをサポートするコンピュータ・システム
JP4322451B2 (ja) Ｄｓｐメモリ間あるいはｄｓｐメモリとｃｐｕ用メモリ（ｄｐｒａｍ）間データ転送方式
US6189062B1 (en) Apparatus and method for address translation in bus bridge devices
KR20010042382A (ko) 다중구성 백플레인
KR970002659A (ko) 데이타 프로세싱 시스템, 버스간 브리지 및 브리지를 통해 다수의 트랜잭션을 제어하는 방법
US6915365B2 (en) Mechanism for PCI I/O-initiated configuration cycles
US7007126B2 (en) Accessing a primary bus messaging unit from a secondary bus through a PCI bridge
EP0775959A2 (en) Method and apparatus for optimizing PCI interrupt binding and associated latency in extended/bridged PCI busses
US5933613A (en) Computer system and inter-bus control circuit
US5761461A (en) Method and system for preventing peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data processing system
US6996655B1 (en) Efficient peer-to-peer DMA
US6119191A (en) Performing PCI access cycles through PCI bridge hub routing
US6823421B2 (en) Method, apparatus, and system for maintaining conflict-free memory address space for input/output memory subsystems
JP3531368B2 (ja) コンピュータシステム及びバス間制御回路
KR970059914A (ko) 플래시 메모리 시스템
US6230227B1 (en) Computer system with support for a subtractive agent on the secondary side of a PCI-to-PCI bridge
KR19990031220A (ko) 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치
JP2001282753A (ja) 区分化システム用の細粒度ｐｃｉスロット制御装置
WO2004107191A2 (en) Connecting pci buses

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050714

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee