JP3232283B2 - Ｐｃｉバスをサポートするコンピュータ・システム - Google Patents

Ｐｃｉバスをサポートするコンピュータ・システム

Info

Publication number
JP3232283B2
JP3232283B2 JP06004299A JP6004299A JP3232283B2 JP 3232283 B2 JP3232283 B2 JP 3232283B2 JP 06004299 A JP06004299 A JP 06004299A JP 6004299 A JP6004299 A JP 6004299A JP 3232283 B2 JP3232283 B2 JP 3232283B2
Authority
JP
Japan
Prior art keywords
bus
pci
local bus
pci local
line electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06004299A
Other languages
English (en)
Other versions
JPH11328098A (ja
Inventor
リチャード・アレン・ケリィ
ダニー・マーヴィン・ニール
スティーブン・マーク・サーバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH11328098A publication Critical patent/JPH11328098A/ja
Application granted granted Critical
Publication of JP3232283B2 publication Critical patent/JP3232283B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般にデータ処理
の方法および装置に関するもので、特にコンピュータ・
システムの多重周辺コンポーネント相互接続（ＰＣＩ）
ローカル・バス・アクセスを処理する方法および装置に
関する。より詳細には、本発明はコンピュータ・システ
ム内の単一ＰＣＩホスト・ブリッジ全体にわたる多重Ｐ
ＣＩローカル・バスを処理する方法およびシステムに関
する。
【０００２】
【従来の技術】コンピュータ・システムには、一般にシ
ステム・バス、ローカル・バス、周辺バス等のいくつか
の種類のバスが含まれる。種々の電子回路デバイスおよ
びコンポーネントは、該デバイスおよびコンポーネント
全体の間で相互通信が可能となるようにそれらのバスを
介して互いに接続している。
【０００３】一般に、中央処理装置（ＣＰＵ）は、シス
テム・バスに接続されており、該システム・バスを介し
て、同様にシステム・バスに接続されたシステム・メモ
リと直接通信する。また、ローカル・バスは、遅い標準
拡張バスよりもむしろ特定の高集積周辺コンポーネント
に接続するために使用されることもある。そのようなロ
ーカル・バスの一つは、ＰＣＩバスとして知られてい
る。ＰＣＩバス規格下では、グルー論理、「異なる集積
回路間で信号を一致させるのに必要なチップのプロフュ
ージョン」を必要とすることなく周辺コンポーネントを
ＰＣＩバスに直接接続することができる。したがって、
ＰＣＩは高性能周辺装置、例えばグラフィック装置およ
びハード・ディスク装置が該ＰＣＩ上でＣＰＵに接続す
ることができるバス規格を提供することで、拡張バスに
対応付けられた帯域幅制限および一般アクセス待ち時間
を省くことが可能となる。ＩＳＡ（Indsutry Standard
Architecture）バス等の拡張バスは、種々の周辺装置を
コンピュータ・システムに接続する。これらの周辺装置
として、一般に入出力装置（Ｉ／Ｏ）装置、例えばキー
・ボード、フロッピー・ドライブ、およびプリンタが挙
げられる。
【０００４】さらに、３３ＭＨｚ動作用ＰＣＩローカル
・バス規格下では、バスに制約条件がロードされるた
め、一つのＰＣＩバスに接続可能な周辺コンポーネント
・コネクタ・スロットの数はたったの４つである。この
技術的制約条件を克服するため、コンピュータ・システ
ムのエンド・ユーザに対してバス一つあたりさらに４つ
のスロットを付加するという特徴を与える第２の、ある
いはそれ以上の数のＰＣＩローカル・バスを追加するこ
とが設計者によって考えられよう。しかし、ＰＣＩホス
ト・ブリッジは、ＰＣＩバスからシステム・バスへ情報
を転送する上で必要とされる。したがって、一つ以上の
ＰＣＩローカル・バスを加えることで、設計者は多重Ｐ
ＣＩバスをサポートするために多重ＰＣＩホスト・ブリ
ッジおよび（または）ＰＣＩ−ＰＣＩ間（PCI to PCI）
ブリッジを増設しなければならず、それによってシステ
ムのコストおよび複雑性が増大する。
【０００５】したがって、多重ＰＣＩバスをサポートす
る多重ＰＣＩホスト・ブリッジおよび（または）ＰＣＩ
−ＰＣＩ間ブリッジを必要とするＰＣＩをベースとする
システムにおいて、単一ＰＣＩホスト・ブリッジが多重
ＰＣＩバスをサポートすることで、必要とするブリッジ
の数を最小にすることが求められている。さらに、４を
上回る数の周辺コンポーネント・スロットをサポートす
ることが可能な３３ＭＨｚで動作する単一ＰＣＩホスト
・ブリッジを持つことが求められている。本発明は、従
来技術の一部を構成するものではない新規で、かつ独特
な方法でもってこれらの問題のすべてを解決するもので
ある。
【０００６】
【発明が解決しようとする課題】したがって、上述のこ
とから本発明の第１の目的はデータ処理のための改善さ
れた方法および装置を提供することである。
【０００７】また、本発明の第２の目的はデータ処理装
置内において一つのＰＣＩホスト・ブリッジに対して多
重ＰＣＩローカル・バスを処理する改善された方法およ
び装置を提供することである。
【０００８】さらに、本発明の第３の目的はデータ処理
装置内で３３ＭＨｚで動作する各々のＰＣＩバスに対し
て４を上回る数の周辺コンポーネント・スロットをサポ
ートする改善された方法および装置を提供することであ
る。
【０００９】
【課題を解決するための手段】本発明の方法および装置
によれば、プロセッサおよびシステム・メモリはシステ
ム・バスに接続している。複数のＰＣＩローカル・バス
がＰＣＩホスト・ブリッジを介してシステム・バスに接
続している。複数のＰＣＩローカル・バスは、インライ
ン電子スイッチ一組を有しており、それによって複数の
ＰＣＩ周辺コンポーネント・スロットをサポートするＰ
ＣＩローカル・バス・セグメントに各々のＰＣＩローカ
ル・バスが分けられる。インライン電子スイッチは、Ｐ
ＣＩホスト・ブリッジ内のバス制御論理にもとづいて開
閉し、最大８つのＰＣＩ周辺コンポーネント・スロット
がＰＣＩホスト・ブリッジを介することで３３ＭＨｚで
動作するシステム・バスにアクセスすることが可能とな
る。
【００１０】本発明のすべての目的、態様、および特徴
は以下の詳細な記述によって明らかになろう。
【００１１】
【発明の実施の形態】本発明はいくつかの異なるオペレ
ーティング・システムのもとで種々のコンピュータに適
用可能である。例えば、そのようなコンピュータとして
は、パーソナル・コンピュータ、ミニ・コンピュータ、
またはメインフレーム・コンピュータが挙げられる。説
明のために、本発明の好ましい実施形態例は、以下に記
述するように、ＲＳ／６０００（International Busine
ss Machine Corporationによって製造されたシリーズ）
等のミニ・コンピュータで実現される。
【００１２】以下、図面を参照しながら説明するが、図
中の同一符号は同一構成要素を示す。図１は、本発明の
好ましい実施形態例に適用可能なＰＣＩローカル・バス
を有する典型的なコンピュータ・システム１０のブロッ
ク図である。図１に示すように、プロセッサ１２、キャ
ッシュ・メモリ１４、メモリ・コントローラ１６、およ
びダイナミックＲＡＭ（ＤＲＡＭ）１８はすべてコンピ
ュータ・システム１０のシステム・バス２０に接続して
いる。プロセッサ１２、キャッシュ・メモリ１４、メモ
リ・コントローラ１６、およびＤＲＡＭ１８はＰＣＩホ
スト・ブリッジ２４を介してコンピュータ・システム１
０のＰＣＩローカル・バス２２にも接続している。ＰＣ
Ｉホスト・ブリッジ２４は低遅延パスを提供するもの
で、該低遅延パスを介してプロセッサはバス・メモリお
よび（または）Ｉ／Ｏアドレス空間の任意の場所にマッ
ピングされたＰＣＩ装置に直接アクセスすることができ
よう。ＰＣＩホスト・ブリッジ２４は、ＰＣＩデバイス
がＤＲＡＭ１８に直接アクセスできるように高帯域幅パ
スも提供する。一例として、もちろん限定するためのも
のではないが、ＰＣＩホスト・ブリッジ２４は、データ
・バッファリング／ポスティング、およびバス裁定等の
種々の機能を有するものであってもよい。
【００１３】図１に示すように、ＰＣＩローカル・バス
２２に対してローカル・エリア・ネットワーク（ＬＡ
Ｎ）インタフェース２６、ＳＣＳＩインタフェース２
８、および拡張バス・インタフェース等の他の装置も接
続することができよう。ＬＡＮインタフェース２６は、
コンピュータ・システム１０をローカル・エリア・ネッ
トワーク３２、例えばイーサネットまたはトークン・リ
ングに接続するためのものである。ＳＣＳＩインタフェ
ース２８は、高速ＳＣＳＩディスク・ドライブ３４を制
御するのに利用される。拡張バス・インタフェース３０
は、任意の別の拡張バス３６、例えばＩＳＡバス、ＥＩ
ＳＡバス、および（または）マイクロチャネル・アーキ
テクチャ（ＭＣＡ）バスをＰＣＩローカル・バス２２に
接続する。一般に、特定のベーシックＩ／Ｏ機能４６を
実行するための種々の周辺装置が拡張バス３６の一つに
接続している。
【００１４】一般に、バスに対するローディング効果の
せいでＰＣＩローカル・バス２２は最大で４つの増設ボ
ード・コネクタを不図示の第２ＰＣＩローカル・バスを
追加する等のいかなる拡張機能を必要とすることなくサ
ポートする。モニタ４４に接続されたオーディオ・アダ
プタ・ボード３８、動画アダプタ・ボード４０、および
グラフィック・アダプタ・ボード４２が図１に示すよう
な増設ボード・コネクタを介したＰＣＩローカル・バス
に接続可能ないくつかのデバイスの一例である。
【００１５】図２は、分離ＰＣＩホスト・ブリッジのも
とにある分離ＰＣＩローカル・バスを有する従来の構成
を示す。図に示すように、通信を行うためにプロセッサ
４８とシステム・メモリ５０とがシステム・バス２０を
介して接続している。一例として、限定されるものでは
ないが、システム・バス２０は３２ビット・メモリ・ア
ドレス空間および１６ビット・メモリ・アドレス空間を
提供する。ＰＣＩホスト・ブリッジ５２はシステム・バ
ス２０に接続したバス・エージェント間の通信を可能と
する。さらに、ＰＣＩ−ＩＳＡ間ブリッジ６０はＩＳＡ
バス６２（ＩＳＡバス６２は拡張バス）およびシステム
・メモリ５０に接続したバス・エージェント（ＩＳＡデ
バイス６４）間の通信を可能とする。ＰＣＩ−ＩＳＡ間
ブリッジ６０もまた、ＩＳＡバス６２に接続したプロセ
ッサ４８とバス・エージェント（ＩＳＡデバイス６４）
との間の通信を可能とする。
【００１６】図２に示すように、ＰＣＩデバイス６６、
６８、および７０は通信のためにＰＣＩローカル・バス
Ａ５６を介して接続している。また、ＰＣＩホスト・ブ
リッジとＰＣＩ−ＩＳＡブリッジ６０はバス・エージェ
ントとして通信のためにＰＣＩローカル・バス５６を介
して接続している。ＰＣＩホスト・ブリッジ５２および
ＰＣＩ−ＩＳＡブリッジ６０は、ＰＣＩローカル・バス
５６を介したアクセス・サイクルのためのイニシエータ
およびターゲットとなる機能を有する。ＰＣＩホスト・
ブリッジ５２に加えて、図２に示すように、第２ＰＣＩ
ホスト・ブリッジ５４もまたシステム・バス２０に接続
している。ＰＣＩホスト・ブリッジ５２と同様に、第２
ＰＣＩホスト・ブリッジ５４はシステム・バス２０に接
続したバス・エージェントと第２ＰＣＩローカル・バス
Ｂ５８に接続したバス・エージェントとの間の通信を可
能とする。ＰＣＩローカル・バスＢ５８に接続するの
は、ＰＣＩデバイス７２およびＰＣＩデバイス７４等の
ＰＣＩデバイスである。
【００１７】図３は、本発明の好ましい実施形態例にも
とづくＰＣＩホスト・ブリッジ７６のブロック図であ
る。図に示すように、ＰＣＩホスト・ブリッジ７６は複
数のＰＣＩローカル・バス、すなわちＰＣＩローカル・
バスＡ５６およびＰＣＩローカル・バスＢ５８をサポー
トするものであってもよい。図３に示すように、２組の
インライン電子スイッチが各々のＰＣＩバスに設けられ
ており、それによって所定のバスで利用されるＰＣＩデ
バイスを４を上回る数とすることが可能となるバス・セ
グメントが与えられる。そのようなインライン電子スイ
ッチの組は、さらに以下に詳細に説明するようなバス上
での分離のためのＰＣＩバスに対応した適当なＰＣＩ信
号のすべてに対する全体的なスイッチング機構を提供す
る。
【００１８】図３に示すように、２組のインライン電子
スイッチ、すなわち符号８６のＳＷ−Ｂ１と符号８８の
ＳＷ−Ｂ２がＰＣＩローカル・バスＢ５８に挿入され
て、それぞれ符号９０のＰＣＩローカル・バス・セグメ
ントＢ１と符号９２のＰＣＩローカル・バス・セグメン
トＢ２を生成する。ＰＣＩ仕様によれば、ＰＣＩローカ
ル・バスＢ５８のバス・ローディング設計要求は、３３
ＭＨｚ動作で３３ＭＨｚまでの最大周波数に対する常時
１０回のロードである。ＰＣＩバスＢ５８へのＰＣＩス
ロットの接続は、それ自身２回のロードを表す。図３に
示すように、符号９０のｐローカル・バス・セグメント
Ｂ１と符号９２のローカル・バス・セグメントＢ２は、
それぞれ各バス・セグメント上に全体で８回のロードの
ための４つの周辺コンポーネント・スロット１１２およ
び１１４に接続している。ＰＣＩホスト・ブリッジ７６
は、１回のロードを加え、さらに他のバス・セグメント
上でスイッチを開き、ＰＣＩローカル・バスＡ５６は、
以下により詳細に説明するように、１を越える数の追加
のロードを加え、それぞれ符号９０のＰＣＩローカル・
バス・セグメントＢ１および符号９２のＰＣＩローカル
・バス・セグメントＢ２の各々に合計で１０回のロード
とする。
【００１９】図３に示すように、符号９０のＰＣＩロー
カル・バス・セグメントＢ１と符号９２のＰＣＩローカ
ル・バス・セグメントＢ２は、不図示のＰＣＩデバイス
を受け入るためにそれぞれ４つのＰＣＩ周辺コンポーネ
ント・スロット１１２および１１４（増設ボード・コネ
クタ）をサポートする。１０回のロード要求に応ずるた
めに、任意の１回で一組のスイッチがＰＣＩローカル・
バスＢ５８上で閉じることで全体として１０回のロード
が生ずる。したがって、符号８６のスイッチＳＷ−Ｂ１
および符号８８のスイッチＳＷ−Ｂ２の開閉は効果的に
セグメントの局所的影響からＰＣＩローカル・バスＢ５
８を効果的に隔離する。さらに、スイッチが開くことで
４つの追加の周辺コンポーネント・スロットはＰＣＩロ
ーカル・バスＢ５８上で利用される８つのスロットを可
能とする。それによって、図２に示す第２ＰＣＩホスト
・ブリッジ５４に対する必要性が取り除かれる。
【００２０】図３に示すように、２組のインライン電子
スイッチＳＷ−Ａ１ ７８およびＳＷ−Ａ２ ８０をＰ
ＣＩローカル・バスＡ５６に沿って挿入し、それぞれＰ
ＣＩローカル・バス・セグメントＡ１ ８２およびＡ２
８４を生成する。すでに言及したように、ＰＣＩロー
カル・バスＡ ５６に対するバス・ローディング設計要
求は、３３ＭＨｚ動作で３３ＭＨｚまでの最大周波数に
対する常時１０回のロードである。再度、ＰＣＩスロッ
トをＰＣＩバスＡ ５６に接続することで、それ自身２
回のロードを与える。図３に示すように、ローカル・バ
ス・セグメントＡ１ ８２およびＡ２ ８４は、それぞ
れ３つの周辺コンポーネント・スロット９６および９８
に接続し、各バス上に全体で６回のロードを与える。Ｐ
ＣＩホスト・ブリッジ７６は１回のロードを付与し、さ
らにＰＣＩローカル・バスＢ ５８上のスイッチＳＷ−
Ｂ１ ８６およびＳＷ−Ｂ２ ８８を開くことで、もう
一つロードを追加することで、各ＰＣＩローカル・バス
・セグメントＡ１ ８２およびＡ２ ８４に全体で８回
のロードをそれぞれ与える。すでに述べたように、開い
たスイッチＳＷ−Ａ１ ７８およびＳＷ−Ａ２ ８０は
ＰＣＩローカル・バスＢ上に追加のロードを加える。ス
イッチＳＷ−Ａ１ ７８およびＳＷ−Ａ２８０のどちら
か一方が閉じている場合、ＰＣＩローカル・バス・セグ
メントＡ１８２およびＡ２ ８４の各々の側にある３つ
の周辺コンポーネント・スロット９６および９８は、６
つのロードを提供し、各々のバス・セグメント上で一つ
少ないスロットに制限されることで、所望のパスであろ
う配線の付加トレース長に対してＰＣＩローカル・バス
Ｂ ５８（そのバス・セグメントに対してほぼ同等の追
加のロードを加える）のスロットを可能にする。
【００２１】図３に示すように、ＰＣＩローカル・バス
・セグメントＡ１ ８２およびＡ２８４は、ＰＣＩロー
カル・バスＢ ５８のスロットをバイパスするのに必要
な余分な配線によって与えられる追加のロードを考慮す
る一方で、不図示のＰＣＩデバイスを受ける３つのＰＣ
Ｉ周辺コンポーネント・スロット９６および９８（増設
ボード・コネクタ）を各々サポートする。１０回のロー
ド要求に応じるために、いかなる時でもＰＣＩローカル
・バスＡ ５６上で一組のスイッチが閉じられよう。し
たがって、スイッチＳＷ−Ａ１ ７８およびＳＷ−Ａ２
８０の開閉は、セグメントのローカル効果からＰＣＩ
ローカル・バスＡ ５６を効果的に分離し、開いたスイ
ッチの後にある追加の周辺コンポーネント・スロットは
ＰＣＩローカル・バスＡ ５６上で利用される６つのス
ロットを可能とする。図示していないが、ＰＣＩローカ
ル・バスＡ ５８なしにＰＣＩローカル・バスＡ ５６
もまた、８つのデバイス・スロットをサポートすること
を理解すべきである。さらに、単一のプル・ダブル・ス
ロー・スイッチもまた２組のインライン電子スイッチを
置き換えるであろう。このような構成によって、１４の
周辺コンポーネント・スロットが各々のＰＣＩホスト・
ブリッジによってサポートされる。
【００２２】図３に示すように、ＰＣＩホスト・ブリッ
ジ７６は、アドレス・デコード１００と、範囲レジスタ
１０１と、バス動作の最中にスイッチＳＷ−Ａ１ ７
８、ＳＷ−Ａ２ ８０、ＳＷ−Ｂ１ ８６、ＳＷ−Ｂ２
８８を、それぞれオンおよびオフするシークエンスを
制御するためのアービタとを有するバス制御論理９４を
含む。すでに述べたように、ＰＣＩローカル・バスＡ
５６またはバスＢ ５８のいずれか一方を使用する場
合、バスＡ５６またはバスＢ５８のいずれか一方でのバ
ス動作中にマスターおよびターゲットがある場所に応じ
て、一組のスイッチ、ＳＷ−Ａ１ ７８およびＳＷ−Ａ
２ ８０またはＳＷ−Ｂ１ ８６およびＳＷ−Ｂ２ ８
８が一度に閉じる。一例として、もちろん限定されるも
のではないが、バスＡ５６のバス制御論理９４を説明す
る。
【００２３】一例として、もちろん限定されるものでは
ないが、バスＡ５６のバス制御論理９４は、獲得マスタ
がバス５６上にあるかどうかを判断する。もし、現行制
御マスタがバス・セグメントＡ１ ８２上にあるなら
ば、スイッチングＳＷ−Ａ１７８が閉じられ、マスタが
バス・セグメントＡ１の制御を確保した場合にスイッチ
ＳＷ−Ａ２ ８０が開かれる。もし、つぎの獲得アービ
タがセグメントＡ２８４にあるならば、グラント回線
（ＧＮＴ＃）がセグメントＡ１ ８２上のマスタから取
り除かれ、待ち時間タイマが切れるとバス５６から取り
除かれてバス５６上にアイドル・サイクルが生ずる。バ
ス５６がアイドル状態になるとスイッチＳＷ−Ａ１ ７
８が開き、ＳＷ−Ａ２ ８０が閉じ、さらにセグメント
Ａ２ ８４上で待つ獲得マスタに対してＧＮＴ＃がアク
ティブ状態となる。セグメントＡ２ ８４の獲得マスタ
がバス５６上でそのＧＮＴ＃回線がアクティブであるこ
とを認識すると、システム・バス２０動作を介してシス
テム・メモリ５０に対してダイレクト・メモリ・アクセ
ス（ＤＭＡ）を開始する。注目すべきことは、要求回線
（ＲＥＱ＃）およびＧＮＴ＃回線（不図示）がバスで接
続されていないので、インライン・スイッチＳＷ−Ａ１
７８およびＳＷ−Ａ２ ８０によってスイッチされな
いことである。説明はされてはいないが、上述の等価バ
ス制御論理９４もまたＰＣＩローカル・バスＢ ５８に
沿って挿入されたインライン電子スイッチＳＷ−Ｂ１
８６およびＳＷ−Ｂ２ ８８に対して設けられることを
認識すべきである。
【００２４】上述のことにつづいて、また再び図３を参
照すると、もし獲得アービタ１０２がＰＣＩローカル・
バスＡ５６に対するＰＣＩホスト・ブリッジ７６である
ならば、ＰＣＩホスト・ブリッジ７６に位置したバス・
コントローラ９４（バスＡに対する）のアドレス・デコ
ーダ１００およびアドレス範囲レジスタ１０１は、ＰＣ
Ｉホスト・ブリッジ７６がアクセスを求めるターゲット
を発見することに使用される。このアドレス・デコード
１００およびアドレス範囲レジスタ１０１の関数は、上
記獲得アービタ１０２のバス裁定に並行して処理され
る。ターゲットが置かれるいなや、ＰＣＩホスト・ブリ
ッジ７６はどの組のインライン・スイッチＳＷ−Ａ１
７８およびＳＷ−Ａ２ ８０が正しいターゲットにＰＣ
Ｉホスト・ブリッジ７６を接続するために閉じられる必
要があるかを知るであろう。もし、つぎのターゲットが
現行制御マスタと同様のバス・セグメントであるなら
ば、スイッチ状態はバス・コントロールが次の制御マス
タに与えられるまで変化しないであろう。アドレス・デ
コード１００が、ブリッジがバス裁定を獲得する場合、
ＰＣＩローカル・バスＡ ５６に対してＰＣＩホスト・
ブリッジ７６が裁定する場合に位置決めのために実行さ
れる。現行制御マスタがセグメントＡ１ ８２上にあ
り、獲得アービタ１０２はＰＣＩホスト・ブリッジ７６
であり、さらにターゲットはセグメントＡ２ ８４上に
ある場合、ＧＮＴ＃はセグメントＡ１ ８２上のマスタ
から取り除かれる。また、その待ち時間タイマが切れる
と、ＰＣＩローカル・バス５６から取り除かれ、ＰＣＩ
ローカル・バス５６上にアイドル・サイクルが生ずる。
ＰＣＩローカル・バス５６がアイドル状態になると、ス
イッチＳＷ−Ａ１ ７８が開き、さらにスイッチＳＷ−
Ａ２ ８０が閉じて、ＰＣＩホスト・ブリッジ７６がＰ
ＣＩローカル・バス・セグメントＡ２ ８４上のターゲ
ットにアクセスを開始する。説明はされてはいないが、
上述の等価バス制御論理９４もまたＰＣＩローカル・バ
スＢ ５８に沿って挿入されたインライン電子スイッチ
ＳＷ−Ｂ１ ８６およびＳＷ−Ｂ２ ８８に対して設け
られることを認識すべきである。
【００２５】ふたたび図３にもどると、ローカル・バス
・セグメントＡ１ ８２およびＡ２８４に対して、スイ
ッチ７８および８０のスロット９６および９８側に付加
プルアップ・レジスタ１０４および１１０が配置されて
いる。同様に、ローカル・バス・セグメントＢ１ ９０
およびＢ２ ９２に対して、スイッチ８６および８８の
周辺コンポーネント・スロット１１２および１１４側に
付加プルアップ・レジスタ１０６および１０８が配置さ
れている。さらに、ＰＣＩバスに対して２を越える数の
バス・セグメントが、全体的なバス・ローディング要求
およびタイミング・バジェットが所定周波数の動作に対
して合うかぎり、インライン・スイッチの組によって分
離されてもよい。以上、本発明を特に好ましい実施形態
例に関連させて図示および説明をしてきたが、当業者は
本発明の精神および範囲から離れることなく形態および
詳細の種々の変更が可能であることを理解するであろ
う。
【００２６】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）周辺コンポーネント相互接続（ＰＣＩ）バスを持
つコンピュータ・システムであって、プロセッサおよび
システム・メモリに接続されたシステム・バスと、ＰＣ
Ｉホスト・ブリッジを介して前記システム・バスに接続
された複数のＰＣＩローカル・バスと、前記複数のＰＣ
Ｉローカル・バスに接続した複数のＰＣＩ周辺コンポー
ネント・スロットとを有し、さらに、前記ＰＣＩ周辺コ
ンポーネント・スロットの少なくとも１つは、前記プロ
セッサおよび前記システム・メモリとデータを共有する
コンピュータ・システム。 （２）第１のＰＣＩローカル・バスを定める前記複数の
ＰＣＩローカル・バスは、第１のインライン電子スイッ
チと第２組のインライン電子スイッチとを有し、前記第
１の組のインライン電子スイッチは、第１のＰＣＩロー
カル・バス・セグメントを定め、また前記第２組のイン
ライン電子スイッチは第２のＰＣＩローカル・バス・セ
グメントを定める上記（１）に記載のコンピュータ・シ
ステム。 （３）前記第１のＰＣＩローカル・バス・セグメント
は、３３ＭＨｚまでで動作する場合、最大で４つのＰＣ
Ｉ周辺コンポーネント・スロットを有し、また、前記第
２のＰＣＩローカル・バス・セグメントは、３３ＭＨｚ
までで動作する場合、最大で４つの周辺コンポーネント
・スロットを有し、さらに、前記第１組のインライン電
子スイッチおよび前記第２組のインライン電子スイッチ
のうちの一組が閉じる場合、他方の組のインライン電子
スイッチが開く上記（２）に記載のコンピュータ・シス
テム。 （４）前記ＰＣＩホスト・ブリッジはバス制御論理を有
し、該バス制御論理は、マスタおよびターゲットが前記
第１のＰＣＩローカル・バス・セグメントおよび前記第
２のＰＣＩローカル・バス・セグメント上にある場合に
応じて前記第１のインライン電子スイッチおよび前記第
２のインライン電子スイッチがいつ開閉するを決定する
ために、アドレス・デコード、範囲レジスタ、およびア
ービタ制御を有する上記（３）に記載のコンピュータ・
システム。 （５）前記第１のＰＣＩローカル・バス・セグメント
は、３３ＭＨｚまでで動作する場合、最大で３つのＰＣ
Ｉ周辺コンポーネント・スロットを有し、また前記第２
のＰＣＩローカル・バス・セグメントは、３３ＭＨｚま
でで動作する場合、最大で３つの周辺コンポーネント・
スロットを有し、さらに、前記第１組のインライン電子
スイッチおよび前記第２組のインライン電子スイッチの
うちの一組が閉じる場合、他方の組のインライン電子ス
イッチが開く上記（２）に記載のコンピュータ・システ
ム。 （６）前記第２のＰＣＩローカル・バスは、第３組のイ
ンライン電子スイッチと第４組のインライン電子スイッ
チとを有し、前記第３組の組のインライン電子スイッチ
は、第３のＰＣＩローカル・バス・セグメントを定め、
また前記第４組の組のインライン電子スイッチは、第４
のＰＣＩローカル・バス・セグメントを定める上記
（５）に記載のコンピュータ・システム。 （７）前記第３のＰＣＩローカル・バス・セグメント
は、３３ＭＨｚまでで動作する場合、最大で４つのＰＣ
Ｉ周辺コンポーネント・スロットを有し、また前記第４
のＰＣＩローカル・バス・セグメントは、３３ＭＨｚま
でで動作する場合、最大で４つの周辺コンポーネント・
スロットを有し、さらに、前記第３組のインライン電子
スイッチおよび前記第４組のインライン電子スイッチの
うちの一組が閉じる場合、他方の組のインライン電子ス
イッチが開く上記（６）に記載のコンピュータ・システ
ム。 （８）前記ＰＣＩホスト・ブリッジはバス制御論理を有
し、また、該バス制御論理は、マスタおよびターゲット
が前記第１のＰＣＩローカル・バス・セグメント、前記
第２のＰＣＩローカル・バス・セグメント、前記第３の
ＰＣＩローカル・バス・セグメント、および前記第４の
ＰＣＩローカル・バス・セグメント上にある場合に応じ
て前記第１のインライン電子スイッチ、前記第２のイン
ライン電子スイッチ、前記第３のインライン電子スイッ
チ、および前記第４のインライン電子スイッチがいつ開
閉するを決定するために、アドレス・デコード、範囲レ
ジスタ、およびアービタ制御を有し、さらに前記第１の
ローカル・バスから３つの前記ＰＣＩローカル・バス・
セグメントおよび前記第２のローカル・バスから４つの
前記ＰＣＩローカル・バス・セグメントのみが任意の与
えられた時間でＰＣＩバスに電気的に接続する上記
（７）に記載のコンピュータ・システム。 （９）前記第１のＰＣＩローカル・バス・セグメント、
前記第２のＰＣＩローカル・バス・セグメント、前記第
３のＰＣＩローカル・バス・セグメント、および前記第
４のＰＣＩローカル・バス・セグメントは、プルアップ
・レジスタを有する上記（８）に記載のコンピュータ・
システム。 （１０）前記第１のＰＣＩローカル・バスおよび前記第
２のＰＣＩローカル・バスは、複数の組のインライン電
子スイッチを有し、前記複数の組のインライン電子スイ
ッチは、複数のＰＣＩローカル・バス・セグメントを定
める上記（１）に記載のコンピュータ・システム。 （１１）データ処理装置内で周辺コンポーネント相互接
続（ＰＣＩ）ホスト・ブリッジをサポートする方法であ
って、システムにプロセッサおよびシステム・メモリを
接続するステップと、ＰＣＩホスト・ブリッジを介して
前記システム・バスに複数のＰＣＩローカル・バスを接
続するステップと、前記複数のＰＣＩローカル・バスに
沿って１を上回る数の組のインライン電子スイッチを接
続するステップと、前記複数のＰＣＩローカル・バスに
対して、少なくとも一つのＰＣＩ周辺コンポーネント・
スロットを接続するステップとを有し、さらに、前駆周
辺コンポーネント・スロットの少なくとも一つは、前記
１を上回る数の組のインライン電子スイッチを開閉する
ことによって前記プロセッサおよび前記システム・メモ
リを共有する方法。 （１２）前記複数のＰＣＩローカル・バスによって定め
られる第１のＰＣＩローカル・バスに沿って第１組のイ
ンライン電子スイッチおよび第２組のインライン電子ス
イッチを挿入するステップをさらに有し、また、前記第
１の組のインライン電子スイッチは、第１のＰＣＩロー
カル・バス・セグメントを定め、また前記第２組のイン
ライン電子スイッチは第２のＰＣＩローカル・バス・セ
グメントを定める上記（１１）に記載のコンピュータ・
システム。 （１３）最大で３３ＭＨｚで前記データ処理システムが
動作する場合、最大で４つのＰＣＩ周辺コンポーネント
・スロットを前記第１のＰＣＩローカル・バス・セグメ
ントに接続し、最大で４つのＰＣＩ周辺コンポーネント
・スロットを前記第２のＰＣＩローカル・バス・セグメ
ントに接続するステップをさらに有し、また、前記第１
組のインライン電子スイッチおよび前記第２組のインラ
イン電子スイッチのうちの一組が閉じる場合、他方の組
のインライン電子スイッチが開く上記（１２）に記載の
方法。 （１４）前記第１のインライン電子スイッチおよび前記
第２のインライン電子スイッチの開閉を、前記ＰＣＩホ
スト・ブリッジ内のバス制御論理にもとづいて行うステ
ップをさらに有し、また、該バス制御論理は、マスタお
よびターゲットが前記第１のＰＣＩローカル・バス・セ
グメントおよび前記第２のＰＣＩローカル・バス・セグ
メント上にある場合を判断するために、アドレス・デコ
ード、範囲レジスタ、およびアービタ制御を有し、さら
に、前記データ処理装置が最大で３３ＭＨｚで動作する
場合に、４つの前記ＰＣＩデバイスのみが任意の与えら
れた時間でＰＣＩバスに電気的に接続する上記（１３）
に記載の方法。 （１５）最大で３つのＰＣＩ周辺コンポーネント・スロ
ットを前記第１のＰＣＩローカル・バス・セグメントに
接続し、最大で３つのＰＣＩ周辺コンポーネント・スロ
ットを前記第２のＰＣＩローカル・バス・セグメントに
接続するステップをさらに有し、また、前記第１組のイ
ンライン電子スイッチおよび前記第２組のインライン電
子スイッチのうちの一組が閉じる場合、他方の組のイン
ライン電子スイッチが開く上記（１２）に記載の方法。 （１６）前記ＰＣＩホスト・ブリッジを介して前記デー
タ処理装置に第２のＰＣＩローカル・バスを接続するス
テップと、前記第２のＰＣＩローカル・バスに沿って第
３組のインライン電子スイッチおよび第４組のインライ
ン電子スイッチを挿入するステップとをさらに有し、さ
らに、前記第３組のインライン電子スイッチは第３のＰ
ＣＩローカル・バス・セグメントを定め、また前記第４
組のインライン電子スイッチは第４のＰＣＩローカル・
バス・セグメントを定める上記（１５）に記載の方法。 （１７）最大で４つのＰＣＩ周辺コンポーネント・スロ
ットを前記第３のＰＣＩローカル・バス・セグメントに
接続し、最大で４つのＰＣＩ周辺コンポーネント・スロ
ットを前記第４のＰＣＩローカル・バス・セグメントに
接続するステップをさらに有し、また、前記第３組のイ
ンライン電子スイッチおよび前記第４組のインライン電
子スイッチのうちの一組が閉じる場合、他方の組のイン
ライン電子スイッチが開く上記（１６）に記載の方法。 （１８）前記第１のインライン電子スイッチ、前記第２
のインライン電子スイッチ、前記第３のインライン電子
スイッチ、および前記第４のインライン電子スイッチの
開閉を、前記ＰＣＩホスト・ブリッジ内のバス制御論理
にもとづいて行うステップをさらに有し、また、前記バ
ス制御論理は、マスタおよびターゲットが前記第１のＰ
ＣＩローカル・バス・セグメント、前記第２のＰＣＩロ
ーカル・バス・セグメント、前記第３のＰＣＩローカル
・バス・セグメント、および前記第４のＰＣＩローカル
・バス・セグメント上にあることに応じて、前記第１の
インライン電子スイッチ、前記第２のインライン電子ス
イッチ、前記第３のインライン電子スイッチ、および前
記第４のインライン電子スイッチが開閉がいつされたか
を判断するために、アドレス・デコード、範囲レジス
タ、およびアービタ制御を有し、さらに、前記第１のロ
ーカル・バスから３つの前記ＰＣＩ周辺コンポーネント
・スロットおよび前記第２のローカル・バスから４つの
前記ＰＣＩ周辺コンポーネント・スロットのみが所定の
時間でＰＣＴバスに電気的に接続する上記（１７）に記
載の方法。 （１９）前記第１のＰＣＩローカル・バス・セグメン
ト、前記第２のＰＣＩローカル・バス・セグメント、前
記第３のＰＣＩローカル・バス・セグメント、および前
記第４のＰＣＩローカル・バス・セグメントに沿ってプ
ルアップ・レジスタを挿入するステップをさらに有する
上記（１８）に記載の方法。 （２０）周辺コンポーネント相互接続（ＰＣＩ）バスを
有するコンピュータ・システムであって、プロセッサお
よびシステム・メモリに接続したシステム・バスと、第
１組のインライン電子スイッチおよび第２組のインライ
ン電子スイッチを有し、前記第１組のインライン電子ス
イッチは第１のＰＣＩローカル・バス・セグメントを定
め、また前記第２組のインライン電子スイッチは第２の
ＰＣＩローカル・バス・セグメントを定め、前記第１の
ＰＣＩローカル・バス・セグメントは３つのＰＣＩ周辺
コンポーネントを有し、また前記第２のＰＣＩローカル
・バス・セグメントは３つのＰＣＩ周辺コンポーネント
・スロットを有し、さらにＰＣＩホスト・ブリッジを介
して前記システム・バスに接続した第１のＰＣＩローカ
ル・バスと、第３組のインライン電子スイッチと第４組
のインライン電子とを有し、前記第３組のインライン電
子スイッチは第３のＰＣＩローカル・バス・セグメント
を定め、また前記第４組のインライン電子スイッチは第
４のＰＣＩローカル・バス・セグメントを定め、前記第
３のＰＣＩローカル・バス・セグメントは４つのＰＣＩ
周辺コンポーネントを有し、また前記第４のＰＣＩロー
カル・バス・セグメントは４つのＰＣＩ周辺コンポーネ
ント・スロットを有し、さらに前記ＰＣＩホスト・ブリ
ッジを介して前記システム・バスに接続した第２のＰＣ
Ｉローカル・バスとを備え、さらに、前記ＰＣＩホスト
・ブリッジは、バス制御論理を持ち、該バス制御論理
は、マスタおよびターゲットが前記第１のＰＣＩローカ
ル・バス・セグメント、前記第２のＰＣＩローカル・バ
ス・セグメント、前記第３のＰＣＩローカル・バス・セ
グメント、および前記第４のＰＣＩローカル・バス・セ
グメント上にあることに応じて前記第１のインライン電
子スイッチ、前記第２のインライン電子スイッチ、前記
第３のインライン電子スイッチ、および前記第４のイン
ライン電子スイッチがいつ開閉するかを判断するため
に、アドレス・デコード、範囲レジスタ、およびアービ
タ制御を有し、前記コンピュータ・システムが最大で３
３ＭＨｚで動作する場合に、前記第１のローカル・バス
から３つの前記ＰＣＩ周辺コンポーネント・スロットお
よび前記第２のローカル・バスから４つの前記ＰＣＩデ
バイスのみが任意の与えられた時間でＰＣＩバスに電気
的に接続するコンピュータ・システム。
【図面の簡単な説明】
【図１】本発明の好ましい実施形態例が適用可能なＰＣ
Ｉローカル・バス・アーキテクチャを有する典型的なコ
ンピュータ・システムの構成を示すブロック図である。
【図２】分離ＰＣＩホスト・ブリッジのもとにある分離
ＰＣＩローカル・バスを有する従来の構成を示すブロッ
ク図である。
【図３】本発明の好ましい実施形態例にもとづく分離Ｐ
ＣＩローカル・バスを有するＰＣＩホスト・ブリッジの
ブロック図である。
【符号の説明】
１０ コンピュータ・システム １２ プロセッサ １４ キャッシュ・メモリ １６ メモリ・コントローラ １８ ＤＲＡＭ ２０ システム・バス ２２ ＰＣＩローカル・バス ２４ ＰＣＩホスト・ブリッジ ２６ ローカル・エリア・ネットワーク（ＬＡＮ）イ
ンタフェース ２８ スカジー（ＳＣＳＩ）インタフェース ３０ 拡張バス・インタフェース ３２ ローカル・エリア・ネットワーク ３４ 高速ＳＣＳＩディスク・ドライブ ３６ 拡張バス ３８ アダプタ・ボード ４０ 画像アダプタ・ボード ４２ グラフィック・ボード ４４ モニタ ４８ プロセッサ ５０ システム・バス ５２ ＰＣＩホスト・ブリッジ ５４ 第２ＰＣＩホスト・ブリッジ ５６ ＰＣＩローカル・バスＡ ５８ 第２ＰＣＩローカル・バスＢ ６０ ＰＣＩ−ＩＳＡ間ブリッジ ６２ ＩＳＡバス ６４ ＩＳＡバス ６６ ＰＣＩバス ６８ ＰＣＩバス ７０ ＰＣＩバス ７２ ＰＣＩデバイス ７４ ＰＣＩデバイス ７６ ＰＣＩホスト・ブリッジ ７８ ＳＷ−Ａ１ ８０ ＳＷ−Ａ２ ８２ ＰＣＩローカル・バス・セグメントＡ１ ８４ ＰＣＩローカル・バス・セグメントＡ２ ８６ ＳＷ−Ｂ１ ８８ ＳＷ−Ｂ２ ９０ ＰＣＩローカル・バス・セグメントＢ１ ９２ ＰＣＩローカル・バス・セグメントＢ２ ９４ 等価バス制御論理 ９６ 周辺コンポーネント・スロット ９８ 周辺コンポーネント・スロット １００ アドレス・デコード １０１ 範囲レジスタ １０２ 獲得アービタ １０４ 付加プルアップ・レジスタ １０６ 付加プルアップ・レジスタ １０８ 付加プルアップ・レジスタ １１０ 付加プルアップ・レジスタ １１２ 周辺コンポーネント・スロット １１４ 周辺コンポーネント・スロット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダニー・マーヴィン・ニール アメリカ合衆国78681 テキサス州、 ラウンド・ロック、 ハイタワー・ドラ イブ 4604 (72)発明者 スティーブン・マーク・サーバー アメリカ合衆国78717 テキサス州、 オースティン、 エフラァイム・ロード 8308 (56)参考文献 特開 平２−15356（ＪＰ，Ａ) 特開 平10−198631（ＪＰ，Ａ) 特開 昭55−97625（ＪＰ，Ａ) 特開 昭64−106255（ＪＰ，Ａ) 特開 平７−84940（ＪＰ，Ａ) 特開 平３−14156（ＪＰ，Ａ) 特開 昭57−187726（ＪＰ，Ａ) 特開 平７−182253（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/00,13/36,15/16

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】周辺コンポーネント相互接続（ＰＣＩ）バ
    スを持つコンピュータ・システムであって、 プロセッサ（４８）およびシステム・メモリ（５０）に
    接続されたシステム・バス（２０）と、共通の ＰＣＩホスト・ブリッジ（７６）を介して前記シ
    ステム・バスに接続された複数のＰＣＩローカル・バス
    （５６，５８）とを有し、 前記複数のＰＣＩローカル・バスそれぞれは、 複数のＰＣＩローカル・バス・セグメント（８２，８
    ４，９０，９２）と、前記 複数のＰＣＩローカル・バス・セグメントのいずれ
    かと前記システム・バスとの間を接続または切断する複
    数のインライン電子スイッチ（７８，８０，８６，８
    ８）と、 前記複数のＰＣＩローカル・バス・セグメントそれぞれ
    に接続されたＰＣＩ周辺コンポーネント・スロット（９
    ６，９８，１１２，１１４）とを有し、前記インライン電子スイッチは、選択された前記ＰＣＩ
    ローカル・バス・セグメントを前記システム・バスに接
    続するように前記ＰＣＩホスト・ブリッジにより選択的
    に開閉制御され、 少なくとも１つのＰＣＩ周辺コンポーネント・スロット
    が、前記システム・バスに接続された前記ＰＣＩローカ
    ル・バス・セグメントを介して、前記プロセッサおよび
    前記システム・メモリとデータを共有するコンピュータ
    ・システム。
  2. 【請求項２】前記複数のＰＣＩローカル・バスは、第１
    のＰＣＩローカル・バス（５６）を含み、前記第１のＰ
    ＣＩローカル・バスは、第１のインライン電子スイッチ
    （７８）と第２のインライン電子スイッチ（８０）とを
    有し、 前記第１のインライン電子スイッチは、第１のＰＣＩロ
    ーカル・バス・セグメントと前記システム・バスとの間
    を接続または切断し、前記第２のインライン電子スイッ
    チは、第２のＰＣＩローカル・バス・セグメントと前記
    システム・バスとの間を接続または切断し、 前記第１のインライン電子スイッチおよび前記第２のイ
    ンライン電子スイッチの一方が、前記第１のＰＣＩロー
    カル・バス・セグメントおよび前記第２のＰＣＩローカ
    ル・バス・セグメントの一方と前記システム・バスとの
    間を接続する場合、前記第１のインライン電子スイッチ
    および前記第２のインライン電子スイッチの他の一方
    は、前記第１のＰＣＩローカル・バス・セグメントおよ
    び前記第２のＰＣＩローカル・バス・セグメントの他方
    と前記システム・バスとの間を切断する請求項１に記載
    のコンピュータ・システム。
  3. 【請求項３】前記ＰＣＩホスト・ブリッジはバス制御論
    理（９４）を有し、 該バス制御論理は、 ＰＣＩホスト・ブリッジがアクセスするターゲットを発
    見するために用いられるアドレス・デコード（１００）
    および範囲レジスタ（１０１）と、 発見されたターゲットに応じて、前記第１のインライン
    電子スイッチおよび前記第２のインライン電子スイッチ
    を制御して、前記第１のＰＣＩローカル・バスセグメン
    ト（８２）または前記第２のＰＣＩローカル・バス・セ
    グメント（８４）と前記システム・バスとの間を接続す
    るアービタ制御（１０２）とを有する請求項２に記載の
    コンピュータ・システム。
  4. 【請求項４】前記複数のＰＣＩローカル・バスは、第２
    のＰＣＩローカル・バス（５８）をさらに含み、前記第
    ２のＰＣＩローカル・バスは、第３のインライン電子ス
    イッチ（８６）と第４のインライン電子スイッチ（８
    ８）とを有し、 前記第３のインライン電子スイッチは、第３のＰＣＩロ
    ーカル・バス・セグメント（９０）と前記システム・バ
    スとの間を接続または切断し、前記第４のインライン電
    子スイッチは、第２のＰＣＩローカル・バス・セグメン
    ト（９２）と前記システム・バスとの間を接続または切
    断し、 前記第３のインライン電子スイッチおよび前記第４のイ
    ンライン電子スイッチの一方が、前記第３のＰＣＩロー
    カル・バス・セグメントおよび前記第４のＰＣＩローカ
    ル・バス・セグメントの一方と前記システム・バスとの
    間を接続する場合、前記第３のインライン電子スイッチ
    および前記第４のインライン電子スイッチの他の一方
    は、前記第３のＰＣＩローカル・バス・セグメントおよ
    び前記第４のＰＣＩローカル・バス・セグメントの他の
    一方と前記システム・バスとの間を切断する請求項３に
    記載のコンピュータ・システム。
  5. 【請求項５】前記バス制御論理は、 発見されたターゲットに応じて、前記第１〜第４のイン
    ライン電子スイッチを制御して、前記第１〜第４のＰＣ
    Ｉローカル・バスセグメントと前記システム・バスとの
    間を接続または切断する請求項４に記載のコンピュータ
    ・システム。
JP06004299A 1998-03-13 1999-03-08 Ｐｃｉバスをサポートするコンピュータ・システム Expired - Fee Related JP3232283B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/042101 1998-03-13
US09/042,101 US6081863A (en) 1998-03-13 1998-03-13 Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system

Publications (2)

Publication Number Publication Date
JPH11328098A JPH11328098A (ja) 1999-11-30
JP3232283B2 true JP3232283B2 (ja) 2001-11-26

Family

ID=21920056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06004299A Expired - Fee Related JP3232283B2 (ja) 1998-03-13 1999-03-08 Ｐｃｉバスをサポートするコンピュータ・システム

Country Status (3)

Country Link
US (1) US6081863A (ja)
JP (1) JP3232283B2 (ja)
KR (1) KR100337217B1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI971718A (fi) * 1997-04-22 1998-10-23 Nokia Telecommunications Oy Korttipaikkojen lisääminen suurikapasiteettiseen väylään
US6295568B1 (en) * 1998-04-06 2001-09-25 International Business Machines Corporation Method and system for supporting multiple local buses operating at different frequencies
US6233641B1 (en) * 1998-06-08 2001-05-15 International Business Machines Corporation Apparatus and method of PCI routing in a bridge configuration
US6182178B1 (en) * 1998-06-30 2001-01-30 International Business Machines Corporation Method and system for supporting peripheral component interconnect (PCI) peer-to-peer access across a PCI host bridge supporting multiple PCI buses
US6460106B1 (en) * 1998-10-20 2002-10-01 Compaq Information Technologies Group, L.P. Bus bridge for hot docking in a portable computer system
JP3206570B2 (ja) * 1998-11-12 2001-09-10 日本電気株式会社 Ｐｃｉ機能拡張制御装置、及びｐｃｉ機能拡張制御方法
US6338107B1 (en) * 1998-12-16 2002-01-08 International Business Machines Corporation Method and system for providing hot plug of adapter cards in an expanded slot environment
US6414505B1 (en) * 1999-11-03 2002-07-02 Compaq Information Technologies Group, L.P. Multiboard run-in tester for PCI expansions
DE19960243A1 (de) * 1999-12-14 2001-07-05 Infineon Technologies Ag Bussystem
US6662260B1 (en) * 2000-03-28 2003-12-09 Analog Devices, Inc. Electronic circuits with dynamic bus partitioning
US7107383B1 (en) * 2000-05-03 2006-09-12 Broadcom Corporation Method and system for multi-channel transfer of data and control information
DE10047574C2 (de) * 2000-09-22 2003-07-17 Systemonic Ag Prozessorbusanordnung
KR100357708B1 (ko) * 2000-12-26 2002-10-25 주식회사 하이닉스반도체 피시아이 버스상에 공유메모리를 이용한 프로세서간통신장치 및 그 방법
US6976108B2 (en) * 2001-01-31 2005-12-13 Samsung Electronics Co., Ltd. System on a chip having a system bus, an external bus, and a bus arbiter with programmable priorities for both buses, software, and method for assigning programmable priorities
FI20011257A0 (fi) * 2001-06-13 2001-06-13 Nokia Corp Menetelmä väylän mukauttamiseksi ja väylä
JP2003015790A (ja) * 2001-06-28 2003-01-17 Oki Electric Ind Co Ltd 半導体集積回路
US6877060B2 (en) * 2001-08-20 2005-04-05 Intel Corporation Dynamic delayed transaction buffer configuration based on bus frequency
KR100414943B1 (ko) * 2001-12-28 2004-01-16 엘지전자 주식회사 콤팩트 피씨아이에 기반한 다중 처리 시스템에서의 클럭분배 장치 및 방법
US20030126346A1 (en) * 2001-12-31 2003-07-03 Kuo Sung H. Dynamic load balancing in a multi-bus computer system
US6799238B2 (en) * 2002-02-07 2004-09-28 Silicon Graphics, Inc. Bus speed controller using switches
US6931457B2 (en) * 2002-07-24 2005-08-16 Intel Corporation Method, system, and program for controlling multiple storage devices
US7386639B2 (en) * 2003-01-15 2008-06-10 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Switch for coupling one bus to another bus
US7467252B2 (en) * 2003-07-29 2008-12-16 Hewlett-Packard Development Company, L.P. Configurable I/O bus architecture
US7085863B2 (en) * 2003-10-30 2006-08-01 International Business Machines Corporation I2C device including bus switches and programmable address
US7103695B2 (en) * 2003-11-06 2006-09-05 Dell Products L.P. System and method for scaling a bus based on a location of a device on the bus
KR100579307B1 (ko) * 2004-08-11 2006-05-11 현대자동차주식회사 피어싱 펀치
US7284082B2 (en) * 2004-08-19 2007-10-16 Lsi Corporation Controller apparatus and method for improved data transfer
GB2432759B (en) * 2005-11-26 2008-07-02 Wolfson Ltd Audio device
US8135890B2 (en) * 2008-05-28 2012-03-13 Rambus Inc. Selective switching of a memory bus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5597625A (en) * 1979-01-17 1980-07-25 Fanuc Ltd Bus connection system
JPS57187726A (en) * 1981-05-13 1982-11-18 Matsushita Electric Ind Co Ltd Digital circuit
JPH01106255A (ja) * 1987-10-20 1989-04-24 Nec Corp 論理装置
JPH0215356A (ja) * 1988-07-04 1990-01-19 Hitachi Ltd 信号バス分離構造
JPH0314156A (ja) * 1989-06-13 1991-01-22 Fuji Electric Co Ltd 情報処理装置
US5509127A (en) * 1992-12-04 1996-04-16 Unisys Corporation Transmission logic apparatus for dual bus network
JPH0784940A (ja) * 1993-09-14 1995-03-31 Sony Corp マイクロ・コントローラ
US5799207A (en) * 1995-03-28 1998-08-25 Industrial Technology Research Institute Non-blocking peripheral access architecture having a register configure to indicate a path selection for data transfer between a master, memory, and an I/O device
JPH096718A (ja) * 1995-06-16 1997-01-10 Toshiba Corp ポータブルコンピュータシステム
US5734850A (en) * 1995-07-05 1998-03-31 National Semiconductor Corporation Transparent bridge between of a computer system and a method of interfacing the buses to operate as a single logical bus
JPH0981504A (ja) * 1995-09-08 1997-03-28 Toshiba Corp コンピュータシステム
US5859988A (en) * 1995-09-29 1999-01-12 Intel Corporation Triple-port bus bridge
US5751975A (en) * 1995-12-28 1998-05-12 Intel Corporation Method and apparatus for interfacing a device compliant to a first bus protocol to an external bus having a second bus protocol and for providing virtual functions through a multi-function intelligent bridge
US5887144A (en) * 1996-11-20 1999-03-23 International Business Machines Corp. Method and system for increasing the load and expansion capabilities of a bus through the use of in-line switches
US5890015A (en) * 1996-12-20 1999-03-30 Intel Corporation Method and apparatus for implementing a wireless universal serial bus host controller by interfacing a universal serial bus hub as a universal serial bus device
JPH10198631A (ja) * 1997-01-10 1998-07-31 Matsushita Electric Ind Co Ltd バスインタフェースにおける装置間接続装置

Also Published As

Publication number Publication date
US6081863A (en) 2000-06-27
KR100337217B1 (ko) 2002-05-17
JPH11328098A (ja) 1999-11-30
KR19990077461A (ko) 1999-10-25

Similar Documents

Publication Publication Date Title
JP3232283B2 (ja) Ｐｃｉバスをサポートするコンピュータ・システム
KR100333586B1 (ko) 다중 버스의 지원 방법 및 이를 위한 컴퓨터 시스템
US6182178B1 (en) Method and system for supporting peripheral component interconnect (PCI) peer-to-peer access across a PCI host bridge supporting multiple PCI buses
US6363452B1 (en) Method and apparatus for adding and removing components without powering down computer system
US5761462A (en) Method and system for supporting peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data-processing system
US6108738A (en) Multi-master PCI bus system within a single integrated circuit
US5826048A (en) PCI bus with reduced number of signals
US5734850A (en) Transparent bridge between of a computer system and a method of interfacing the buses to operate as a single logical bus
KR100368948B1 (ko) 가변 우선순위와 공정성을 사용하는 개선된 버스 중재자
US6772263B1 (en) PCI arbiter with hot plug controller support
US5507002A (en) Peripheral component interconnect special cycle protocol using soft message IDS
US5502824A (en) Peripheral component interconnect "always on" protocol
JP2002514821A (ja) マルチコンフィギュレーション・バックプレーン
US5958033A (en) On- the-fly partitionable computer bus for enhanced operation with varying bus clock frequencies
US20040019731A1 (en) Priority mechanism for scheduling isochronous and asynchronous transactions on a shared bus
US5519872A (en) Fast address latch with automatic address incrementing
EP0836141B1 (en) A fault-tolerant bus system
US5951667A (en) Method and apparatus for connecting expansion buses to a peripheral component interconnect bus
US6959354B2 (en) Effective bus utilization using multiple bus interface circuits and arbitration logic circuit
US5721882A (en) Method and apparatus for interfacing memory devices operating at different speeds to a computer system bus
US5978869A (en) Enhanced dual speed bus computer system
US5870570A (en) Multiple bus agent integrated circuit device for connecting to an external bus
US5761461A (en) Method and system for preventing peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data processing system
US6711647B1 (en) Computer system having internal IEEE 1394 bus
US6370593B1 (en) Apparatus for multiplexing bus interfaces on a computer expansion

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees