JP4785637B2 - データ転送装置及びその制御方法 - Google Patents
データ転送装置及びその制御方法 Download PDFInfo
- Publication number
- JP4785637B2 JP4785637B2 JP2006168121A JP2006168121A JP4785637B2 JP 4785637 B2 JP4785637 B2 JP 4785637B2 JP 2006168121 A JP2006168121 A JP 2006168121A JP 2006168121 A JP2006168121 A JP 2006168121A JP 4785637 B2 JP4785637 B2 JP 4785637B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- dma
- dma transfer
- execution
- waiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 title claims description 141
- 238000000034 method Methods 0.000 title claims description 31
- 230000004913 activation Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 238000013507 mapping Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
102 データ転送装置
103 PCIインターフェース(I/F)部
105 END信号
107 DMA部
108 DMA転送イネーブル信号
109 DMAエントリー信号及びDMA起動条件信号
110 順序制御部
113 ブリッジ転送イネーブル信号
114 ブリッジ転送エントリー信号
115 ブリッジ
117 PCII/F部
119 第2のPCIバス
Claims (6)
- 第1及び第2のPCIバス間におけるデータ転送を制御するデータ転送装置であって、
第1及び第2のPCIバス間でトランザクションを転送するブリッジ手段と、
前記第1及び第2のPCIバス間でDMA転送を行うDMA転送手段と、
前記ブリッジ手段によるトランザクションの転送と、前記DMA転送手段によるDMA転送との転送の順序を制御する順序制御手段とを有し、
前記順序制御手段は、
リードトランザクションの転送は、実行待ちのDMA転送及びライトトランザクションがない場合に、前記ブリッジ手段により実行され、
ライトトランザクション、及び当該ライトトランザクションより先に生成されたDMA転送が実行待ちの場合、
前記実行待ちのDMA転送の起動条件が成立していれば前記実行待ちのDMA転送が前記DMA転送手段により実行され、
前記実行待ちのDMA転送の起動条件が成立していなければ前記実行待ちのライトトランザクションの転送が前記ブリッジ手段により実行されるように、前記転送の順序を制御することを特徴とするデータ転送装置。 - 前記DMA転送の起動条件は、前記DMA転送の転送先となるPCIバスのアドレスが取得されていることを特徴とする請求項1記載のデータ転送装置。
- 前記データ転送の転送先となるPCIバスのアドレスは、前記DMA転送の転送先のPCIバスの記述子によって取得されることを特徴とする請求項1記載のデータ転送装置。
- 第1及び第2のPCIバス間におけるデータ転送を制御するデータ転送装置の制御方法であって、
第1及び第2のPCIバス間でトランザクションを転送するブリッジ工程と、
前記第1及び第2のPCIバス間でDMA転送を行うDMA転送工程と、
前記ブリッジ工程におけるトランザクションの転送と、前記DMA転送工程におけるDMA転送との転送の順序を制御する順序制御工程とを有し、
前記順序制御工程は、
リードトランザクションの転送は、実行待ちのDMA転送及びライトトランザクションがない場合に、前記ブリッジ工程により実行され、
ライトトランザクション、及び当該ライトトランザクションより先に生成されたDMA転送が実行待ちの場合、
前記実行待ちのDMA転送の起動条件が成立していれば前記実行待ちのDMA転送が前記DMA転送工程により実行され、
前記実行待ちのDMA転送の起動条件が成立していなければ前記実行待ちのライトトランザクションの転送が前記ブリッジ工程により実行されるように、前記転送の順序を制御することを特徴とするデータ転送装置の制御方法。 - 前記DMA転送の起動条件は、前記DMA転送の転送先となるPCIバスのアドレスが取得されていることを特徴とする請求項4記載のデータ転送装置の制御方法。
- 第1及び第2のPCIバス間におけるデータ転送を制御するデータ転送装置の制御手順をコンピュータに実行させるためのプログラムであって、
第1及び第2のPCIバス間でトランザクションを転送するブリッジ手順と、
前記第1及び第2のPCIバス間でDMA転送を行うDMA転送手順と、
前記ブリッジ手順におけるトランザクションの転送と、前記DMA転送手順におけるDMA転送との転送の順序を制御する順序制御手順と、をコンピュータに実行させ、
前記順序制御手順は、
リードトランザクションの転送は、実行待ちのDMA転送及びライトトランザクションがない場合に、前記ブリッジ手順により実行され、
ライトトランザクション、及び当該ライトトランザクションより先に生成されたDMA転送が実行待ちの場合、
前記実行待ちのDMA転送の起動条件が成立していれば前記実行待ちのDMA転送が前記DMA転送手順により実行され、
前記実行待ちのDMA転送の起動条件が成立していなければ前記実行待ちのライトトランザクションの転送が前記ブリッジ手順により実行されるように、前記転送の順序を制御することを特徴とするプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006168121A JP4785637B2 (ja) | 2006-06-16 | 2006-06-16 | データ転送装置及びその制御方法 |
US11/806,101 US7805549B2 (en) | 2006-06-16 | 2007-05-30 | Transfer apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006168121A JP4785637B2 (ja) | 2006-06-16 | 2006-06-16 | データ転送装置及びその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007334772A JP2007334772A (ja) | 2007-12-27 |
JP2007334772A5 JP2007334772A5 (ja) | 2009-07-30 |
JP4785637B2 true JP4785637B2 (ja) | 2011-10-05 |
Family
ID=38878202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006168121A Expired - Fee Related JP4785637B2 (ja) | 2006-06-16 | 2006-06-16 | データ転送装置及びその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7805549B2 (ja) |
JP (1) | JP4785637B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5254710B2 (ja) * | 2008-09-01 | 2013-08-07 | 株式会社ソニー・コンピュータエンタテインメント | データ転送装置、データ転送方法およびプロセッサ |
US20110022767A1 (en) * | 2009-07-27 | 2011-01-27 | Electronics And Telecommunications Research Institute | Dma controller with interrupt control processor |
KR101357300B1 (ko) * | 2009-07-27 | 2014-01-28 | 한국전자통신연구원 | 인터럽트 제어 프로세서를 구비한 dma 제어기 |
US9768066B2 (en) * | 2014-06-26 | 2017-09-19 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming conductive vias by direct via reveal with organic passivation |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5553268A (en) * | 1991-06-14 | 1996-09-03 | Integrated Device Technology, Inc. | Memory operations priority scheme for microprocessors |
US6311286B1 (en) * | 1993-04-30 | 2001-10-30 | Nec Corporation | Symmetric multiprocessing system with unified environment and distributed system functions |
US5673399A (en) * | 1995-11-02 | 1997-09-30 | International Business Machines, Corporation | System and method for enhancement of system bus to mezzanine bus transactions |
US6175888B1 (en) * | 1996-04-10 | 2001-01-16 | International Business Machines Corporation | Dual host bridge with peer to peer support |
US6230219B1 (en) * | 1997-11-10 | 2001-05-08 | International Business Machines Corporation | High performance multichannel DMA controller for a PCI host bridge with a built-in cache |
US6076130A (en) * | 1998-03-19 | 2000-06-13 | Hewlett-Packard Company | System and method for efficient communication between buses |
US6338119B1 (en) * | 1999-03-31 | 2002-01-08 | International Business Machines Corporation | Method and apparatus with page buffer and I/O page kill definition for improved DMA and L1/L2 cache performance |
US6532511B1 (en) * | 1999-09-30 | 2003-03-11 | Conexant Systems, Inc. | Asochronous centralized multi-channel DMA controller |
JP2001256176A (ja) * | 2000-03-13 | 2001-09-21 | Mitsubishi Electric Corp | ブリッジ装置 |
US6636919B1 (en) * | 2000-10-16 | 2003-10-21 | Motorola, Inc. | Method for host protection during hot swap in a bridged, pipelined network |
US6622193B1 (en) * | 2000-11-16 | 2003-09-16 | Sun Microsystems, Inc. | Method and apparatus for synchronizing interrupts in a message passing queue oriented bus system |
US20050038946A1 (en) * | 2003-08-12 | 2005-02-17 | Tadpole Computer, Inc. | System and method using a high speed interface in a system having co-processors |
US7552268B2 (en) * | 2006-05-18 | 2009-06-23 | Cisco Technology, Inc. | Method for improving bus utilization using predictive arbitration |
-
2006
- 2006-06-16 JP JP2006168121A patent/JP4785637B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-30 US US11/806,101 patent/US7805549B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007334772A (ja) | 2007-12-27 |
US7805549B2 (en) | 2010-09-28 |
US20080005444A1 (en) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4563829B2 (ja) | ダイレクトメモリアクセス制御方法、ダイレクトメモリアクセス制御装置、情報処理システム、プログラム | |
JP2010152926A (ja) | データ処理装置、データ入出力装置およびデータ入出力方法 | |
JP2009282599A (ja) | 情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラム | |
JP2006209643A (ja) | インタフェース回路及びそのインタフェース回路を使用したシステム装置 | |
JP4785637B2 (ja) | データ転送装置及びその制御方法 | |
US20060190637A1 (en) | Control apparatus, information processing apparatus, and data transferring method | |
JP2006293927A (ja) | ダイレクトメモリアクセス制御装置及びダイレクトメモリアクセス制御装置を含むシステムlsi | |
JP4724494B2 (ja) | Pciブリッジ及pciブリッジを搭載するシステム | |
JP4373255B2 (ja) | ダイレクトメモリアクセス制御装置および方法 | |
JP5186779B2 (ja) | コンピュータシステム、ホストコンピュータ | |
JP2008009803A (ja) | 情報記憶装置、および、情報転送方法、情報転送システム、プログラム、並びに、記録媒体 | |
JP4779010B2 (ja) | バッファリング装置およびバッファリング方法 | |
US6678749B2 (en) | System and method for efficiently performing data transfer operations | |
JP4509461B2 (ja) | データ処理装置、データ入出力装置およびデータ入出力方法 | |
JP6940283B2 (ja) | Dma転送制御装置、dma転送制御方法、及び、dma転送制御プログラム | |
US7272680B2 (en) | Method of transferring data between computer peripherals | |
JP2008118211A (ja) | データ転送装置及びデータ転送方法 | |
JP2022122677A (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP2002278922A (ja) | コンピュータバスシステム | |
JP2011008824A (ja) | 情報記憶装置、情報転送方法、情報転送システム、情報処理装置、並びに、プログラム | |
JP2008198119A (ja) | データ転送装置、データ転送システムおよびデータ転送方法 | |
JP2014032571A (ja) | 印刷システム、情報処理装置、及びプログラム | |
JP2004199402A (ja) | Usbデバイスコントローラ | |
JP2006023808A (ja) | データ転送装置及びデータ転送方法 | |
JP2009059018A (ja) | 情報処理システム、情報処理装置および情報処理システムのデータ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090616 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110712 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |