TW308779B - - Google Patents

Download PDF

Info

Publication number
TW308779B
TW308779B TW085109355A TW85109355A TW308779B TW 308779 B TW308779 B TW 308779B TW 085109355 A TW085109355 A TW 085109355A TW 85109355 A TW85109355 A TW 85109355A TW 308779 B TW308779 B TW 308779B
Authority
TW
Taiwan
Prior art keywords
driver
group
data
drivers
output
Prior art date
Application number
TW085109355A
Other languages
English (en)
Original Assignee
At & T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by At & T Corp filed Critical At & T Corp
Application granted granted Critical
Publication of TW308779B publication Critical patent/TW308779B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

經濟部中央橾準局員工消費合作社印製 308779 A7 ___B7____ 五、發明説明（1 ) 發明領域 本發明概言之係關於積體電路通訊且尤其係關於一種用 以傳輸資料訊號並可降低電感雜訊的技術。 發明背景 目前，許多驅動器同時切換所造成之電感雜訊是高速， 多接脚積體電路晶片之一主要設計與效能限制。電感雜訊 ，也稱爲接地跳動，起因於極多晶片輸出驅動器同時切換 。同時切換導致大量暫態電流出現於晶片之接地與配電系 統。此種暫態電流導致一對應之暫態電壓差出現於晶片之 接地與一相關印刷接線板（PWB)之接地之間。此電赓差可 導致積體電路裝置之錯誤切換與對應之系統錯誤或资料喪 失。A.J. Rainal 之論文"Computing Inductive Noise of Chip Packages”提供電感雜訊之更詳細討論，且上述論文刊登於 AT & T Bell Laboratories Tech. J., V〇l. 63, No. 1, (1984>，而在此提及該論文以供參考。 雖然256*256尺寸之接腳陣列可製作於單一晶片上，此 種大陣列目前並不實用，因爲提供資料訊號至對應輸出引 線之極多輸出驅動器會產生電感雜訊。有許多種可用以降 低電感雜訊之技術。一此種技術使用一對引線與對應之平 衡式電路驅動器來傳送每一資料訊號。一示範平衡式壢動 器系統説明於 A.J. Rainal 之論文"Eliminating Inductive Noise of External Chip Interconnections", IEEE Journal of Solid-State Circuits，Vol. 29，No.2，pp. 126-129 (1994)，而在此提 及該論文以供參考。在此種系統中，一資料訊號是藉由使 -4- 本^張尺度適用中國國家標準（€阳>八4規格（2丨0父297公釐) ~ ' --- (請先閱讀背面之注意事項再填寫本頁) 裝.
、?T 308779 A7 B7 經濟部中央樣準局貝工消費合作社印製 五、發明説明（2 ) 得通過該對引線之第一輸出引線之電流與通過另—檢出引 線之電流大小相同但極性相反來傳送資料訊號以抵消電感 雜讯。但是，平衡式骚動器技術傾向於不易建構於CM〇s 積體電路。因爲使得二CMOS驅動器同時切換以控制通過 平衡式輸出引線對之電流有本質上的困難。對於資料訊號 上升時間低於三毫微秒之數量級的情形尤其困難。 因此，需要一種降低電感雜訊並可建構於多種不同型式 之半導體裝置，包括CMOS裝置，之積體電路驅動器技術 〇 發明摘要 —種積體電路包含一耦接至多個輸出驅動器之控制器以 藉由交錯輸出資料訊號群組來交錯輸出資料訊號之傳輸。 該控制器利用一種方式來提供控制訊號以使資料訊號群組 之傳輸交錯，而此可降低同時傳送資料訊號之驅動器的數 目。可以使用低於輸出驅動器之變遷切換時間之五倍的相 當短總交錯時間。驅動器之變遷切換時間是在資料訊號之 傳輸自一運輯狀態切換至另一運輯狀態之期間出現於一联 動器之輸出之電流尖學的大約持續時間。在此種短總交錯 變遷時間之下，由於資料訊號群組之傳輸而出現一電感雜 訊之建設性結合。但是，縱有此種建設性結合，本發明出 人意外地降低高於2 5 %之電感雜訊，相較於一對應之非交 錯型資科訊號傳輸。 使用不均勻數目之資料訊號群組且至少一群組包含不同 於其他群組之數目的資料訊號，在總交錯時間等於或小於 張从適用中國网家樣準（CNS ) A4*)L#· ( 210X297公釐> --------^裝-- - (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央揉準局员工消费合作社印裝 3〇8779 Α7 '~~~ ___Β7___________ 五、發明説明（3 ) 壤動器變遷切換時間之下，出人意外地增大電感雜訊之降 低》例如，當使用大約等於驅動器變遷切換時間之總交錯 時間時，使用包含7，4，9與1 2驅動器以產生對應資料訊 號之四群組的3 2位元積體電路輸出部份可降低超過7 〇 %之 電感雜訊而使用四個8 -資料訊號群組只能降低58 %之電感 雜訊。另外根據本發明在相當短之總交錯時間小於驅動器 變遷切換時間之五倍之下每一群组可具有相同數目之資料 訊號。 根據本發明之一實例’控制器包含一些延遲電路，而該 等延遲電路之數目是驅動器群組之數目減_。每一延遲電 路提供一控制訊號給一對應之驅動器群組，除了第—驅動 器群組以外。一分離之控制訊號傳送至第一群組以致能該 群組之驅動器之資料訊號傳輸。一旦收到控制訊號，則第 一群組之驅動器開始傳送他們之資料訊號。第一群組之控 制訊號也傳輸至諸延遲電路之一而該延遲電路在一特定延 遲之後產生第二群組之控制訊號。因此，第二堪動器群組 之資料訊號傳輸相對於第一驅動器群組之傳輸受到延遲。 如果使用多於二群組，另一延遲電路接收第二群組之控制 訊號並在該特定延遲之後產生第三輸出驅動器群組之一對 應控制訊號。以此方式，控制器利用—交錯方式來提供控 制訊號給對應之輸出驅動器群組。 此種控制訊號之相當短交錯輿輸出驅動器之群組化可輕 易建構於極多種半等體積體電路，包括CM〇s積體電路。 本發明沒有任何複雜之連結需求，例如平衡式驅動器或精 -6- 本紙張尺度適用中國國家橾準（CNS〉A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) Ί裝 、?τ 經濟部中央榡準局貝工消費合： Α7 Β7 五、發明説明（4) 確之線負載。因此，本發明可有利地使用傳統之商業製造 技術來大量製造並電氣耦接至印刷接線板（PWB)或多重晶 片模組(M C Μ )。本發明所達成之電感雜訊降低也便利較不 筇贵之連結，例如引線接合，的使用以在通常需要較昂貴 之電氣耦接，例如球閘陣列，倒裝晶片或直接晶片附著的 情形中電氣耦接積體電路至一 PWB或MCM來維持電感雜 訊於可以接受之位準。 此外’因爲本發明之輸出驅動器群組以一交錯方式來傳 送资料訊號，本發明使得資料可有利地利用相同之交錯方 式來提供給輸出驅動器群組而使積艘電路可有更多時間來 提供資料給具有幾乎最大傳輸延遲之那些輸出驅動器群组 。衣發明也降低傳統配置所需之積體電路輿PWB或MC Μ 或封裝之間之並聯連結的數目來使電感雜訊最小化。 參看下列詳細説明與附圖應可更加明瞭本發明之額外特 點與優點。 _附圈簡短説明 圖1顯示根據本發明之一示範積體電路晶片之輸出部份的 示意方塊圈； 圈2顯示包含一示範時序控制器組態之圖1之輸出部份的 更詳細示意方塊圖；且 圖3顯示圈1與2之電路之一示範電感雜訊電壓訊號的圖 形。 詳細説明 本發明是基於下列發現：藉由交錯資料訊號之傳輸可導致 -7- ]中國國家橾率（CNS > Α4規格（210X297公釐） --------^^裝-- • · (請先閲讀背面之注意事項再填寫本頁) 訂 308779 A7 B7 經濟部中央梂準局員工消費合作社印製 五、發明说明（5 ) 積體電路之電感雜訊之出人意外的大量降低，而資料訊號 傳輸之交錯是藉由使用小於輸出驅動器之變遷切換時間T b 之五倍的相當短總交錯時間以交錯輸出資料訊號群組來達 成。驅動器之變遷切換時間Tb是在一資料訊號之傳輸自一 邏輯狀態切換至另一邏輯狀態期間出現於驅動器之輸出之 電流尖峰的大約持續時間。縱然此種短總交錯時間導致電 感雜訊之建設性結合，本發明出人意外地降低大於2 5 %之 電感雜訊，相較於非交錯型資料訊號傳輸。 當至少一群組包含不同於其他群組之數目的輸出資料訊 號且當使用等於或小於堪動器變遷切換時間、之總交錯時 間時，可出人意外地增大電感雜訊之降低。另外根據本發 明在總交錯時間小於驅動器變遷切換時間Tb之五倍之下每 一群組可使用相同數目之資料訊號，雖然在總交錯時間等 於或小於驅動器變遷切換時間Tb之下電感雜訊之降低少於 非均勻型資料訊號群組化所能達到之電感雜訊降低。 根據本發明，一控制器耦接至.-積體電路之輸出部份的 輸出驅動器以交錯輸出訊號群組之傳輸，因此，可使用極 多控制器與輸出驅動器組態來實現本發明。下面躅1與2詳 細説明與描寫一示範組態且該組態只是用以展示而並不意 謂對本發明造成限制。 圖1顯示根據本發明之積體電路1〇之示範輸出部份5。輸 出部份5藉由引線接合7電氣耦接至連結丨5，例如印刷接線 板（PWB)或多重晶片模組（MCM)。連結15提供積體電路 輿耦接至連結15之其他積體電路或電氣元件，未加以展 (請先閲讀背面之注意事項再填寫本頁) .「裝 • ^^1 —8 1 1H ( - 8- A7 ---------B7 五、發明説明（6 ) ' — —~ 示，之間的電氣通訊。積體電路輸出部份5包含多個可控制 之輸出驅動器20與-控制器30，例如時序控制器。輸出部 份5之多個驅動器20能夠傳送同樣數目之多個資料訊號， 例如傳統積體電路以並列方式所傳送之一或更多資料字組 之資料位元。因此，輸出部份5可融入於，例如，耦接至高 速記憶體之微處理器，協力處理器，微控制器，介面轉接 器，特定應用積體電路，與輸出緩衝器。 每一驅動器20可經由一對應之訊號連結2S來接收諸電路 (未加以展示）所產生之資料訊號^至^之一對應資料訊號 。另外可利用對應於該資科之特定邏輯狀態的訊號位準， 例如電|位準，以訊號I〖至丨n之每—訊號來傳送資料。在 此種訊號中，當資料訊號之訊號位準出現一對應變遷時， —自一邏輯狀態至另一邏輯狀態之變遷會出現。 如®2所示’驅動器2〇可具有一藉由多個控制連結35之 一連結來連接至控制器3〇之控制輸入22。堪動器20之一輸 出電氣連接至接合墊40之一對應接合墊。接合墊4〇也藉由 引線接合7核接至位於連結15之接合塾50。接合塾50，接 著’電氣棋接至未加以展示之其他積體電路或電氣元件， 也可使用中間元件。 積體電路10之接地面60經由多個電氣連結，包含接地通 道64與66及引線接合68，來電氣耦接至連結15之接地面 6 2。電感雜訊電壓vLgnd出現於接地面60與62之間的多個 電氣連結所造成之有效接地電感Lgnd之上。有效接地面電感 Lsnd是接地面60與62之間的電氣連結的累積電感且爲討論 -9- ί紙張尺度逋用中國囷家榡準（CNS > M規格（2丨ox297公^ • -I --1 I I I...... · 丨·---- (請先閲讀背面之注意事項再填寫本頁) -訂 經濟部中央標率局貝工消费合作社印製
I I 經濟部中央橾準局貝工消费合作社印製 A7 B7 五、發明説明（7 ) 方便起見是利用躕1之虚線電感器來以符號表示。無實際之 外部電感器應用以連接接地面6 〇與6 2。以一類似之方式， 一電感雜訊電壓也出現於積髏電路1〇與連結15之二電源面 (未加以展示）之間的有效電感之上0 在運作中，控制器3 0經由一對應之控制連結3 5傳送一控 制訊號至輸出驅動器20。做爲回應，輸出饜動器2〇傳送輸 出資料訊號0〖10Ν之一對應輸出資料訊號而該輸出資料訊 號對應於輸出驅動器20在其之輸入所接收之輪入資料訊號 ^至“之一對應輸入資料訊號。符號Ν對應於驅動器2〇之 總數目。因此，輸入輿輸出資料訊號Ιν#()ν表示輸出部份 5之最後一驅動器70的數目。輸出資料訊號〇|至〇1^之每一 輸出资料訊號是由膜動器20傳送至一對應之接合整40。 驅動器2 0可爲一種連續傳送—對應於一特定遲輯狀態之 資料訊號，例如具有一特定訊號位準之訊號，直到收到來 自時序控制器30之控制訊號爲止的型式。在此時，此種骚 動器20接著會以在接收該控制訊號之時間所接收的輸入資 料訊號爲基礎來連續傳送—輸出資料訊號。因此，如果資 料訊號1,至1„之一對應資料訊號在二控制訊號之接收時間 之間未經歷訊號變遷則輸出資料訊號同樣不會經歷訊號變 邊。但是’如果輸入資料訊號出現變遷則一變化會出現於 對應之傳送輸出訊號’但是該變化直到接收來自控制器3 〇 之控制訊號以後才會出現。 另外輸出驅動器2 0可利用訊號位準來傳送資料訊號〇丨至 〇N之每一資料訊號。以此方式，對應於自一遴輯狀態至另 本紙張又度適用中國國家標準（CNS ) ( 210X297/^* ) --------:Ί·裝— • . (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央樣準局員工消費合作杜印製 五、發明説明（8 ) 一邏輯狀態之變遷之資料訊號的傳輸是輸出資料訊號自一 訊號位準至另一訊號位準之切換。這稱爲驅動器2〇之切換 0 在資料讯號傳輸期間之某—瞬間切換之驅動器20的數目 決定於所傳送之實際資訊。例如，在傳統之積體電路中， 如果使用八驅動器來傳送八位元字组則字組丨0〇〇〇 〇〇〇〇|之 傳輸與字組|0101 0101丨之隨後傳輸將導致四輸出骚動器切 換。同時切換之驅動器的數目愈大則諸接地電位之間的暫 態電位差愈大且在有效電感Lgnd之上以及諸電源面之間所產 生之對應電感雜訊VLgnd愈大。此種電感雜訊可在積雜電路 以内以及在糕接至一對應連結之積體電路與其他電子元件 中產生資料錯誤。諸接地面之電氣耦接降低電感雜訊至某 種程度。但是，由於電感雜訊所造成之錯誤常見於傳統之 CMOS積體電路，其中輸出驅動器之數目超過大約32。 控制輸出驅動器20以利用二或更多群組來傳送資料訊號 且至少一群組具有不同於其他群组之數目的资料訊號可大 爲降低電感雜訊。另外，控制輸出驅動器2〇以利用二或更 多具有相同數目之資料訊號的群組來傳送資料訊號可增大 電感雜訊之降低但是通常該降低的幅度不如資料訊號之非 均勻型群組化所能達到的降低幅度。包含相同數目之資料 訊號且能達到幾乎最大之電感雜訊降低的群组數目可利用 允許之總交錯時間爲基礎來決定.。 圖2展示使得驅動器20配置成爲群組之積體電路輸出部 份5的一更詳細示意圈。爲清楚起見圈1與2之類似元件的 -11 - 本紙張尺度逋用中國國家橾隼（CNS ) Μ規格（210Χ297公簸） . .Ί'^,1τ-----^ (請先閲讀背面之注意事項再填寫本頁) 經济部中央梂準局貝工消費合作杜印製 A7 B7 五、發明説明（9) 編號相同，例如，資科訊號I,至IN與時序控制器3 〇。在圖2 中，多個驅動器20如圈所示配置成爲群組120。第一群組 與第二群組分別是以虛線輪廓1 2 1與1 2 2來展示。最後一驅 動器群組也是以虚線輪廓123來展示。雖然圖2所展示之群 組數目大於三，應可輕易瞭解根據本發明可使用二或更多 群組。 輸入訊號^至。與輸出訊號〇1至〇?^之標號表示使用符號 P之群組120的數目與使用符號Bx之對應群組i 2〇之驅動器 20的數目，其中X是〇與P-丨之間的一整數，因此，如果第 一群組1 2 1包含五驅動器2 0，則値B 0會等於5且接收輸入 資料訊號I < b 〇 + 1)並傳送輸出資料訊號〇 (B 0 f η之第二群組 122之第一驅動器會分別接收並傳送訊號16與〇6。下文將 詳細説明根據本發明可導致電感雜訊大量降低之每一群組 所運用之驅動器的特定數目與該等群組的特定數目。 如阐2所示，一示範驅動器20包含一缓衝器1〇〇，例如 D -型正反器，與一線驅動器105。緩衝器100在資料輸入 101接收資料訊號丨丨與^之一對應資料訊號並在控制輸入 102接收控制器30經由連結35所傳送之控制訊號。每—驅 動器105傳送輸出资料訊號(^至❹^^之一對應輸出資料訊號 。雖然可控制之驅動器20如圉所示包含止反器做爲緩衝器 100與線驅動器105，但是可使用任何資料訊號驅動器系統 來做爲可控制之驅動器20且驅動器20之切換是由一輸入訊 號與一控制訊號來控制。 至少一控制連結3 5提供一特定控制訊號自控制器3 〇至— -12- 本紙張尺度逋用中國國家揉準（CNS ) ( 210X297公釐） I-------n裝-- (請先閲讀背面之注意事項再填寫本頁) 訂 308779 經濟部中央標率局貝工消費合作社印製 A7 B7 五、發明説明（10 ) 特定群組之每一驅動器20之緩衝器100。控制器30可包含 。例如，多個延遲電路130，而延遲電路130如圈所示位於 圈2之時序控制器30之虛線輪廓以内。延遲電路130可在相 對於諸群組120之前--群組之控制訊號之產生的特定延遲 間隔t。之後提供控制訊號至諸群組1 2 0之一群組。一示範延 遲電路130詳鈿展示於美國專利第4,479,216號之圈7，且上 述專利指配給本發明之指配者，而在此提及該專利以供參 考，其他適合之控制器組態包含，例如，多工器與二進位 計數器裝置。 時序控制器3 0接收一時脈訊號C。另外控制訊號可對應 於當相關於圖1之連結15之其他積體電路與電氣元件準備 好接收資料訊號時之時間點。時脈訊號C另外可啓源於積體 電路10以内或相關於積體電路1〇之電路以顯示資料訊號1 至1Ν準備好做爲輸出資料訊號〇i至〇Ν來傳輸c 控制器3 0提供時脈訊號C至第一群組之驅動器1 2 1做爲控 制訊號。時脈訊號C也傳送至時序控制器3 〇之一對應延遲 電路130。在一特定延遲時間之後，延遲電路13〇提供一 控制訊號至第二群組之驅動器1 2 2。因此，第二群組i 2 2之 驅動器2 0在相對於第一群組1 2 1之驅動器2 〇之資料訊號傳 輸的一特定延遲t。之後傳送他們之資料訊號。傳送至第二 驅動器群組122之控制訊號也傳送至另—延遲電路13〇以產 生第三驅動器群組之另一致動訊號。因此，第三群組之联 動器在自第二群組1 2 2之驅動器之資料訊號傳輸的—特定 延遲t。之後且在自第一群組121之驅動器之傳輸的—特定延 11 II II 裝—— II 訂 I n n *· (請先閲讀背面之注意事項再填寫本頁) 13 經濟部中央標準局工消費合作社印製 A7 B7 五、發明説明（η ) 遲2tG之後會傳送他們之資料訊號。 以此方式，控制器30交錯輸出資料訊號之傳輸而 該等輸出資料訊號是來自群組i 20之每一群組的驅動器。 雖然圏2所示之延遲電路130提供相同之延遲間隔，應可瞭 解根據本發明可使用提供不同延遲間隔之延遲電路。同時 ’輸出部份5使用外部控制訊號c只是做爲展示。另外根據 本發明控制器3 0可產生其本身之第一輸出驅動器群組i 2 1 之啓始控制訊號。 總X錯時間T τ。t可利用以變遷驅動器切換時間T b爲基礎 之正規化總交錯値r來表示以致r [ 了 τ。+ T b】/ τ b ^例如 ，具有正規化交錯値τ^2之輸出部份使用一等於骚動器變 遷切換時間Tb之總交錯時間τΤΰ〆因此，一値r=6對應於 一等於驅動器變遷切換時間之五倍的總交錯時間TTet。 在運用總交錯値r =2之輸出部份5中，最後一群組12 3之 驅動器20是在第一輸出驅動器群組丨21之後的一時間間隔 受到致動而該時間間隔大約等於驅動器變遷切換時間。如 果輸出部份使用四群組，則控制訊號傳送至第二，第三與 第四群组之延遲相對於傳送至第一群組之控制訊號分別出 現於驅動器變遷切換時間之0.33，0.67與1.0倍》因此，圖2 之延遲電路1 3 0之每一延遲電路會使其之控制訊號的產生 遭受一延遲而該延遲大約是驅動器變遷切換時間之〇 , 3 3倍 0 比値U對應於一特定群組化組態之電感雜訊相對於具有相 同總數目之輸出驅動器且無群組交錯之傳統輸出部份的幾 -14- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------Ί裝— * * (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（12 ) 乎最大百分比。例如，展示於下面表B之比値〇 2 8 9表示傳 統輸出部份所產生之幾乎最大電感雜訊的不多於28 9<?/〇存在 於該特定之對應驅動器群组化組態。因此，此種輸出驅動 器之群組化組態會造成7 i ]。/〇(〖0 〇。/〇_ 2 8 9 %)或更多之電 感雜訊的降低。 在至少一群組包含不同於其他群組之數目之驅動器的一 本發明實例中，當短總交錯時間等於或小於所用之驅動器 變遷切換時間Th時可加大電感雜訊之降低。用以獲得降低 電感雜訊之車越表現之包含於每--群組之驅動器2 〇的數目 可利用下列做爲基礎來加以決定：（丨）輸出堪動器之總數目 ，（2)所用之驅動器群組的數目，（3)可接受之總交錯傳輸 時間。用以傳送資料訊號之可接受的總交錯時間部份決定 於相關於接收資料訊號0,至On之連結15之該等其他積體電 路或電氣元件的需求》 一用以決定達到卓越結果之每一群組之驅動器大約數目 的示範方法是計算在一特定總交錯時間之下特定資料訊號 群組之圈1所tjt之電感雜訊電整V Lgnd。如本文所用，做爲一 時間函數之電感雜訊電壓乂 Lgnd稱爲V Lgnd(t) 用以計算每一 特定群組之電感雜訊V Lgnd( t)之適當技術包含，例如，使用 傳統電路理論於圈1所示之電路的一電路模型。此種傳統電 路理論包含，洌如，節點與迴圈分析。 圖3展示一特定資料訊號群組化之一做爲時間函數之電感 雜訊電歷r v Lgnd( t)的示範圈形。在圖3中，電感雜訊電壓^訊 號2 1 0是以2 5毫微法拉（p F )之通訊線負載電容，i毫微享 -15- 本紙張A度適用中國國家梯率（CNS ) A4规格（210X297公釐） --------η''裝— (請先閱讀背面之注意事項再填寫本頁) 訂 308779 A7 經濟部中央梂準局貞工消費合作社印裝 B7 五、發明説明（l3) 利（η Η )之有效接地電感L gn d，5伏特（V )之電源，3 2之驅 動器總數目η，τ == 2之正规化總交錯値，爲基礎，其中驅 動器群組之總數目ρ是4而每一群組之驅動器的數目分別是 7，4，9與1 2。訊號2 1 0是以當收到對應之控制訊號時切 換遲輯狀態之每一群組之每一驅動器爲基礎來計算以顯示 可出現於此種電路之最大電感雜訊。同時，圖3顯示當所有 驅動器20在無任何資料訊號交錯之下同時切換時之電感雜 訊電壓訊號2 2 0。 電感雜訊電壓訊號2 1 0包含分別出現於時間tm，te + tm， 210 + 1111，與31。+ 1„1之四局部最大値211，212,2 13與2 14 ώ每一局部最大値211，212，213與214出現於在控制訊號 在時間0，t0，2t0與3t0爲對應之群組所接收之後的一時間 間隔tm。因此，每一局部最.大値211，212, 213與214是對 應驅動器群組接收他們之控制訊號之時間之間的局部最大 値，而該等驅動器群組接收控制訊號之時間發生於圈2之時 間t〇之整數倍時間。在圖2中，延遲電路1 3 0在時間t〇之整 數倍時間提供對應之控制訊號至對應之群組。例如，局部 最大値213出現於時間2“ +、而對應於第三群組之驅動器 的同時切換且第三群組在控制訊號傳送至第一群組之後的 時間2t〇接收該控制訊號。因此，局部最大値213是在時間 2t0與時間3 tG之間之電感雜訊電壓訊號210的最大振幅， 而在時間3t0第四驅動器群組接收其之控制訊號。 圈3顯示使用此種相當短之總交錯時間導致對應資料訊號 群組所產生之電感雜訊訊號210的建設性結合，因爲訊號 -16- (请先閱讀背面之注$項再填寫本頁) -β
干 ί - * 經濟部中央搮準局貝工消费合作社印製 SG8779 A7 __B7 五、發明説明（Μ) 2 10在出現控制訊號之時間t〇之整數倍時間之間未回到〇 ν 之啓始位置。應可輕易瞭解總交錯傳輸時間愈長，則輸出 部份5需要愈多時間來傳送資料訊號。因此，通常最好使用 可能之最短總交錯傳輸時間來達成所要之電感雜訊降低。 另外應可瞭解每一群组使用不同數目之驅動器不會導致 電感雜说電壓 V Lgnd( t)之圖形的一般形狀相對於局部最大値 211，212，213輿2 1 4之出現時間發生變化。但是，每一群 組使用不同數目之驅動器會導致在對應局部最大値2U， 212，213與214之電感雜訊電壓訊號210之振幅發生變化。 同時，使用不同之正規化總交錯値r導致諸局部最大値之 間的相對距離發生對應變化。 在決定每一群組所包含之驅動器之數目中，目標是當每 一群組之所有驅動器20切換以使對應之比値u與電感雜訊 之降低最小化時使得電感雜訊電壓VLgnd(t)之總振幅最小化 。一用以決定每一群組所包含之驅動器之數目以使電感雜 訊電壓VLgnd(t )最小化之適當程序如下： (1) 選擇第一群組之驅動器的一”最佳猜測，•數目B 〇並利用 前文針對計算電感雜訊電壓V Und( t )所述之方式來決定 在時間t m之第一局部最大値2 1 1之電感雜訊電壓^ VLgnd(t)之對應振幅； (2) 藉由找出導致在時間t〇 + tm局部最大値212之振幅小於 或等於局部最大値211之驅動器的最大數目來決定第 二群組之驅動器的數目Βι，而此是藉由計算第 二 驅動 器群組之驅動器之每一種嘗試數目之局部最大値212 -17- 本紙珉尺則L用中關家轉（⑽）八4胁（21GX297公酱) '—' (請先閲讀背面之注意事項再填寫本頁) _n裝. 訂 308779 A7 --—________B7_ 五、發明説明（15) " -- 的電感雜訊電壓VLgnd(t)來達成； (3)藉由利用前文釺對步驟（2 )所述之方式以找出導致在 時間21 c +t m局部最大値2 1 3之振幅小於或等於局部最 大値212之振幅的驅動器最太數目來決定第三砰組之 驅動器的數目B2 ; (4 )藉由利用前文針對步驟（2 )所述之方式以找出導致在 時間3 t« +1 m局部最大値2 1 4之振幅小於或等於局部最 大値213之驅動器的最大數目來決定第四群組之驅動 器的數目，而如果在步驟（2)與（3)第一群組至第三 群組未使用之驅動器之剩餘數目無法達成此種關係， 則在步蘇（1 )必須增加第一群組之驅動器的數目B。且 再度重復步驟（2)至（4);及 (5)重覆步驟(1 )至（4 )以達成第一群組之驅動器的最小數 目B 0 〇 下文所提供之表A是以上面之程序爲基礎並包含一積體電 路输出部份之四驅動器群组之每一群組所包含之驅動器的 大約數目。而該積體電路輸出部份具有3 2輸出驅動器，且 大約正規化交錯値r介於1.3與2之間並以0.0 5之增量遞增 。此表也包含每一群組化配置之對應比値U。 (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 經濟部中失梂準局貞工消费合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公釐） A7 B7 五、發明説明（Ιό)
表A r 每一.群钽之堪動器的數目 農屋雜訊上限 {B〇，，B2，B3} 130 21，2，4，5 0.736 1.3 5 19，2，5，6 0.680 1.40 17，3，5，7 0.623 1.45 16，3，6，7 0.593 1.50 14，3，6，9 0.53 1 1.55 13 ， 3 ， 7 ， 9 0.487 1.60 12，4，7，9 0.466 1.65 11，4，7，10 0.432 1.70 10，4，8，10 0.398 1.75 9，4，8，11 0.363 1.80 9，4，9 , 10 0.363 1.85 8，4，8，12 0.327 1.90 8，4，9，1.1 0.327 1.95 8，5，10，9 0.327 2.00 7，4，9，12 0.289 (請先閲讀背面之注意事項再填寫本頁) 裝· 7 訂 經濟部中央揉準局負工消費合作社印製 下文所提供之表B ’ C與D也是以上述程序爲基礎來決定 並包含在大約r =2之正規化總交錯延遲之下分別包含於二 ，四與八驅動器群組之每一群組之驅動器的示範數目，而 該等驅動器是用以傳送8，16與32與64資料訊號或位元。 表B - D提供表列之每一群組之對應比値U。 -19- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） 308779 A7 B7 經濟部中央樣準局貝工消費合作社印製 五、發明説明（】7) 表b (驅動器群mi zll 驅動器之總數目 每一群組之驅動器 雷感雜訊上限比値U {B〇 > Bj} 8 3，5 0.40 16 6，10 0.424 32 11 » 21 0.433 64 20，44 0.475 表C(驅動器觯組之數目 =4) 驅動器之總數目 每一群组之驅動器 電感雜訊上限比値U {B〇 » Bj » B2 » B3} 8 2，卜 2，3 0.270 16 4，2，5，5 0.290 32 7，4，9，12 0.289 64 14，8，18，24 0.349 表D(驅動器群組之數目 =8) 驅動器之總數目 每一群組之驅動器 電感雜訊上限比値II {B〇-B7} 8 1，0，1，卜 1 · 1 1，2 0.232 16 3Ό-1-2 -2^2-30 0.221 32 0.251 64 12，2，4，ό，8，10，11，11 0.306 表A - D之每- -群組之驅動器値的順序應對應於時序控制 器目標之驅動器之群組化的順序。晶片之驅動器相對於彼 此之實體位置對於實現本發明並不重要。因此，每一群組 之驅動器無需彼此相鄰。 另外，根據本發明，每一群組可使用相同數目之驅動器 以在正規化總交錯値r = 6或更小之下降低2 5 〇/〇或更多之電 感雜訊，包含相同數目之驅動器之所用群組的幾乎最佳數 -20- 本紙張尺度it用巾關家轉（CNS〉A4^ ( 210><297公| ) " _ -------·--Γ 裝-- (請先閲讀背面之注意事項再填寫本頁)
、1T
I
目可利用一前文參照圏3所迷之類似程序來加以決定D尤其 ’可計算不同數目之群組的電感雜訊電麼v Lgnd( t)以找出可 增加電感雜訊之降低並具有相當短之正規化總交錯値r的 群組數目且該f群組具有相同數目之驅動器。因此，鮮组 之數目可利用所要之電感雜訊降低輿允許之最長總交錯時 間爲基礎來加以決定。 表E，F，G與Η分別對應於表A，B，C與D並顯示在不 同數目之群组之下所能達到之電感雜訊降低，且該等群組 包含相同數目之驅動器，表E顯示運用四群組所能達到之降 低，且每一群組皆包含八驅動器以傳送3 2資料訊號，且如 果所選之正規化總交錯値τ介於1.4與2.0之間則增量爲 0.05而如果所選之正規化總交錯値r介於2.0與6.0之間則 增量爲1 · 0。下文所提供之F，G與Η包含在正規化總交錯 値r = 2之下分別包含於二，四與八驅動器群組之每一群組 的示範數目，而該等驅動器是用以傳送8，16輿32與64資 料訊號或位元。 (請先閱讀背面之注意事項再填寫本頁) T裝· -丁 _ -6 經濟部中央標準局員工消費合作社印裝 本紙張尺度適用中國國家橾率（CNS ) A4規格（2丨0X297公釐） 五、發明説明（19) r 1.4 0 145 1.50 1.55 1.60 1.6 5 1.70 1.75 1.80 1.85 1.90 1.95 2.00 3.00 4.00 5.00 6.00 A7 B7 4.E 電感雜訊上限比値U 0.750 0.682 0,641 0.60 1 0.560 0.519 0.500 0.487 0.473 0.459 0.445 0.431 0.417 0,327 0.327 0.327 0.327 -----；--；--'裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標率局負工消费合作社印製 -22- 本紙張尺度逋用中國國家揉準（CNS ) A4规格（210X297公釐） 五、發明説明（20) A7 B7 表?丄曼盡畢拜:鲜之羞目 ^ 2 ) 驅動器之總數目 每一群組之驅動器 電感雜訊上限比値U 8 4 0.526 16 X 0.551 32 16 0.592 64 32 0.656 表G(驅動器群組之數目 ^ 4 ) 驅動器之總數目 每一群組之驅動器 電感雜訊上限比値U 8 2 0.335 16 4 0.364 32 8 0.420 64 16 0.524 表Η(驅動器群組之數目 二 8) 驅動器之總數目 每一群組之驅動器 電感雜訊上限比値U 8 1 0.294 16 2 0.320 32 4 0.376 64 8 0.484 (請先閱讀背面之注意事項再填寫本頁) 裝. T. 訂 經濟部中央樣隼局員工消費合作社印製 驅動器群組之輸出資料訊號之交錯傳輸使得積體電路可 利用一相同交錯方式來提供資訊至輸出部份。傳統之積體 電路同時提供此種資料至輸出驅動器。因此，如果一積體 電路需要額外時間來產生特定資訊，則該特定資訊可由一 具有相對於第一驅動器群組之幾乎最大傳輸延遲之一驅動 器群組的驅動器來傳送。另外，本發明便利使用較不筇貴 之連結技術，例如引線接合與並行封裝引線，來獲得電感 雜訊之降低，而電感雜訊之降低通常相關於更複雜與筇貴 之連結，例如球閘陣列，倒裝晶片與直接晶片附著。 •23- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） A7 B7 五、發明説明（21 ) 雖然前文已詳細説明本發明之許多實例，在不脱離本文 説明之下可進ί亍許多修改。下列申請專利範圍意欲包含所 有此種修改。例如，雖然本發明一直利用引線接合來加以 説明，可使用其他型式之連結，包含，例如，球閘陣列， 倒裝晶片與直接晶片附著。 (請先閲讀背面之注意事項再填寫本頁) .裝. 訂 經濟部中央標準局員工消費合作社印製 -24- 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210X297公釐）

Claims (1)

  1. (86年4月;) A8 B8 C8 -D8
    號專利中請案 令Φ4毒每利範圍修正本! 申請專利範圍 1. 一種具有至少一輸出部份以經由多個通訊線來傳送多個 資料訊號之積體電路，該輸出部份包含： 多個可控制之驅動器，且該等驅動器耦接至多個通訊 線之對應通訊線，該等驅動器進一步具有用以接收要傳 送之資料的資料輸入與控制輸入，其中每—驅動器—旦 在其之控制輸入收到一控制訊號則能夠經由一對應於其 之資料輸入之資料的對應通訊線來傳送一資料訊號；及 一搞接至該等驅動器之控制輸入的控制器，該控制器 提供控制訊號给驅動器以使輸出驅動器之資料訊號群组 的傳輸交錯，其中每一群组包含至少—資料訊號且至少 一群组包含不同於其他群組之數目的資料訊號以降低大 於2 5 %之電感雜訊。 2_如申請專利範圍第1項之積體電路，其中用以相對於第一 群组來交錯最後一群組之資料訊號之幾乎最大時間間隔 小於一驅動器之變遷切換時間的大約五倍。 3.如申請專利範圍第2項之積體電路，其中幾乎最大時間間 隔不大於驅動器變遷切換時間之二倍。 4·如申請專利範圍第1項之積體電路，其中每一可控制之堪 動器包含一連接至一線驅動器之緩衝器.。 5·如申請專利範圍第4項之積體電爷，其中緩衝器是一正反 器且其中堪動器控制輸入是該正反器之一時脈輸入。 6.如申請專利範圍第丨項之積體電路，其中控制器包含多個 延遲電路且其中每一延遲電路提供控制訊號給一對應之 輸出驅動器群組，除了第一驅動器群组以外。 本紙張尺度適用中困國家樑率（CNS ) A4规格（210 X 297公釐） --------------ΐτ------Γ i (請先«讀背面之注意Ϋ項再填寫本I) 經濟部中央棣準局貝工消费合作社印裝 A8 B8 C8 • - D8 經濟部中央揉準局負工消費合作社印裝 申請專利範圍 7·^請專利錢第4之積體電路，其中群 數目分別是4與32，而四群 、驅動器之 ，9與12。 曙矶唬的數目是7，4 8·如申請專利範圍第1項之積體電路，其中 送至其他輸出驅動器群組後 、 疋資料傳 一群组之驅動器的資料輸入，且其 他 ^^ 升Τ占時間間隔小於最 後一驅動器群组相對於第一膘叙哭、 、 弟驅動器群組之諸資料訊ft係 輸之間的時間間隔。 πΜ傳 9.如申請專利範圍第！項之積體電路，其中積禮電路是一 CMOS積體電路。 ία —種具有至少一輸出部份以經由多個通訊線來傳送多個 資料訊號之積鱧電路，該輸出部份包含： 多個可控制之驅動器，且該等驅動器耦接至多個通訊 線之對應通訊線，該等驅動器進一步具有用以接收要傳 送之資料的資料輸入與控制輸入，其中每一驅動器一旦 在其之控制輸入收到一控制訊號則能夠經由一對應於其 之資料輸入之資料的對應通訊線來傳送一資料訊號；及 一耗接至該等樞動器之控制輸入的控制器，該控制器 提供控制訊號給驅動器以使輸出驅動器之資料訊號群組 的傳輸交錯來降低大於25 %之考感雜訊，其中用以相對 於第一群组來交錯最後一群组之資料訊號之幾乎最大時 間間隔小於一驅動器之變遷切換時間的大約五倍》 11.如申請專利範圍第1〇項之積體電路，其中至少一資料訊 號群組具有不同於其他群组之數目的資料訊號》 表紙張尺度逋用中國國家棣牟（CNS〉M规格（210X297公釐） -------(裝—— (請先閱讀背面之注意事項再填寫本頁) 訂 T A8 Βδ C8 -D8
    308779 申請專利範圍 12.如申請專利範圍第丨丨項 間陰;貝〈槓體電路，其中幾乎最大時間 間h不大於驅動器變遷切換時間之二倍。 申請專利範圍第10項之積趙電路，其中每一群組具有 =數目之資料訊號且群組之數目是以允許之總交錯時 間與所要足電感雜訊降低爲基礎來決定。 M.如申請專利範圍第10項之積趙電路，其中積體電路是一 CMOS積體電路。 15. -種供-積體電路輸出部份用以經由多個通訊線來傳送 多個輸出資料訊號之方法，該種方法包含 提供多個輸入資料訊號給相同多财控制之驅動器的 輸入；及 交錯該等可控制之驅動器經由對應通訊線之輸出資料 訊號群组的傳輸，其中每一群組包含至少—資料訊號以 降低高於25%之電感雜訊，其中最後—群组之輸出资料 訊號是在第一輸出資料訊號之後的—時間間隔傳送而該 時間間隔小於一驅動器之變遷切換時間的大約五倍。 16. 如申請專利範圍第丨5項之方法，其中至少一群組具有不 同於其他群组之數目的驅動器。 17. 如申請專利範圍第16項之方法，其中該時間間隔不大於 驅動器變遷切換時間。 18·如申請專利範圍第15項之方法，其中每—群組具有相同 數目之資料訊號且群组之數目是以允許之總交錯時間與 所要之電感雜訊降低爲基礎來決定。 19.如申請專利範团第1 5項之方法，其中輸入資料訊號是在 -3 本紙張尺度逋用中國國家橾牟（CNS ) Α4规格（210Χ297公釐） --------(裝------訂------f冰 (請先«讀背面之注意事項再填寫本頁) 經濟部中央標率局員工消费合作社印*. A8 B8 C8 、申請 " S-- 輸入資料訊號傳送至其他輸出驅動器群纽 使 < —時間 間隔傳送至至少一群組之驅動器的資料輸入，且其中該 時間間隔小於最後一驅動器群組相對於第—驅動器群= 之諸資料訊號傳輸之間的時間差。 ’ 20.-種具有至少一輸出部份以經由多個通訊線來傳送多個 資料訊號之積體電路，該輸出部份包含： 多個可控制之驅動器’且該等驅動器耦接至多個通訊 線之對應通訊線，該等驅動器進一步具有用以接收要傳 送之資料的資料輸入與控制輸入，其中每—驅動器一旦 在其之控制輸入收到一控制訊號則能夠經由—對應於其 之資料輸入之資料的對應通訊線來傳送一資料訊號；及 一耦接至該等驅動器之控制輸入的控制器，該控制器 提供控制訊號給驅動器以使輸出驅動器之資料訊號群組 的傳輸交錯以產生該等訊號之電感雜訊之一幾乎建設性 結合，而此降低大於2 5 %之電感雜訊。 (請先Μ讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印裂 4 本紙張又度逋用中國國家搮车（CNS > Α4规格（210X297公釐）
TW085109355A 1995-10-12 1996-08-02 TW308779B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/542,242 US5646543A (en) 1995-10-12 1995-10-12 Integrated circuit having reduced inductive noise

Publications (1)

Publication Number Publication Date
TW308779B true TW308779B (zh) 1997-06-21

Family

ID=24162943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085109355A TW308779B (zh) 1995-10-12 1996-08-02

Country Status (5)

Country Link
US (1) US5646543A (zh)
EP (1) EP0768767A2 (zh)
JP (1) JPH09153588A (zh)
KR (1) KR970023371A (zh)
TW (1) TW308779B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0143578B1 (ko) * 1995-05-24 1998-08-17 김주용 멀티비트 집적회로의 출력 버퍼 동작 제어 회로
US5974259A (en) * 1996-09-18 1999-10-26 International Business Machines Corporation Data processing system and method of operation having input/output drivers with reduced power consumption and noise levels
KR100475046B1 (ko) * 1998-07-20 2005-05-27 삼성전자주식회사 출력버퍼 및 그의 버퍼링 방법
US6356100B1 (en) * 2001-01-19 2002-03-12 Dell Products L.P. Ground bounce reduction technique using phased outputs and package de-skewing for synchronous buses
US7116126B2 (en) * 2001-10-16 2006-10-03 Sun Microsystems, Inc. Intelligent delay insertion based on transition
DE10155427A1 (de) * 2001-11-12 2003-05-08 Infineon Technologies Ag Verfahren zur Vermeidung von Transienten bei Schaltvorgängen in integrierten Schaltkreisen sowie integrierter Schaltkreis
US6788098B1 (en) * 2003-04-16 2004-09-07 Lsi Logic Corporation Test structures for simultaneous switching output (SSO) analysis
US7659746B2 (en) * 2005-02-14 2010-02-09 Qualcomm, Incorporated Distributed supply current switch circuits for enabling individual power domains
US7456655B1 (en) 2005-05-16 2008-11-25 Marvell Israel (Misl) Ltd. System and process for overcoming wire-bond originated cross-talk
US7643591B2 (en) * 2006-07-26 2010-01-05 International Business Machines Corproation Transition balancing for noise reduction /Di/Dt reduction during design, synthesis, and physical design
US7823107B2 (en) * 2007-10-19 2010-10-26 International Business Machines Corporation Transition balancing for noise reduction/Di/Dt reduction during design, synthesis, and physical design
US9429610B2 (en) 2014-01-16 2016-08-30 Qualcomm Incorporated Voltage dependent die RC modeling for system level power distribution networks

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479216A (en) * 1982-12-22 1984-10-23 At&T Bell Laboratories Skew-free clock circuit for integrated circuit chip
JPS59212027A (ja) * 1983-05-18 1984-11-30 Toshiba Corp 半導体集積回路の出力回路
US4857765A (en) * 1987-11-17 1989-08-15 International Business Machines Corporation Noise control in an integrated circuit chip
US5073730A (en) * 1990-04-23 1991-12-17 International Business Machines Corporation Current transient reduction for vlsi chips
US5229657A (en) * 1991-05-01 1993-07-20 Vlsi Technology, Inc. Method and apparatus for controlling simultaneous switching output noise in boundary scan paths
JP2590741Y2 (ja) * 1993-10-18 1999-02-17 株式会社アドバンテスト 半導体試験装置用タイミング発生器

Also Published As

Publication number Publication date
KR970023371A (ko) 1997-05-30
US5646543A (en) 1997-07-08
EP0768767A2 (en) 1997-04-16
JPH09153588A (ja) 1997-06-10

Similar Documents

Publication Publication Date Title
TW308779B (zh)
CN100422971C (zh) 适于快速信号传输的信号传输装置
EP0727747B1 (en) ASIC bus structure based on multiplexer
KR100437233B1 (ko) 집적회로칩및전기시스템
US7571337B1 (en) Integrated circuits and methods with transmit-side data bus deskew
CN1983222A (zh) Spi设备通信电路
JP2004520783A (ja) バランス型データビット符号化に基づく並列通信
US8073005B1 (en) Method and apparatus for configuring signal lines according to idle codes
Givargis et al. Interface exploration for reduced power in core-based systems
JP3368861B2 (ja) 並列バスを介したデータ伝送速度を高める方法およびシステム
TW550986B (en) Systems having modules sharing on module terminations
CN101009542A (zh) 一种数据网络节点设备端口的扩展装置
JP4119017B2 (ja) 半導体装置
JPH04502378A (ja) コンピユータグラフイツクス用のバスインターフエイス制御装置
JP2002118603A (ja) 単一転送ラインを使用する複数回路間で複数信号の多方向同時転送を促進する方法
JP2004039896A (ja) 半導体装置
TW589541B (en) Low cross-talk design and related method for co-layout of different buses in an electric board
JP2591576B2 (ja) 集積回路装置
US20040078613A1 (en) Microprocessor chip simultaneous switching current reduction method and apparatus
Telikepalli et al. Constant voltage-based power delivery scheme for 3-D ICs and interposers
US6894538B2 (en) Expanding module for serial transmission
CA2305779A1 (en) A bus arrangement and associated method in a computer system
TWI281783B (en) Power supply decoupling for parallel terminated transmission line
CN108461108B (zh) 内存芯片电路拓扑
TWI789106B (zh) 鏡像數位訊號的隔離裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees