TWI789106B - 鏡像數位訊號的隔離裝置 - Google Patents
鏡像數位訊號的隔離裝置 Download PDFInfo
- Publication number
- TWI789106B TWI789106B TW110141736A TW110141736A TWI789106B TW I789106 B TWI789106 B TW I789106B TW 110141736 A TW110141736 A TW 110141736A TW 110141736 A TW110141736 A TW 110141736A TW I789106 B TWI789106 B TW I789106B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- control
- isolation
- signal
- signals
- Prior art date
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
- Semiconductor Lasers (AREA)
Abstract
本發明包含一隔離元件和與該隔離元件電性連接的一資料邏輯元件和一控制邏輯元件;該資料邏輯元件將複數資料訊號轉換成一資料串列訊號並傳送至該隔離元件,而該隔離元件將該資料串列訊號傳送至該控制邏輯元件;該控制邏輯元件將該資料串列訊號轉換成該資料訊號,並將複數控制訊號轉換成一控制串列訊號並傳送至該隔離元件,而該隔離元件將該控制串列訊號傳送回該訊號邏輯元件;本發明採用源同步串列傳輸技術,以該隔離元件為中心使該資料邏輯元件與該控制邏輯元件保持資料鏡像,以減少隔離元件的使用數量和提升電路板的利用率。
Description
一種鏡像數位訊號的裝置,尤指一種鏡像數位訊號的隔離裝置,能夠有效率的使一隔離元件傳輸鏡像的數位訊號。
現今社會中,多數的電子產品會以數位訊號控制該些電子產品的運作,而某一些電子產品中資料訊號跟控制訊號需要運作在不同的參考電壓平面上,因此需要使用隔離器來傳遞與交換訊息,以保護使用者的安全。尤其在電源設備中,隔離器為廣泛使用為重要元件之一。
請參考圖6所示,一般常用的設計,即一個控制系統通常會使用不同種類的元件組成來達到控制系統的目的。每一個元件直接與隔離器連接,使元件變成具有電氣隔離的功能,因此控制訊號的協定將直接與元件相關聯。然而,隔離器只有做為電氣的隔離用途,所以即使隔離器具有較高速的傳輸能力,也將無法充分發揮。如圖6所示,複數隔離器10’電氣隔離於一資料模組1’和一控制模組2’的一控制元件40’之間。該些隔離器10’電連接該資料模組1’的一側,連接了複數個元件。當該些元件的數目或該些元件的控制點越多時,該些隔離器10’的使用數量就會等比例的上升,如此將佔據了一電路板上的有限空間,限制了該電路板的利用率,並對於電源設備中在意的功率密度的競爭上將產生不利的影響。
此外,對應該些隔離器10’的複數訊號傳輸通道具有傳播延遲的特性,在時間上限制了具有資料返回路徑的通訊協定所能夠運行的最高速度,即限制了控制電路的性能。例如,當該些隔離器10’中其一者連接一串列週邊介面(SPI)時,該串列週邊介面傳輸訊號至該些隔離器10’另一側的運行速度將受到限制。
有鑑於上述的問題,本發明能夠只使用一個隔離元件做到資料訊號端和控制訊號端之間的隔離和訊號傳輸,使控制訊號端能夠收集與設定資料訊號端的複數訊號內容。
本發明提供一種鏡像數位訊號的隔離裝置,設置於一電路板上,包括:
一隔離元件,具有一第一電壓端和一第二電壓端;
一資料邏輯元件,具有複數資料訊號端及一資料隔離端,且該資料隔離端電性連接該隔離元件的該第一電壓端;
一控制邏輯元件,具有一控制隔離端及複數控制訊號端,且該控制隔離端電性連接該隔離元件的該第二電壓端;和
一控制元件,具有複數控制端,且該些控制端分別電性連接該控制邏輯元件的該些控制訊號端。
其中,該資料邏輯元件將該些訊號端接收的複數資料訊號轉換成一資料串列訊號,且該資料邏輯元件通過該資料隔離端將該資料串列訊號傳送至該隔離元件。該控制邏輯元件通過該隔離元件接收該資料串列訊號,且該控制邏輯元件將該資料串列訊號轉換成該些資料訊號,並該控制邏輯元件將該控制邏輯元件分別由該些控制訊號端輸出該些資料訊號。該控制元件分別接收該些資料訊號,且該控制元件根據該些資料訊號產生複數控制訊號。
其中,該控制元件通過該些控制端輸出該些控制訊號至該控制邏輯元件。該控制邏輯元件接收該些控制訊號後,將該些控制訊號轉換成一控制串列訊號,並通過該控制隔離端輸出該控制串列訊號至該隔離元件,而該資料邏輯元件的該資料隔離端通過該隔離元件接收該控制串列訊號,並將該控制串列訊號轉換成該些控制訊號後,分別由該些資料訊號端輸出該些控制訊號。
該鏡像數位訊號的隔離裝置以該隔離元件為中心並朝該資料邏輯元件和該控制邏輯元件形成一資料鏡像,並且因只使用一個該隔離元件,將省下該電路板上的不少空間,提供其他裝置更多的空間做應用。
在一電路板上的有限利用空間中,本發明的裝置將使該電路板上的有限利用空間更有效率的被使用。
請參閱圖1所示,本發明為一種鏡像數位訊號的隔離裝置,其包括一隔離元件10、一資料邏輯元件20、一控制邏輯元件30、及一控制元件40。
該隔離元件10具有一第一電壓端11和一第二電壓端12。
該資料邏輯元件20具有複數資料訊號端21及一資料隔離端22。該資料隔離端22電性連接該隔離元件10的該第一電壓端11,並且該資料邏輯元件20將該些資料訊號端21接收的複數資料訊號100轉換成一資料串列訊號150後,通過該資料隔離端22的一傳送端口22A將該資料串列訊號150傳送至該隔離元件10。
該控制邏輯元件30具有一控制隔離端31及複數控制訊號端32。該控制隔離端31電性連接該隔離元件10的該第二電壓端12,以通過該控制隔離端31的一接收端口31A接收該隔離元件10的該資料串列訊號150,並將該資料串列訊號150轉換成該些資料訊號100後,分別由該些控制訊號端32輸出該些資料訊號100。
該控制元件40具有複數控制端41。該些控制端41分別電性連接該控制邏輯元件30的該些控制訊號端32,以分別接收該些資料訊號100,且該控制元件40根據該些資料訊號100產生複數控制訊號200,並分別通過該些控制端41輸出該些控制訊號200至該控制邏輯元件30。
當該控制邏輯元件30接收該些控制訊號200後,將該些控制訊號200轉換成一控制串列訊號250,並通過該控制隔離端31的一傳送端口31B輸出該控制串列訊號250至該隔離元件10,而該資料邏輯元件20的該資料隔離端22的一接收端口22B通過該隔離元件10接收該控制串列訊號250,並將該控制串列訊號250轉換成該些控制訊號200後,分別由該些資料訊號端21輸出該些控制訊號200。
換句話說,本發明該鏡像數位訊號的隔離裝置以該隔離元件10為中心並朝該資料邏輯元件20和該控制邏輯元件30形成一資料鏡像,使該資料邏輯元件20的該些資料訊號100等同於該控制邏輯元件30的該些資料訊號100,且使該控制邏輯元件30的該些控制訊號200等同於該資料邏輯元件20的該些控制訊號200。
詳細來說,該隔離元件10的該第一電壓端11設有至少一接收端口11A和至少一傳送端口11B。該第一電壓端11的該至少一接收端口11A負責接收該資料邏輯元件20的該資料串列訊號150,而該第一電壓端11的該至少一傳送端口11B負責傳送該控制串列訊號250到該資料邏輯元件20。
該隔離元件10的該第二電壓端12也設有至少一接收端口12B和至少一傳送端口12A。該第二電壓端12的該至少一接收端口12B負責接收該控制邏輯元件30的該控制串列訊號250,而該第二電壓端12的該至少一傳送端口12A負責傳送該資料串列訊號150到該控制邏輯元件30。
請參閱圖2所示,本發明的一實施例中,該控制邏輯元件30和該控制元件40設置於右側的一控制模組2中,而該資料邏輯元件20和該些資料訊號100分別設置於左側的一資料模組1中。該資料模組1和該控制模組2由該隔離元件10隔離開來,並形成該資料鏡像。對該隔離元件10而言,面對該第一電壓端11的是該資料模組1,負責該資料訊號100的匯集,而面對該第二電壓端12的是該控制模組2,負責該控制訊號200的匯集。
本發明包括使用一場域可編程邏輯閘陣列(Field Programmable Gate Array;FPGA)或一複雜可程式化邏輯裝置(Complex Programmable Logic Device;CPLD)客製化的數位電路。在該實施例中,該控制邏輯元件30和該資料邏輯元件20皆為使用CPLD或FPGA的數位電路,而FPGA或CPLD兩者都為習知的可程式邏輯裝置,故不贅述兩者的詳細差異。另外,該控制元件40可能為外接的微處理裝置或分立的類比IC元件。
本發明採用一源同步(Source-Synchronous)的串列傳輸技術,將該隔離元件10一端的訊號內容複製到該隔離元件10的另一端做訊號內容上的還原,使該隔離元件10兩側互相傳輸後保持一樣的訊號內容。也就是說,該隔離元件10將該第一電壓端11接收到的該資料串列訊號150複製到該隔離元件10的該第二電壓端12,並且該隔離元件10將該第二電壓端12接收到的該控制串列訊號250複製到該隔離元件10的該第一電壓端11。該資料串列訊號150和該控制串列訊號250為數位訊號。如此,該隔離元件10之該第一電壓端11和該第二電壓端12的邏輯狀態能即時的維持鏡像關係,以利該隔離元件10在隔離該第一電壓端11和該第二電壓端12的同時也能傳輸該資料串列訊號150和該控制串列訊號250。這意味著該控制元件40只需在該隔離元件10的該第二電壓端12讀取或寫入邏輯狀態或數值,即鏡像等同讀取或控制了該隔離元件10的該第一電壓端11的電路一般。這樣的特性讓該控制元件40或任一控制電路可具有單一種類的控制介面,因而減少了可能需運用了不同串列傳輸協定之間的轉換,所以有助於提升控制效能。另外,因本發明採用了穩定與高效率的源同步串列傳輸技術,因此和先前技術相比,本發明在單位時間內可以傳送更多的資料量,並且減少使用習知技術之隔離器的數量。
本發明所提供之虛擬化I/O能接受任何該些資料訊號100的內容。在該實施例中,該些資料訊號100的來源組成為一類比數位轉換器(Analog to Digital Converter;ADC)、一數位類比轉換器(Digital to Analog Converter;DAC)、一警示器(Alert)、一過電流保護器(Over Current Protector;OCP)、一過電壓保護器(Over Voltage Protector;OVP)、一定電流輸出器(Constant Current;CC)、一定電壓輸出器(Constant Voltage;CV)和複數發光二極體(Light-emitting diode;LED)相關的訊號內容。上述的該些資料訊號100來源都由習知的電路組成,而在本發明中將綜合簡稱該些電路為一外部電路50,所以綜合簡稱該外部電路50為該些資料訊號100的來源。
請一併參閱圖1和圖3所示,該資料邏輯元件20的該些資料訊號端21能以不同的元件接受上述任何該些資料訊號100的內容。在該實施例中,該些資料訊號端21詳細來說包括一串列週邊介面驅動(Serial Peripheral Interface Bus Driver;SPI Driver)、一I2C驅動(Inter-Integrated Circuit Driver;I2C Driver)、複數輸入(Input)和複數輸出(Output)。該些資料訊號100被匯集到該些資料訊號端21以被上述等習知的驅動元件應用,並且和該些控制訊號200都會各別經過複數個正反器(FF),在訊號彙整之前做複數邏輯閘的訊號調整。
該鏡像數位訊號的隔離裝置為該資料鏡像結構,所以該些資料訊號100和該些控制訊號200在被轉換為該資料串列訊號150和該控制串列訊號250之前都定義為一送出訊號,而該資料串列訊號150和該控制串列訊號250在被轉換為該些資料訊號100和該些控制訊號200之後也被定義為一接收訊號。
請一併參閱圖4所示,圖4形容該送出訊號和該接收訊號被訊號轉換的過程。鏡像的該資料邏輯元件20和該控制邏輯元件30中各包含一編碼器(encode)、一解碼器(decode)和一串列和解串列器(Serializer/Deserializer;SerDes)。在該實施例中,該編碼器(encode)和該解碼器(decode)分別使用一最小化傳輸差分訊號(Transition Minimized Differential Signaling;TMDS),即應用TMDS良好的直流平衡(DC-balanced)特性,提升傳輸的穩定性。在其他實施例中,該編碼器(encode)和該解碼器(decode)也可使用其他種類之編碼器與解碼器,以符合系統設計的需求。該串列和解串列器(SerDes)顧名思義包含一串列器(serdes_o)和一解串器(serdes_i),而其中該編碼器(encode)電性連接該串列器(serdes_o),該串列器(serdes_o)電性連接該隔離元件10,而該隔離元件10也電性連接該解串器(serdes_i),該解串器(serdes_i)電性連接該解碼器(decode)。在該實施例中,該串列和解串列器(SerDes)使用該源同步(Source-Synchronous)的串列傳輸技術,用以提升串列資料接收的穩定度。
進一步來說,圖4中一傳送電路(Tx)包括一資料多工器(Tx_MUX)、該編碼器(encode)、該串列器(serdes_o)和一傳送電路埠(Tx_port)。其中,該資料多工器(Tx_MUX)電性連接該編碼器(encode),且該串列器(serdes_o)通過該傳送電路埠(Tx_port)電性連接該隔離元件10。另外,一接收電路(Rx) 包括另一資料多工器(Rx_MUX)、該解碼器(decode)、該解串器(serdes_i)、一鎖相迴路(Phase-Locked Loop;PLL)和一接收電路埠(Rx_port)。其中,該另一資料多工器(Rx_MUX)電性連接該解碼器(decode),且該解串器(serdes_i)和該鎖相迴路(PLL)分別通過該接收電路埠(Rx_port)電性連接該隔離元件10。
該傳送電路(Tx)由該資料多工器(Tx_MUX)選擇一組資料,並將該組資料透過該編碼器(encode)進行編碼預備傳送。編碼後,該組資料受到該串列器(serdes_o)串列而成為一傳送資料(data_tx)。該傳送資料(data_tx)受到傳送的同時,搭配該傳送資料(data_tx)的一幀訊號(frame_tx)也將一併同時受到傳送。在此實施例中,該幀訊號(frame_tx)也使用與該傳送電路(Tx)一樣設置的該串列和解串列器(SerDes)。該幀訊號(frame_tx)的資料是固定的幀格式(frame_pattern),例如0x0000011111,即此資料仍符合0與1數目平衡的需求,以利於該接收電路(Rx)依該幀訊號(frame_tx)達到資料對齊(Data Align),以正確的接收資料。
另外,該接收電路(Rx)利用接收到該接收資料(data_rx)的幀訊號(frame_rx)當作該鎖相迴路(PLL)的輸入時鐘訊號,且該鎖相迴路(PLL)將會產生該接收電路(Rx)使用的一時鐘訊號(CLK)。因為該幀訊號(frame_tx)是來自該傳送電路(Tx),且該幀訊號(frame_tx)與該傳送資料(data_tx) 是同步的,因此該接收電路(Rx)的幀訊號(frame_rx)與該接收資料(data_rx)也是同步的。該接收電路(Rx)經由鎖相迴路(PLL)接收恢復的該時鐘訊號(CLK)後,該接收電路(Rx)即能同步的接收資料(data_rx)。該接收電路(Rx)接收的資料將經由該解碼器(decode)還原後,再經由該另一資料多工器(Rx_MUX)分配至正確的複數暫存器位置。
如前述,該串列和解串列器(SerDes)的設置可以採用單數據速率(Single Data Rate;SDR)流或雙數據速率(Double Data Rate;DDR)流,且該串列和解串列器(SerDes)也可根據串列化因數(Serialization Factor)做調整。該串列和解串列器(SerDes)的使用可根據該編碼器(encode)與該解碼器(decode)的種類做出選擇,或根據該隔離元件10的傳輸速率限制等因素配合使用,使該鏡像數位訊號的隔離裝置快速且有效率的透過該隔離元件10傳遞訊號。
綜合來說,圖1中該隔離元件10該第一電壓端11的該至少一接收端口11A和該第二電壓端12的至少一接收端口12B分別在該資料鏡像中電連接圖4中的該傳送電路埠(Tx_port)。並且,該第一電壓端11的該至少一傳送端口11B和該第二電壓端12的至少一傳送端口12A分別在該資料鏡像中電連接圖4中的該接收電路埠(Rx_port)。也就是說,在該資料鏡像中,圖4的該傳送電路埠(Tx_port)分別代表了本發明定義的該資料隔離端的傳送端口22A和該控制隔離端的傳送端口31B,而圖4的該接收電路埠(Rx_port)分別代表了本發明定義的該資料隔離端的接收端口22B和該控制隔離端的接收端口31A。
進一步來說,在圖2和圖3中,從該第一電壓端11和該第二電壓端12指向該隔離元件10兩條箭頭為圖4中的該傳送資料(data_tx)和該幀訊號(frame_tx),而從該第一電壓端11和該第二電壓端12指離該隔離元件10兩條箭頭為圖4中的該接收資料(data_rx)和幀訊號(frame_rx)。
請參閱圖5所示,在另一實施例中,該資料邏輯元件20和該控制邏輯元件30中各包含複數暫存器(Registers)。本發明將虛擬化輸入/輸出(I/O),以將該些資料訊號100和該些控制訊號200的各狀態內容,分別在通過該串列和解串列器(SerDes)前,以及在通過該串列和解串列器(SerDes)後,各存放於該些暫存器(Registers)中的其一暫存器中做暫存。
相較於圖6中一既有的隔離裝置,本發明大幅減少了該既有的隔離裝置所需的複數隔離器10’,節省了該電路板上的有限利用空間,提供其他裝置更多的空間做應用。面對圖6中一資料模組1’和一控制模組2’中一控制元件40’相似的需求,本發明的該實施例僅使用一個該隔離元件10。
在該實施例中,該隔離元件10為了達到該既有的隔離裝置中該些既有的電器隔離元件10a的訊號處理效能,該隔離元件10會提高工作的頻率。本發明利用編碼與解碼的技術,提供訊號更好的直流平衡特性(DC-Balance),並且利用該串列和解串器(SerDes)等通訊優化方式,提高該隔離元件10的使用效能,使本發明的整體訊號處理效能與穩定度獲得提升。
本發明該實施例中的該資料邏輯元件20或該控制邏輯元件30為使用FPGA/CPLD所設計的數位電路,以充分利用傳輸頻寬來達到減少使用傳統隔離IC元件的目的。在該實施例中,該資料訊號100和該控制訊號200的頻率介於1MHz到2.5GHz之間。
1:資料模組
2:控制模組
10:隔離元件
11:第一電壓端
11A:第一電壓端的接收端口
11B:第一電壓端的傳送端口
12:第二電壓端
12A:第二電壓端的傳送端口
12B:第二電壓端的接收端口
20:資料邏輯元件
21:資料訊號端
22:資料隔離端
22A:資料隔離端的傳送端口
22B:資料隔離端的接收端口
30:控制邏輯元件
31:控制隔離端
31A:控制隔離端的接收端口
31B:控制隔離端的傳送端口
32:控制訊號端
40:控制元件
41:複數控制端
50:外部電路
100:資料訊號
150:資料串列訊號
200:控制訊號
250:控制串列訊號
1’:資料模組
2’:控制模組
10’:隔離器
40’:控制元件
ADC:類比數位轉換器
DAC:數位類比轉換器
Alert:警示器
OCP:過電流保護器
OVP:過電壓保護器
CC:定電流輸出器
CV:定電壓輸出器
LED:發光二極體
SPI Driver:串列週邊介面驅動
I2C Driver:I2C驅動
Input:輸入
Output:輸出
FF:正反器
Tx:傳送電路
Tx_MUX:傳送電路的資料多工器
Tx_port:傳送電路埠
Rx:接收電路
Rx_MUX:接收電路的資料多工器
Rx_port:接收電路埠
serdes_o:串列器
serdes_i:解串器
encode:編碼器
decode:解碼器
PLL:鎖相迴路
data_tx:傳送資料
data_rx:接收資料
frame_tx:傳送資料的幀訊號
frame_rx:接收資料的幀訊號
frame_pattern:幀格式
CLK:時鐘訊號
Registers:暫存器
圖1為本發明鏡像數位訊號的隔離裝置的結構示意圖。
圖2為本發明鏡像數位訊號的隔離裝置一實施例的結構示意圖。
圖3為本發明鏡像數位訊號的隔離裝置該實施例的另一結構示意圖。
圖4為本發明鏡像數位訊號的隔離裝置轉換訊號的示意圖。
圖5為本發明鏡像數位訊號的隔離裝置一另一實施例的結構示意圖。
圖6為一種既有的隔離裝置的結構示意圖。
10:隔離元件
11:第一電壓端
11A:第一電壓端的接收端口
11B:第一電壓端的傳送端口
12:第二電壓端
12A:第二電壓端的傳送端口
12B:第二電壓端的接收端口
20:資料邏輯元件
21:資料訊號端
22:資料隔離端
22A:資料隔離端的傳送端口
22B:資料隔離端的接收端口
30:控制邏輯元件
31:控制隔離端
31A:控制隔離端的接收端口
31B:控制隔離端的傳送端口
32:控制訊號端
40:控制元件
41:複數控制端
50:外部電路
100:資料訊號
150:資料串列訊號
200:控制訊號
250:控制串列訊號
Claims (9)
- 一種鏡像數位訊號的隔離裝置,包括:一隔離元件,具有一第一電壓端和一第二電壓端;一資料邏輯元件,具有複數資料訊號端及一資料隔離端;其中該資料隔離端電性連接該隔離元件的該第一電壓端;其中該資料邏輯元件將該些訊號端接收的複數資料訊號轉換成一資料串列訊號後,通過該資料隔離端將該資料串列訊號傳送至該隔離元件;一控制邏輯元件,具有一控制隔離端及複數控制訊號端;其中該控制隔離端電性連接該隔離元件的該第二電壓端,以通過該隔離元件接收該資料串列訊號,並將該資料串列訊號轉換成該些資料訊號後,分別由該些控制訊號端輸出該些資料訊號;一控制元件,具有複數控制端;其中該些控制端分別電性連接該控制邏輯元件的該些控制訊號端,以分別接收該些資料訊號,且該控制元件根據該些資料訊號產生複數控制訊號;其中,該控制元件分別通過該些控制端輸出該些控制訊號至該控制邏輯元件,而該控制邏輯元件接收該些控制訊號後,將該些控制訊號轉換成一控制串列訊號,並通過該控制隔離端輸出該控制串列訊號至該隔離元件;其中,該資料邏輯元件的該資料隔離端通過該隔離元件接收該控制串列訊號,並將該控制串列訊號轉換成該些控制訊號後,分別由該些資料訊號端輸出該些控制訊號;其中通過一源同步(Source-Synchronous)的串列傳輸技術,該隔離元件將該第一電壓端接收到的該資料串列訊號複製到該隔離元件的該第二電壓端,並且該隔離元件將該第二電壓端接收到的該控制串列訊號複製到該隔離元件的該第一電壓端。
- 如請求項1所述之鏡像數位訊號的隔離裝置,其中該隔離元件的該第一電壓端設有至少一接收端口和至少一傳送端口;其中,該第一電壓端的該至少一接收端口負責接收該資料邏輯元件的該資料串列訊號,該第一電壓端的該至少一傳送端口負責傳送該控制串列訊號到該資料邏輯元件。
- 如請求項1所述之鏡像數位訊號的隔離裝置,其中該隔離元件的該第二電壓端設有至少一接收端口和至少一傳送端口;其中,該第二電壓端的該至少一接收端口負責接收該控制邏輯元件的該控制串列訊號,該第二電壓端的該至少一傳送端口負責傳送該資料串列訊號到該控制邏輯元件。
- 如請求項1所述之鏡像數位訊號的隔離裝置,其中該資料邏輯元件或該控制邏輯元件為一複雜可程式化邏輯裝置(CPLD)或一場域可編程邏輯閘陣列(FPGA)。
- 如請求項1所述之鏡像數位訊號的隔離裝置,其中該資料邏輯元件包含一編碼器和一解碼器,對該資料訊號進行編碼和解碼。
- 如請求項1所述之鏡像數位訊號的隔離裝置,其中該控制邏輯元件包含一編碼器和一解碼器,對該控制訊號進行編碼和解碼。
- 如請求項1所述之鏡像數位訊號的隔離裝置,其中該資料邏輯元件包含一串列和解串列器(SerDes),對該資料訊號進行編碼串列和編碼解串。
- 如請求項1所述之鏡像數位訊號的隔離裝置,其中該控制邏輯元件包含一串列和解串列器(SerDes),對該控制訊號進行編碼串列和編碼解串。
- 如請求項1所述之鏡像數位訊號的隔離裝置,其中該資料訊號和該控制訊號的頻率介於1MHz到2.5GHz之間。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110141736A TWI789106B (zh) | 2021-11-10 | 2021-11-10 | 鏡像數位訊號的隔離裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110141736A TWI789106B (zh) | 2021-11-10 | 2021-11-10 | 鏡像數位訊號的隔離裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI789106B true TWI789106B (zh) | 2023-01-01 |
TW202320520A TW202320520A (zh) | 2023-05-16 |
Family
ID=86669959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110141736A TWI789106B (zh) | 2021-11-10 | 2021-11-10 | 鏡像數位訊號的隔離裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI789106B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200919195A (en) * | 2007-10-17 | 2009-05-01 | Agilent Technologies Inc | Improved communications system for implementation of synchronous, multichannel, galvanically isolated instrumentation devices |
US20170033955A1 (en) * | 2015-07-30 | 2017-02-02 | Texas Instruments Incorporated | Methods and apparatus to perform serial communications |
CN107078977A (zh) * | 2014-09-24 | 2017-08-18 | 美国亚德诺半导体公司 | 多路隔离器通信的电路和系统 |
-
2021
- 2021-11-10 TW TW110141736A patent/TWI789106B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200919195A (en) * | 2007-10-17 | 2009-05-01 | Agilent Technologies Inc | Improved communications system for implementation of synchronous, multichannel, galvanically isolated instrumentation devices |
CN107078977A (zh) * | 2014-09-24 | 2017-08-18 | 美国亚德诺半导体公司 | 多路隔离器通信的电路和系统 |
US20170033955A1 (en) * | 2015-07-30 | 2017-02-02 | Texas Instruments Incorporated | Methods and apparatus to perform serial communications |
Also Published As
Publication number | Publication date |
---|---|
TW202320520A (zh) | 2023-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5987543A (en) | Method for communicating digital information using LVDS and synchronous clock signals | |
US7436210B2 (en) | Next generation 8B10B architecture | |
US7020834B2 (en) | Circuit and signal encoding method for reducing the number of serial ATA external PHY signals | |
US11907140B2 (en) | Serial interface for semiconductor package | |
US20110103440A1 (en) | Physical Layer Device Having a SERDES Pass Through Mode | |
US7493423B2 (en) | Data transfer control device and electronic instrument | |
CN101217468A (zh) | 路由查表系统、三态内容寻址存储器和网络处理器 | |
CN112286853B (zh) | 一种支持多协议的fpga系统及数据处理方法 | |
KR100326207B1 (ko) | 병렬버스를 통한 디지털 데이터 전송률을 증가시키는 방법 및 회로 | |
CN105281782B (zh) | 通用串行器架构 | |
KR102518285B1 (ko) | PCIe 인터페이스 및 인터페이스 시스템 | |
TWI789106B (zh) | 鏡像數位訊號的隔離裝置 | |
WO2022088542A1 (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
CN116107940A (zh) | 镜像数字信号的隔离装置 | |
JP4439124B2 (ja) | データ依存駆動強度制御ロジックを備えたバス・ドライバ | |
TWI644218B (zh) | 利用晶片內串聯器/解串聯器的控制器-實體層連接 | |
CN217060970U (zh) | 镜像数字信号的隔离装置 | |
TW200531475A (en) | Scalable device-to-device interconnection | |
TWI698092B (zh) | 用於高速序列資料通訊系統的編碼和解碼架構及其相關方法、實體層電路、發射器與接收器及其中的通訊系統 | |
US6671316B1 (en) | Three state pulse width modulation code | |
CN115882883A (zh) | 用于高速数据和低速指令信号传输的接收器及传输器 | |
CN211698933U (zh) | 一种基于COMe和FPGA的大带宽数字处理板 | |
US9106504B1 (en) | Methods and apparatus for aligning signals in transceiver circuitry | |
TWI820993B (zh) | 介面轉換裝置 | |
CN104461974A (zh) | 一种采用高速小型电脑系统传输接口的服务器系统 |