TW304293B - Manufacturing method for shallow trench isolation - Google Patents

Manufacturing method for shallow trench isolation Download PDF

Info

Publication number
TW304293B
TW304293B TW085114146A TW85114146A TW304293B TW 304293 B TW304293 B TW 304293B TW 085114146 A TW085114146 A TW 085114146A TW 85114146 A TW85114146 A TW 85114146A TW 304293 B TW304293 B TW 304293B
Authority
TW
Taiwan
Prior art keywords
oxide layer
patent application
item
layer
application scope
Prior art date
Application number
TW085114146A
Other languages
English (en)
Inventor
Menq-Jiin Tsay
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW085114146A priority Critical patent/TW304293B/zh
Priority to US08/789,531 priority patent/US5913132A/en
Application granted granted Critical
Publication of TW304293B publication Critical patent/TW304293B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Description

經濟部中央標準局員工消費合作社印製 3 β C./〇〇2 Β7 五、發明説明(^ ) 本發明是有關於一種淺溝渠隔離(Shallow Trench Isolation,STI)區之製造方法,且特別是有關於一種能改 進淺溝渠之電氣特性(Electrical Characteristics)、回塡介電 質(Refilled Dielectric)之均句性(Uniformity)以及化學機械 硏磨法(Chemical Mechanical Polishing,CMP)之均勻性的 方法。 淺溝渠隔離區之技術是利用非等向性蝕刻方法在半導 體基底(Substrate)上形成一溝渠,然後在溝渠中塡入氧化 物,以提供一元件隔離區。因此,對於次微米(Sub-micron) 的互補式金氧半導體(CMOS)製程而言,是一較爲理想與可 調整大小(Scaleable)的隔離技術。其可避免傳統區域氧化 法(LOCOS)隔離技術中鳥嘴侵触(Bird's Beak Encroachment) 的缺點。然而淺溝渠隔離區之技術亦有一些問題需要解 決,例如: (1) 回塡介電質(例如以常壓化學氣相沉積法形成 之四乙基矽酸鹽,APTEOS)的均勻性,會限制化學機 械硏磨過程中全面性厚度的控制。 (2) 由於濕蝕刻之故,在淺溝渠邊緣的氧化層凹陷 處,會導致在NMOS表面通道中次臨限(Subthreshold) 電壓的“扭曲效應(KinkEffect)”,此效應會增加臨限 狀態時的漏電流(Leakage)。 (3) 在回塡介電質後,由高溫密化所導致的基底缺 陷,會導致產品中基底的漏電流。 第1圖至第12圖是習知一種淺溝渠隔離區製造流程之 ____ _ 3 _ ___ 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) x .. —m ml In (請先閱讀背面之注意事項再填寫本頁) 1332twf.doc/Edmund C./002 A 7 B7 五、發明説明(^) 剖面圖。請參照第1圖,在淺溝渠製程開始時,會先在矽 基底100上形成一墊氧化層(Pad Oxide)101,此一墊氧化 層用以在製程中保護該矽基底100的表面,接著在墊氧化 層101上,以化學氣相沉積法形成一氮化矽層102。然後 如第2圖所不,在氮化砂層102表面上形成一光阻103, 並經過微影之後形成如圖示的形狀。接著如第3圖所示, 依序蝕刻氮化矽層102、墊氧化層101與矽基底100以形 成一淺溝渠104,接著去除光阻103。 請參照第4圖,在淺溝渠104的表面長一側壁(Side-wall) 氧化層105。然後如第5圖所示,在淺構渠104中回塡入 一氧化矽層106,例如是利用常壓化學氣相沉積法(APCVD) 所形成之四乙基矽酸鹽。接著在高溫的狀態下,執行密化 的步驟約數十分鐘,但因形成之氧化矽層106過高,會導 致基體的缺陷。然後,以氮化矽層102當做硏磨的終止層, 以化學機械硏磨法去除氧化矽層106的多餘部份,而得到 第6圖的剖面圖。 經濟部中央標準局員工消費合作社印製 ---:--r---^ 袭—— -(請先閱讀背面之注意事項再填寫本頁) 接著,如第7圖所示,去除氮化矽層102而露出墊氧 化層101,並留下原回塡之氧化矽層106。然後浸泡氫氟 酸(HF)以去除墊氧化層101,此時亦會蝕刻部份之氧化矽 層106而得到第8圖的剖面圖。 請參照第9圖,在矽基底100上的表面成長一犧牲氧 化層107,用以保護矽基底100之表面。然後施行離子植 入法,形成井(Well)108,例如是P型井或是N型井。接著 再浸泡氫氟酸以蝕刻去除此一犧牲氧化層107而得到第10 經濟部中央標準局員工消費合作社印製 3043^玫 Edmund C./002 ρ^η ____ Β7 五、發明説明(3 ) 圖的剖面圖。在此一蝕刻步驟中,常會導致此一溝渠的邊 壁處形成凹槽109。 接著’如第11圖所示,在矽基底100的表面,以高溫 成長一閘氧化層110,之後利用化學氣相沉積法在矽基底 1〇〇的表面上再沉積一多晶矽(Polysilicon)層111,然後以 微影與蝕刻的方式而得到如第12圖所示之多晶矽閘111。 由於此一多晶矽閘111常延伸於閘氧化層110與回塡之氧 化層106之間’所以必定亦延伸於溝渠邊壁的凹槽109上’ 而溝渠邊壁的氧化凹槽109會導致次臨限狀態的扭曲效 應。 在一閘氧化層厚度爲60A、汲極電壓爲0.1V、通道寬 度爲ΙΟμιη、通道長度爲〇.25μηι、基底電壓0至-4V的NM0S 中具有扭曲效應的汲極電流與閘極電壓的關係圖如第13 圖所示;而不具有扭曲效應的汲極電流與閘極電壓的關係 圖如第14圖所示,在第13圖中,因爲次臨限電壓的明顯 作用而使得此一關係圖產生扭曲的現象。 因此本發明的主要目的就是在提供一種多層介電質的 化學氣相沉積方法,藉著在淺溝渠製造過程中摻雜硼磷矽 玻璃(BPSG)、磷矽玻璃(PSG)或硼矽玻璃(BSG)於介電質的 頂層中以改善回塡介電質的均勻性、化學機械硏磨法中全 面性厚度的控制、臨限區的扭曲效應、高溫密化時所產生 的基底缺陷等。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,下文特舉一較佳實施例,並配合所附圖式,作詳 5 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐) -(請先閲讀背面之注意事項再填寫本頁) 裝. 訂 1332twf.doc/Edmund C./002 A7 1332twf.doc/Edmund C./002 A7 經濟部中央標準局員工消費合作社印製 五、發明説明(Y ) 細說明如下: 圖式之簡單說明: 第1圖至第12圖是習知一種淺溝渠隔離區製造流程的 剖面圖。 第13圖是具有扭曲效應的NMOS之閘極電壓與汲極電 流之關係圖。 第14圖是不具有扭曲效應的NMOS之閘極電壓與汲極 電流之關係圖。 第15圖至第21圖是有關本發明淺溝渠隔離區製造流 程的剖面圖。 實施例 請參照第1圖至第4圖以及第15圖至第21圖,其繪示 依照本發明一較佳實施例的淺溝渠隔離製造流程之剖面 圖。 在本實施例中,前段製程有部份與習知技藝相同,例 如自第1圖至第4圖的結構,故在此不再贅述相同部份, 而是以第4圖的結構爲基礎,描述後段的製程。又,爲了 方便說明起見,本實施例中與第4圖之前的結構相同之部 份,係以相同的編號標示之。 接著請參照第15圖,回塡之介電質層例如是以化學氣 相沉積法將摻雜有硼磷矽玻璃、磷矽玻璃或硼矽玻璃(可視 需要而定)的氧化物沉積於矽基底100上’而得到一氧化層 200。然後將未摻雜有摻質(Dopant)的氧化物例如以化學氣 相沉積法沉積於矽基底1〇〇上’而得一第—膜薄層201。 6 (請先閱讀背面之注意事項再填寫本頁) _裝· 訂 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨〇Χ297公釐) 經濟部中央標隼局員工消费合作社印製 1332twf.doc/Edmund C./002 ρ^η __ ___B7 五、發明説明(夕) 接著,例如以化學氣相沉積法,將摻雜有硼磷矽玻璃、磷 矽玻璃或硼矽玻璃的氧化物沉積於矽基底100上,而得到 一第二薄膜層202。 接著,將此回塡介電質在高溫的環境下,執行密化的 步驟約數十分鐘。然後以氮化矽層102做爲硏磨的終止 層,以化學機械硏磨法將多餘的部份去除,而得到第16 圖的剖面圖。接著,如第Π圖所示,去除氮化矽層102 而露出墊氧化層1〇1。然後浸泡氫氟酸(HF)以去除墊氧化 層101,而得到第18圖的剖面圖,在此一步驟中亦會蝕刻 部份回塡之氧化層。請參照第19圖,在矽基底100的表面 以熱氧化法成長一犧牲氧化層2〇3 ’此一犧牲氧化層203 的厚度約爲200Α至400Α ’用以保護矽基底1〇〇之表面以 免受損。然後施行離子植入法,形成井204,例如是Ν型 或Ρ型井。再浸泡氫氟酸以蝕刻去除犧牲氧化層203,而 得到第20圖的剖面圖。 然後,如第21圖所示,在矽基底100的表面,以高溫 成長一閘氧化層205。之後再利用化學氣相沉積法在矽基 底100的表面上沉積一多晶较(Polysilicon)層’然後以微影 與蝕刻的製程而得到最後之多晶矽閘206。這時候’氧化 層2〇〇的摻質會透過側壁氧化層105而進入矽基底1〇〇 中,形成一含雜質區207 ’而完成淺溝渠隔離的製程。 在本發明中,氧化層20〇的功用係:所使用含摻質的 化學氣相沉積介電質’會透過側壁氧化層105而摻雜入溝 渠邊緣的矽基底1〇〇,形成一含雜質區207,這些來自氧 7 本紙張尺度搮準(CNS)A4规格(210x29姆) '(請先閲讀背面之注意事項再填寫本頁) _裝_ 1332twf.doc/Edmund C./002 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(έ ) 化層200的摻質,濃度(磷或硼)大約在0.1%〜2%之間’沉 積溫度大約在250°C〜650°C之間(依所使用之化學氣相沉 積方法而定),可以用來調節寄生(Parasitic)轉角(Corner) 電晶體(例如:硼可以增加轉角電晶體的臨限電壓,解決 NMOS次臨限狀態的扭曲效應等)。 第一薄膜層201的功用係:使用未含摻質的化學氣相 沉積介電質,可得到較佳的氧化物的品質;亦可延用含摻 質的介電質,選擇性地選用第一薄膜層201的厚度,而使 溝渠區域不含第二薄膜層202 ’第~薄膜層201亦可爲多 晶矽層,以減少熱脹係數,降低應力的影響程度。 第二薄膜層202的功用係:使用含摻質的化學氣相沉 積介電質,藉由密化的過程,經由回流而得到平坦化的效 果,以改善化學機械硏磨法中均勻性控制的能力。此外, 因爲含摻質的介電質所需的回流溫度較低,可以減少基底 缺陷產生的機會,而減少基底漏電流現象的產生。此一第 二薄膜層202亦可使用氮化硼(BN)或其它較緻密的介電 質,例如由電漿化學氣相沉積法(PECVD)而得到的氮化 矽,藉由緻密的氮化矽對化學機械硏磨法移除速率的延 遲,以改善化學機械硏磨法的均勻性,避免碟形效應 (Dishing Effect,大塊絕緣區發生凹陷的現象)的發生。 因此,有關本發明在整個淺溝渠隔離的製程當中,回 塡介電質的層次可以依需要而做選擇,例如可爲單層、雙 層、三層或是更多層。而在回塡介電質的密化之後,因爲 頂層的介電質乃使用含摻雜的化學氣相沉積介電質,而有 8 本紙張尺度適用中國國家標準(CNS > A4規格(210x297公釐) ---.-------— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 3 Ο 4 丨兹發效c/Edmund c/002 a 7 B7 -------------—-------- 五、發明说明(Ί ) 回流的效果’藉此回流的效應,可以得到平坦化的功能, 藉以改善化學氣相沉積介電質的均勻性,以彌補化學氣相 沉積介電質均勻性不佳的問題,而且,在化學機械硏磨法 中全面性平坦化的控制也可以大大的提高。 因此’本發明的特徵之一是在淺溝渠隔離的製造方法 中,使用的回塡介電質乃一多層的化學氣相沉積介電質, 並於頂層的回塡介電質中,摻雜硼磷矽玻璃、硼矽玻璃或 磷砂玻璃等摻質。 本發明的特徵之二是利用含摻質的介電質之回流效應 改善晶圓厚度的均勻性,以改善化學機械硏磨法製程中全 面性厚度的控制。 本發明的特徵之三是含摻質的介電質所使用的密化溫 度比未含摻質的介電質的密化溫度低,可降低密化過程的 基體缺陷。 本發明的特徵之四是此一淺溝渠隔離製造方法中所使 用之含摻質的介電質可得到較佳的厚度均勻性(因回流過 程而改善)、低張力膜以及高沉積速率。 本發明的特徵之五是含摻質的介電質中所使用的硼/ 磷摻質可摻雜於靠近溝渠邊緣的主動區(在密化過程中由 側壁擴散而來),而可調整寄生電晶體的臨限電壓’並解決 在次臨限狀態時因氧化凹槽所產生的扭曲效應(例如硼摻 質可增加NMOS中寄生電容的臨限電壓)。 本發明的特徵之六是藉由介電質成份、沉積厚度與沉 積程序的控制而得到淺溝渠隔離方法之最佳化狀態。 9 本紙張尺度適用中國國家揉準(CNS ) A4规格(21〇><297公釐) n -1 HI I - - - I ^^1 1^1 HI ^ , ^^1 - il^i -一d -(請先閲讀背面之注意事項再填寫本頁) 1332twf.doc/Edmund C./002 A7 B7 五、發明説明(《) 雖然本發明已以一較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之精 神和範圍內,當可作些許之更動與潤飾,因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 -(請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 10 本紙張尺度逋用中國國家標準(CNS ) A4規格(210 X 297公釐)

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 1332twf.doc/Edmund C./002 gg C8 D8 六、申請專利範圍 l.一種淺溝渠隔離區之製造方法,包括下列步驟: a. 提供一矽基底; b. 在該矽基底之表面形成一墊氧化層; c. 在該墊氧化層之表面形成一氮化矽層; d. 定義該氮化矽層與墊氧化層,在該矽基底中形成一 溝渠; e. 在該溝渠之表面形成一側壁氧化層; f. 形成一第一氧化層; g. 去除部份該第一氧化層,暴露出該氮化矽層; h. 去除該氮化矽層; i. 去除該墊氧化層; j. 在該矽基底表面,形成一犧牲氧化層; k. 形成一井; l. 去除該犧牲氧化層; m. 在該矽基底表面,形成一閘氧化層; η.形成一多晶砂層;以及 〇.定義該多晶矽層,形成一多晶矽閘。 2. 如申請專利範圍第1項所述之方法,其中該第一氧 化層摻雜有部份硼磷矽玻璃。 3. 如申請專利範圍第1項所述之方法,其中該第一氧 化層摻雜有部份硼矽玻璃。 4. 如申請專利範圍第1項所述之方法,其中該第一氧 化層摻雜有部份磷矽玻璃。 5. 如申請專利範圍第1項所述之方法,其中,在該步 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 l·線 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) A8 B8 C8 D8 3 C 4 各C 7002 六、申請專利範圍 驟f之後與該步驟g之前更可包括:在該第一氧化層表面 至少交替形成一第一薄膜層與一第二薄膜層一次;以及該 步驟g更包括去除部份該第一薄膜層與第二薄膜層。 6. 如申請專利範圍第5項所述之方法,其中,該第一 薄膜層係一無摻質的氧化物層。 7. 如申請專利範圍第5項所述之方法,其中,該第一 薄膜層係一多晶矽層。 8. 如申請專利範圍第5項所述之方法,其中該第二薄 膜層係一第二氧化層。 9. 如申請專利範圍第8項所述之方法,其中形成該第 二氧化層的方法係以化學氣相沉積法。 10. 如申請專利範圍第8項所述之方法,其中該第二氧 化層摻雜有部份硼磷矽玻璃。 11. 如申請專利範圍第8項所述之方法,其中該第二氧 化層摻雜有部份硼矽玻璃。 12. 如申請專利範圍第8項所述之方法,其中該第二氧 化層摻雜有部份磷矽玻璃。 Π.如申請專利範圍第5項所述之方法,其中該第二薄 膜層係一氮化硼層。 H.如申請專利範圍第1項所述之方法,其中該步,驟f 中形成該第一氧化層的方法係化學氣相沉積法。 15. 如申請專利範圍第1項所述之方法,其中該步驟g 中去除該第一氧化層的方法係化學機械硏磨法。 16. 如申請專利範圍第1項所述之方法,其中該步驟h 12 (請先閱讀背面之注意事項再填寫本頁) 丨裝. 、1T 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) 1332twf.doc/Edmund C./002 A8 B8 C8 D8 六、申請專利範圍 中去除該氮化矽層的方法係以蝕刻的方法。 Π.如申請專利範圍第1項所述之方法,其中該步驟i 中去除該墊氧化層的方法係以蝕刻的方法。 18. 如申請專利範圍第1項所述之方法,其中該步驟k 中形成該井的方法係以離子植入法。 19. 如申請專利範圍第1項所述之方法,其中該步驟1 中去除該犧牲氧化層的方法係以蝕刻的方法。 (請先閱讀背面之注意事項再填寫本頁) T 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW085114146A 1996-11-18 1996-11-18 Manufacturing method for shallow trench isolation TW304293B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW085114146A TW304293B (en) 1996-11-18 1996-11-18 Manufacturing method for shallow trench isolation
US08/789,531 US5913132A (en) 1996-11-18 1997-01-27 Method of forming a shallow trench isolation region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW085114146A TW304293B (en) 1996-11-18 1996-11-18 Manufacturing method for shallow trench isolation

Publications (1)

Publication Number Publication Date
TW304293B true TW304293B (en) 1997-05-01

Family

ID=21625548

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085114146A TW304293B (en) 1996-11-18 1996-11-18 Manufacturing method for shallow trench isolation

Country Status (2)

Country Link
US (1) US5913132A (zh)
TW (1) TW304293B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414019B (zh) * 2008-09-11 2013-11-01 He Jian Technology Suzhou Co Ltd 一種閘氧化層的製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT2173U1 (de) * 1997-06-19 1998-05-25 Austria Mikrosysteme Int Verfahren zur herstellung von begrenzten, dotierten teilgebieten in einem substratmaterial aus monokristallinem silizium
US6306722B1 (en) * 1999-05-03 2001-10-23 United Microelectronics Corp. Method for fabricating shallow trench isolation structure
US6194283B1 (en) * 1997-10-29 2001-02-27 Advanced Micro Devices, Inc. High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers
KR100275730B1 (ko) * 1998-05-11 2000-12-15 윤종용 트렌치 소자분리 방법
JP3691963B2 (ja) * 1998-05-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
US6440858B1 (en) * 1998-08-24 2002-08-27 International Business Machines Corporation Multi-layer hard mask for deep trench silicon etch
KR100275600B1 (ko) * 1998-08-27 2000-12-15 한신혁 반도체 소자의 트렌치 형성 방법
DE19939589B4 (de) * 1999-08-20 2004-08-12 Infineon Technologies Ag Verfahren zur Herstellung eines Grabens mit vergrabener Platte
US6498079B1 (en) * 2000-07-27 2002-12-24 Stmicroelectronics, Inc. Method for selective source diffusion
US6821857B1 (en) * 2003-06-10 2004-11-23 International Business Machines Corporation High on-current device for high performance embedded DRAM (eDRAM) and method of forming the same
US7078315B2 (en) * 2003-07-02 2006-07-18 Nanya Technology Corp. Method for eliminating inverse narrow width effects in the fabrication of DRAM device
US20070123051A1 (en) * 2004-02-26 2007-05-31 Reza Arghavani Oxide etch with nh4-nf3 chemistry
US7994002B2 (en) 2008-11-24 2011-08-09 Applied Materials, Inc. Method and apparatus for trench and via profile modification

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826179B1 (zh) * 1968-09-30 1973-08-07
US3764411A (en) * 1970-06-23 1973-10-09 Gen Electric Glass melt through diffusions
US3728784A (en) * 1971-04-15 1973-04-24 Monsanto Co Fabrication of semiconductor devices
US3775197A (en) * 1972-01-05 1973-11-27 A Sahagun Method to produce high concentrations of dopant in silicon
US3798081A (en) * 1972-02-14 1974-03-19 Ibm Method for diffusing as into silicon from a solid phase
US4669176A (en) * 1984-07-30 1987-06-02 Seiko Epson Kabushiki Kaisha Method for diffusing a semiconductor substrate through a metal silicide layer by rapid heating
US4666557A (en) * 1984-12-10 1987-05-19 Ncr Corporation Method for forming channel stops in vertical semiconductor surfaces
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
US4782036A (en) * 1986-08-29 1988-11-01 Siemens Aktiengesellschaft Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates
US4755486A (en) * 1986-12-11 1988-07-05 Siemens Aktiengesellschaft Method of producing a defined arsenic doping in silicon semiconductor substrates
JPH01123417A (ja) * 1987-11-07 1989-05-16 Mitsubishi Electric Corp 半導体装置の製造方法
US5273934A (en) * 1991-06-19 1993-12-28 Siemens Aktiengesellschaft Method for producing a doped region in a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI414019B (zh) * 2008-09-11 2013-11-01 He Jian Technology Suzhou Co Ltd 一種閘氧化層的製造方法

Also Published As

Publication number Publication date
US5913132A (en) 1999-06-15

Similar Documents

Publication Publication Date Title
JP4007740B2 (ja) 半導体素子のトレンチ素子分離方法
TW304293B (en) Manufacturing method for shallow trench isolation
TW389982B (en) Method of manufacturing shallow trench isolation
TW469579B (en) Method for producing shallow trench isolation (STI)
TW379405B (en) Manufacturing method of shallow trench isolation structure
TW580731B (en) Semiconductor device including gate electrode having damascene structure and method of fabricating the same
TW439179B (en) Shallow trench isolation method
TW312821B (en) Manufacturing method of shallow trench isolation
TW419730B (en) Mehgod for fabricating a semiconductor device having different gate oxide layers
TW465018B (en) Method for fabricating semiconductor device
TW383451B (en) Manufacturing method for shallow trench isolation structure
TW379412B (en) Manufacturing method of shallow trench isolation structure
KR100425064B1 (ko) 반도체장치 및 그 제조방법
TW395024B (en) The method to shape up a shallow trench for isolation in IC
TW395014B (en) Method for manufacturing a shallow trench isolation structure
TW436977B (en) Method for producing shallow trench isolation
KR19990015602A (ko) 질화막 스페이서를 이용한 트랜치 소자분리방법
TW400611B (en) The manufacturing method of the Shallow Trench Isolation (STI)
TW423061B (en) Fabrication method and structure of transistor
TW393724B (en) A manufacturing method of shallow trench isolation
TW382814B (en) Method of making DRAM device having bitline top capacitor structure of linear bitline shape on substrate
TW465025B (en) Manufacturing method of shallow trench isolation structure
TW400608B (en) The manufacturing method of the Shallow Trench Isolation (STI)
TW451399B (en) Manufacturing method of shallow trench isolation structure
TW436974B (en) Method for smoothing shallow trench isolation