TW294844B - - Google Patents

Download PDF

Info

Publication number
TW294844B
TW294844B TW084107419A TW84107419A TW294844B TW 294844 B TW294844 B TW 294844B TW 084107419 A TW084107419 A TW 084107419A TW 84107419 A TW84107419 A TW 84107419A TW 294844 B TW294844 B TW 294844B
Authority
TW
Taiwan
Prior art keywords
film
stage
forming
formation
growth
Prior art date
Application number
TW084107419A
Other languages
English (en)
Original Assignee
Nidden Aneruba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidden Aneruba Kk filed Critical Nidden Aneruba Kk
Application granted granted Critical
Publication of TW294844B publication Critical patent/TW294844B/zh

Links

Classifications

    • H01L21/205
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14Deposition of only one other metal element

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

2〇4β44 a? _Β7__五、發明説明(1 ) 〔產業上之利用領域〕 本發明,係有關薄膜形成方法,特別關於根據化學性 氣相成長法(以下,稱爲CVD法)的鎢薄膜之形成方法 經濟部中央標準局員工消費合作社印製 〔習知技藝〕 在最近的半導體製造技術的領域,元件之高集體化, 微細化很進步。隨之,元件的負擔也變大,而引起各種問 題。亦即配線之微細化造成高電流密度,結果,將容易引 起稱爲電子遷移(electromigration)的斷線。特別係》 目前之配線材料的鋁(A艾)係以濺射法形成,但是根據 此方法時,在微細之孔部其段差被覆性會變差,在孔部的 底和側壁將不容易形成膜,比平坦部其膜之厚度將會變成 非常薄。因此,在孔部的側壁將更容易引起斷線,而成爲 降低元件之可靠性的原因。 關於如此之微細孔的外圍之配線,目前,根據CVD 法的鎢(W)膜正受到注目。根據此方法之W膜,即使在 高寬比2以上的微細孔也能以良好之段差被覆性成膜,同 時具有材料的耐電子遷移性高之優點。 根據CVD法的W膜,通常係在加熱成4 0 0〜 5 0 0 °C之基板上,做爲原料氣體將WF6 ,做爲還原氣 體導入H2 ,使此等反應而形成。同時,做爲形成W膜的 底子多爲T i N膜,但是在該Τ ί N膜上之WF6和112的 反應,不容易發生反應起始之核形成,而會使成膜分佈劣 (請先閲讀背面之注意事項再填寫本頁) •裝_ 、vs 旅 本紙浪尺度適用中國國家標丰(CNS ) A4規格(210X 297公釐) A7 B7 經濟部中央標準局員工消費合作社印製 五 •發明説明 ( 2 ) 1 I 化 0 此 時 9 通 常 係 在 反 應 起 始 導 入 S i Η 4 9 根 據 W F 6 1 和 S i Η 4 的 反 應 全 面 地 進 行 在 基 板 全 面 之 核 形 成 9 其 根 1 1 | 據 W F 6和Η 2 以 高 速 進 行 成 膜 0 /—V 1 先 閱 1 I 1 1 ( 發 明 所 要 解 決 之 課 題 ) 背 面 1 I 之 1 I 以 上 述 習 知 方 法 形 成 的 W 膜 有 如 下 之 問 題 Ο 亦 即 根 據 注 意 1 1 事 1 W F 6和Η 2 形 成 的 W 膜 關 於 段 差 被 覆 性 具 有 良 好 之 特 性 項 再 \ 1 裝 I 0 另 — 方 面 > 因 爲 構 成 其 膜 的 W 之 結 晶 粒 粗 糙 , 所 以 膜 表 本 百 面 凹 凸 不 平 形 態 學 上 差 0 結 果 , 將 會 產 生 膜 的 反 射 比 會 1 1 | 明 顯 降 低 之 缺 點 〇 此 事 將 會 在 製 牌 工 程 和 蝕 刻 工 程 成 爲 大 — 1 1 的 問 題 〇 1 1 在 已 往 之 W 膜 形 成 方 法 , 係 根 據 把 成 膜 壓 力 在 數 十 訂 1 T 0 r r 至 大 氣 壓 程 度 的 高 壓 力 進 行 而 改 善 表 面 形 態 9 1 I 但 是 不 能 說 是 已 充 份 地 改 善 〇 同 時 9 已 知 除 了 高 壓 力 外 9 1 I 在 成 膜 中 和 反 應 氣 體 — 起 添 加 N 2 時 9 表 面 形 態 將 會 更 良 1 旅 好 〇 但 是 9 添 加 N 2 將 會 招 致 膜 電 阻 率 之 增 大 , 使 配 線 電 1 阻 增 大 , 元 件 的 性 能 劣 化 〇 1 1 本 發 明 之 的 係 鑑 於 上 述 問 題 J 提 供 能 夠 不 降 低 W 1 膜 之 電 阻 率 等 特 性 而 形 成 表 面 形 態 良 好 且 反 射 比 高 的 W 1 膜 之 薄 膜 形 成 方 法 0 1 | C 爲 了 解 決 課 題 之 方 法 ) 1 1 1 有 關 本 發 明 的 薄 膜 形 成 方 法 > 係 在 加 熱 之 基 板 上 使 用 1 1 C V D 法 堆 稹 W 膜 的 方 法 , 由 做 爲 膜 形 成 之 起 始 的 階 段 根 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消费合作社印製 A7 B7 五、發明说明(3) 據貿?6和5 i H4之反應在基板表面形成核的第1階段, 和連續在第1階段之根據评?6和112的反應之形成W膜的 第2階段而成,將第1階段及第2階段交互地重複之方法 〇 係在前述方法,當W膜的全體厚度爲特定厚度(t ) 時,把形成厚度t之W膜用的全體工程,以第1階段和第 2階段之組而成的工程分割,將第1階段和第2階段而成 之工程以等於分割數的次數重複之方法。 根據CVD法的W膜之成長,通常係根據W結晶粒的 集團性成長而產生。把根據如此方法形成之W膜以其結晶 粒徑觀察時,例如,1 0 0 0〜2 0 0 0埃的膜厚部份之 結晶粒徑雖爲5 0 0埃或其以下程度的微細粒徑,但在 2 0 Q 0埃以上之處其結晶粒徑會增大。並且例如在1 a m厚度的部份,結晶粒徑將會變成4 0 0 0埃。如此地 ,在W膜具有隨著膜之成長而結晶粒徑將會粗大化的特性 0 如上述根據C V D法之W膜成長的從膜成長途中之結 晶粒的粗大化,可能係因特定結晶方向會優先地成長而發 生。同時膜成長起始之微細結晶粒的形成,可能係根據在 成膜起始進行之根據WF6和S i H4在基板上的核形成而 產生。 在本發明,係根據上述想法,注意到在根據C V D法 之W膜成長的起始之微細結晶粒的形成,根據在w膜之成 長:途中導入核形成步驟,使之W膜變厚時,也能夠把結晶 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) n' —^—1* If nn tm —^n .^1 n^i (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(4 ) 粒維持成微細狀態者。 〔作用〕 本發明,係在根據CVD法的W膜形成中,成膜起始 之時在底子的T i N上進行能夠形成均勻之核的根據 WF6和S i H4之反應,並且連續地進行根據WF6和H2 的W膜之成長。然後,在W膜成長而結晶粒粗大化之前, 再度進行根據WF 6和S i H4的核形成步驟,其後連續地 進行根據评?6和112之W膜的成長。有需要時,將把上述 核形成步驟和W膜成長步驟之組重複多數次。根據如此地 進行薄膜形成,即使W膜變厚至某程度,也能夠將結晶粒 維持微細狀態。 〔實施例〕 以下,把本發明的實施例顯示具體性成膜條件例說明 0 實施例1 : 將w膜之膜厚做爲1 〃 m,把該膜厚的W膜分成4次 使之成長。在4次W膜成長的各次,成膜起始時係進行核 形成步驟,其後進行W膜成長步驟。做爲核形成步驟,係 在內部壓力1 . 5To r r的條件下,把1 0 s c cm之 WF6及2 s c cm的S i H4導入1 0秒鐘。同時做爲W 膜成長步驟,在基板溫度5 0 0 °C,內部壓力4 0 本紙張尺度適用中國國家橾準(CNS ) A4規格(21〇X 297公釐) II 1 I批衣 訂 旅 (請先閱讀背面之注意事項再填寫本頁) ^^4844 A7 B7 經濟部中央標準局員工消費合作社印製 五' 、發明説明 ( 5 ) 1 1 T 0 Γ r 之 條 件 下 9 將 1 0 0 S C C m 的 W F 6 及 1 1 1 0 0 0 S C C m 之 Η 2導入(L ! 0秒鐘 3該W膜成長步驟 1 I 的 時 間 > 係 W 膜 成 長 至 約 2 5 0 0 埃 之 厚 度 的 時 間 且 該 'S 請 1 之 膜 的 先 1 厚 度 係 相 當 於 結 晶 粒 保 持 在 微 細 狀 態 厚 時 間 0 根 據 閱 讀 1 實 行 如 上 述 之 成 膜 9 將 能 改 善 表 面 形 態 及 反 射 比 0 背 面 1 1 I 意 I 事 1 實 施 例 2 項 再 | 填 1 裝 I 把 W 膜 的 膜 厚 做 爲 4 0 0 0 埃 9 將 該 膜 厚 分 成 2 次 使 本 頁 W 膜 成 長 0 在 2 次 之 W 膜 成 長 9 分 別 和 上 述 實 施 例 1 時 一 '—, 1 1 I 樣 地 起 始 係 進 行 核 形 成 步 驟 , 其 後 進 行 W 膜 成 長 步 驟 〇 1 1 I 做 爲 核 形 成 步 驟 的 成 膜 條 件 9 及 做 爲 W 膜 成 長 步 驟 之 成 膜 1 1 訂 1 條 件 ί 係 和 前 述 實 施 例 1 相 同 0 根 據 圖 1 所 示 的 照 片 以 本 發 明 之 薄 膜 形 成 方 法 製 作 1 1 的 W 膜 9 顯 示 即 使 W 膜 成 長 而 變 厚 結 晶 粒 也 —· 直 維 持 微 1 1 細 〇 相 對 地 > 如 圈 2 之 照 片 所 示 9 以 習 知 的 薄 膜 形 成 方 法 製 作 之 W 膜 , 顯 示 W 膜 成 長 時 結 晶 粒 會 粗 大 化 0 因 此 9 根 1 | 據 本 發 明 的 薄 膜 形 成 方 法 > 將 能 改 善 表 面 形 態 0 同 時 5 做 1 1 爲 特 性 之 — 例 , 在 本 發 明 的 方 法 爲 電 阻 率 9 2 Ω • 1 1 C m 9 反 射 比 爲 8 5 % ( V S S 1 ) , 膜 應 力 爲 4 1 1 1 X 1 0 9 d y η / C m2 y 而 在 習 知 方 法 則 電 阻 率 爲 8 7 1 | μ Ω • C m > 反 射 比 爲 4 5 % ( V S S i ) 膜 應 力 爲 1 I 4 • 5 X 1 0 9 d y η / C m1 〇 顯 示 根 據 本 發 明 之 薄 膜 形 1 1 成 方 法 , 能 夠 改 善 反 射 比 0 1 1 適 用 具 有 如 上 述 的 特 徴 之 本 發 明 的 薄 膜 形 成 方 法 時 » 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) 經濟部中央標隼局員工消費合作杜印製 A7 B7 五、發明説明(6 ) 在微細孔部份將會改善段差被覆性。此事,係因爲本發明 之薄膜形成方法,比習知的薄膜形成方法在孔上部之膜的 撑出(over-hany)會減少之故。此點,也可能係根據W 膜成長途中的核形成步驟而在結晶成長發生變化之故。 〔發明之效果〕 如以上的說明顯示,根據本發明時,因爲在根據 CVD法之W膜形成方法,把核形成步驟和維持微細結晶 粒狀態的W膜成長步驟做爲一組之工程,將該工程,根據 以和做爲目標的膜厚之關係重複多數次而形成W膜,所以 能夠不降低電阻率等的W膜之特性地,將表面形態保持良 好,製作反射比高的W膜。 圖面之簡單說明 〔圖1〕 爲形成在基板上的薄膜之照片,係顯示根據有關本發 明的薄膜形成方法形成之W膜的結晶之粒子構造的W膜截 面之照片。 〔圖2〕 爲形成在基板上的薄膜之照片,係顯示根據習知的薄 膜形成方法形成之W膜的結晶之粒子構造的W膜截面之照 片。 本紙張尺度適用中國國家標隼(CNS ) A4規格(210X297公釐) I I I 裝 訂 I旅 (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. 3^4844 C8 D8 六、申請專利範圍 1.一種薄膜形成方法,主要係,在已加熱的基板上 將鎢膜以化學性氣相成長法堆積之方法中,其特徵爲,包 含做爲膜形成的起始階段根據WF6和S i H4之反應在基 板表面形成鎢的核之第1階段,和連績在該核形成的第1 階段之根據界?6和112的反應之形成鎢膜的第2階段,而 把前述第1階段及前述第2階段交互地重複者。 +2 .如申請專利範圍第1項所述之薄膜形成方法,其 中,把前述爲了形成鎢膜用的全體工程以將前述第1階段 和前述第2階段做爲一組之工程分割,把由前述第1階段 和第2階段所成的前述工程以和分割數相等之次數重複者 0 I I I I ^ 裝 訂 务 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公f ) 10
TW084107419A 1994-09-09 1995-07-18 TW294844B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24220194A JP3744554B2 (ja) 1994-09-09 1994-09-09 薄膜形成方法

Publications (1)

Publication Number Publication Date
TW294844B true TW294844B (zh) 1997-01-01

Family

ID=17085775

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084107419A TW294844B (zh) 1994-09-09 1995-07-18

Country Status (4)

Country Link
US (1) US5840366A (zh)
JP (1) JP3744554B2 (zh)
KR (1) KR960012311A (zh)
TW (1) TW294844B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981352A (en) * 1997-09-08 1999-11-09 Lsi Logic Corporation Consistent alignment mark profiles on semiconductor wafers using fine grain tungsten protective layer
US6294468B1 (en) 1999-05-24 2001-09-25 Agere Systems Guardian Corp. Method of chemical vapor depositing tungsten films
US7245018B1 (en) 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6661096B1 (en) * 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6827796B2 (en) * 2000-11-02 2004-12-07 Composite Tool Company, Inc. High strength alloys and methods for making same
DE10102742C1 (de) * 2001-01-22 2002-09-12 Promos Technologies Inc Wolframabscheideprozess
KR100431990B1 (ko) * 2001-06-29 2004-05-22 주식회사 하이닉스반도체 텅스텐 막의 형성방법
AU2012271616B2 (en) 2011-06-16 2015-05-07 Zimmer, Inc. Micro-alloyed porous metal having optimized chemical composition and method of manufacturing the same
CA2839406C (en) 2011-06-16 2019-10-29 Zimmer, Inc. Chemical vapor infiltration apparatus and process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6042823A (ja) * 1983-08-19 1985-03-07 Toshiba Corp 薄膜形成方法
US4584207A (en) * 1984-09-24 1986-04-22 General Electric Company Method for nucleating and growing tungsten films
US5240505A (en) * 1989-08-03 1993-08-31 Mitsubishi Denki Kabushiki Kaisha Method of an apparatus for forming thin film for semiconductor device
KR0184279B1 (ko) * 1990-01-29 1999-04-15 미다 가쓰시게 금속 또는 금속실리사이드막의 형성방법
DE4038990C1 (zh) * 1990-12-06 1992-04-09 Siemens Ag, 8000 Muenchen, De
US5342652A (en) * 1992-06-15 1994-08-30 Materials Research Corporation Method of nucleating tungsten on titanium nitride by CVD without silane
US5272112A (en) * 1992-11-09 1993-12-21 Genus, Inc. Low-temperature low-stress blanket tungsten film
JP3294413B2 (ja) * 1993-12-28 2002-06-24 富士通株式会社 半導体装置の製造方法及び製造装置

Also Published As

Publication number Publication date
KR960012311A (ko) 1996-04-20
JP3744554B2 (ja) 2006-02-15
US5840366A (en) 1998-11-24
JPH0874054A (ja) 1996-03-19

Similar Documents

Publication Publication Date Title
JP4202593B2 (ja) 工程条件を変化させつつ化学気相蒸着法でルテニウム膜を形成する方法及びそれにより形成されたルテニウム膜
TW294844B (zh)
JPH09509288A (ja) シリコン含有ソースガスを用いる窒化タングステン付着方法
EP0567748B1 (en) Fabrication of rough silicon surfaces
AU623863B2 (en) Method of forming crystals
JP3125425B2 (ja) 薄膜コンデンサとその製造方法
CN100552962C (zh) 用于制备取向的pzt电容器的晶体构造电极的方法
CN111945110B (zh) 沉积方法
EP1639157B1 (fr) Procede de synthese d'un materiau cristallin et materiau obtenu par ce procede
Hildner et al. Epitaxial growth of ultrathin Pt films on basal-plane sapphire: the emergence of a continuous atomically flat film
JPH06275624A (ja) 導電層の形成方法
JP3985288B2 (ja) 半導体結晶成長方法
JP3688802B2 (ja) Soi構造体の製造方法
JP2732316B2 (ja) 薄膜多結晶シリコンの形成方法
JP2752164B2 (ja) 多結晶シリコン膜の製造方法
JP2690796B2 (ja) 気相合成ダイヤモンド薄膜の選択形成方法
JP3462403B2 (ja) 半導体記憶装置の製造方法
KR0141966B1 (ko) 배선금속박막의 제조방법
JPH0242729A (ja) アルミニウム系薄膜配線
JPH01157517A (ja) 結晶の形成方法
JP2516064B2 (ja) 磁気記録媒体とその製造方法
Park et al. Effects of substrate pre-annealing on the preferred orientation of lead magnesium niobium titanate thin films by chemical solution deposition
CA1330192C (en) Method of forming crystals
Meakin et al. The growth of polycrystalline silicon films by low pressure chemical vapour deposition at relatively low temperatures
JPH0216720A (ja) 固相エピタキシヤル成長方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees
MM4A Annulment or lapse of patent due to non-payment of fees