TW202422264A - 基準電流源 - Google Patents

基準電流源 Download PDF

Info

Publication number
TW202422264A
TW202422264A TW112139628A TW112139628A TW202422264A TW 202422264 A TW202422264 A TW 202422264A TW 112139628 A TW112139628 A TW 112139628A TW 112139628 A TW112139628 A TW 112139628A TW 202422264 A TW202422264 A TW 202422264A
Authority
TW
Taiwan
Prior art keywords
voltage
mos transistor
reference voltage
circuit
gate
Prior art date
Application number
TW112139628A
Other languages
English (en)
Inventor
上島康博
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW202422264A publication Critical patent/TW202422264A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本發明提供一種可供給相對於周圍溫度的變化而言穩定的基準電流的基準電流源。基準電流源100具有：基準電壓電路110，產生基準電壓Vref；分壓電路130，對基準電壓Vref進行分壓並輸出分壓電壓Vdiv；以及輸出MOS電晶體140，當分壓電壓Vdiv被施加至閘極端子140G時供給基準電流Iref，基準電壓電路110包括：耗盡型MOS電晶體111、以及與其溝道111c的導電型及雜質濃度相同，且費米能級與閘極電極111g不同的增強型MOS電晶體112，分壓電路130將0 V以上且比交叉點X低的電壓範圍的分壓電壓Vdiv輸出至輸出MOS電晶體140的閘極端子140G。

Description

基準電流源
本發明是有關於一種基準電流源。
由於移動設備、可穿戴設備等在各種場所或氣候下使用，因此要求相對於使用環境的變化而言穩定的動作。搭載於這些設備的半導體晶片大多包括類比電路，對類比電路供給從基準電流源輸出的基準電流作為偏置電流。
基準電流源中有通過包括精度良好的電阻體的元件對基準電壓電路產生的基準電壓進行電流轉換並供給基準電流的基準電流源。關於此種基準電流源，以供給穩定的基準電流為目的提出了各種提案。
例如，提出了一種即便從基準電壓電路產生的基準電壓發生變動也可抑制基準電流的變動的基準電流源。 具體而言，提出了被輸入基準電壓的回饋式恒定電壓電路、被輸入分壓後的基準電壓的另一回饋式恒定電壓電路、連接於它們的輸出間的基準電阻、以及基於在基準電阻中流動的電流來輸出基準電流的基準電流源（參照專利文獻1）。在所述基準電流源中，對基準電壓進行分壓的分壓電路與基準電阻並聯連接，使分壓電路的合成電阻值比基準電阻高並減少基準電阻中流動的電流，由此抑制相對於基準電壓的變動而言基準電流的變動。
另外，關於可抑制相對於周圍溫度的變化而言的基準電壓的變動的基準電壓電路，也提出了很多提案。 例如可列舉如下基準電壓電路，所述基準電壓電路通過使對周圍溫度的變化產生影響的元件的結構共通化，可降低製造上的偏差。 具體而言，提出了一種基準電壓電路，所述基準電壓電路通過具有配對電晶體來抵消溝道中的導電係數的變化的影響，所述配對電晶體包括費米能級不同的閘極、以及具有相同的導電型及相同的雜質濃度的溝道（參照專利文獻2）。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-219901號公報 [專利文獻2]日本專利特開2001-284464號公報
[發明所要解決的問題] 在本發明的一個方面中，其目的在於提供一種可供給相對於周圍溫度的變化而言穩定的基準電流的基準電流源。
[解決問題的技術手段] 本發明的一實施形態中的基準電流源具有： 基準電壓電路，產生基準電壓； 分壓電路，對所述基準電壓進行分壓並輸出分壓電壓；以及 輸出金屬氧化物半導體（Metal Oxide Semiconductor，MOS）電晶體，當所述分壓電壓被施加至閘極端子時供給基準電流， 所述基準電壓電路包括： 耗盡型MOS電晶體；以及 增強型MOS電晶體，與所述耗盡型MOS電晶體中的溝道的導電型及雜質濃度相同，且閘極電極的費米能級與所述耗盡型MOS電晶體不同， 所述分壓電路將所述分壓電壓輸出至所述輸出MOS電晶體的閘極端子， 所述分壓電壓為0 V以上且比所述輸出MOS電晶體的閘極電壓-汲極電流特性不依存於溫度的交叉點低的電壓範圍的電壓。
[發明的效果] 根據本發明的一個方面，其目的在於提供一種可供給相對於周圍溫度的變化而言穩定的基準電流的基準電流源。
本發明的一實施形態中的基準電流源基於以下見解。 專利文獻2的基準電壓電路雖然可通過使配對電晶體中的溝道的導電型及雜質濃度相同來抑制製造上的偏差，但是會受到基於各閘極的費米能級的差異的溫度變動的影響。由此，所述基準電壓電路難以產生相對於周圍溫度的變化而言高精度且穩定的基準電壓。因此，在使用此種基準電壓電路的基準電流源中，難以供給相對於周圍溫度的變化而言穩定的基準電流。
因此，在本發明的一實施形態的基準電流源中，可通過基於基準電壓供給基準電流的輸出MOS電晶體的溫度變動來抵消基準電壓電路中的所述基準電壓的溫度變動。
具體而言，本實施形態的基準電流源具有：基準電壓電路，產生基準電壓；分壓電路，對所述基準電壓進行分壓並輸出分壓電壓；以及輸出MOS電晶體，當所述分壓電壓被施加至閘極端子時供給基準電流（參照圖1）。 所述基準電壓電路包括耗盡型MOS電晶體、以及與其溝道的導電型及雜質濃度相同、且費米能級與其閘極電極不同的增強型MOS電晶體（參照圖2A及圖2B）。由此，所述基準電壓電路的配對電晶體由於溝道的組成相同，因此可降低基準電壓的偏差，但由於閘極電極的費米能級不同，因此成為當周圍溫度上升時基準電壓變低的溫度特性（參照圖5）。
如圖6所示，輸出MOS電晶體中，當周圍溫度上升時，閾值電壓變低，並且閘極電壓-汲極電流特性的斜率變小。閾值電壓變低的原因在於，通過導帶中激發的載流子的增大，費米能階接近真費米能階，並且耗盡層寬度縮小。另外，閘極電壓-汲極電流特性的斜率變小的原因在於，通過伴隨溫度上升的聲子散射的增加，遷移率會下降。因此，在輸出MOS電晶體中的閘極電壓-汲極電流特性中存在閘極電壓-汲極電流不會因周圍溫度的變化而變化的“交叉點”。根據閘極電壓是比所述交叉點低抑或是高，所述輸出MOS電晶體的溫度特性的正負反轉。換言之，若輸出MOS電晶體的閘極電壓比交叉點低，則當周圍溫度上升時汲極電流增加，若輸出MOS電晶體的閘極電壓比交叉點高，則當周圍溫度上升時汲極電流減少。
因此，在本實施形態的基準電流源中，對當周圍溫度上升時變低的基準電壓進行分壓並施加至輸出MOS電晶體的閘極，使輸出MOS電晶體的閘極電壓比交叉點低，從而當周圍溫度上升時汲極電流增加。即，對基準電壓進行分壓而設為輸出MOS電晶體的閘極電壓的分壓電路輸出0 V以上且比交叉點低的電壓範圍的分壓電壓（參照圖7）。 由此，即便周圍溫度上升、基準電壓電路的基準電壓變低，輸出MOS電晶體的汲極電流也會增加，因此，所述基準電流源可供給相對於周圍溫度的變化而言穩定的基準電流。
以下，參照附圖對用於實施本發明的一形態進行詳細說明。 此外，在附圖中，對相同構成部分標注相同符號，有時省略重複的說明。 另外，附圖所示的X軸、Y軸及Z軸設為相互正交。有時將X軸方向稱為“寬度方向”，將Y軸方向稱為“進深方向”，將Z軸方向稱為“高度方向”或“厚度方向”。有時將各膜+Z方向側的面稱為“表面”或“上表面”，將-Z方向側的面稱為“背面”或“下表面”。 進而，附圖是示意性的圖，寬度、進深及厚度的比率等並非如所示那樣。多個膜或層、或者將它們結構性地組合而獲得的半導體元件的數量、位置、形狀、結構、大小等並不限定於以下所示的實施形態，可設為在實施本發明的方面優選的數量、位置、形狀、結構、大小等。
圖1是表示本實施形態中的基準電流源的電路圖。 如圖1所示，基準電流源100具有基準電壓電路110、緩衝放大器120、分壓電路130、輸出MOS電晶體140及電流鏡電路150。
基準電壓電路110向緩衝放大器120的非反相輸入端子輸出基準電壓Vref。所述基準電壓電路110是所謂的“增強-耗盡（Enhancement-Depletion，ED）型基準電壓電路”，包括N溝道的耗盡型MOS電晶體111與N溝道的增強型MOS電晶體112。
耗盡型MOS電晶體111的汲極端子111D與電源端子連接，閘極端子111G與源極端子111S連接。所述耗盡型MOS電晶體111作為如下恒定電流源發揮功能，所述恒定電流源中，當對汲極端子111D施加電源電壓時，將不依存於電源電壓的恒定電流從源極端子111S供給至增強型MOS電晶體112。 此外，耗盡型MOS電晶體111的背閘極與源極端子111S連接。
增強型MOS電晶體112中，閘極端子112G與汲極端子112D連接，汲極端子112D與耗盡型MOS電晶體111的源極端子111S連接。所述增強型MOS電晶體112將基於從耗盡型MOS電晶體111供給的恒定電流的電壓作為基準電壓Vref而從汲極端子112D輸出至緩衝放大器120。 此外，增強型MOS電晶體112的背閘極與源極端子112S連接。
如此，基準電壓電路110通過耗盡型MOS電晶體111及增強型MOS電晶體112的配對電晶體將不依存於電源電壓的基準電壓Vref輸出至緩衝放大器120。 此外，關於耗盡型MOS電晶體111及增強型MOS電晶體112的結構以及基準電壓電路110的動作，將在後文敘述。
緩衝放大器120將從基準電壓電路110輸出的基準電壓Vref輸入至非反相輸入端子，反相輸入端子與輸出端子連接，並輸出與基準電壓Vref大致相同的電壓。
分壓電路130將電阻131、電阻132加以串聯連接並進行組合，設定基於其電阻值的比的規定的分壓比。所述分壓電路130對從緩衝放大器120輸出的基準電壓Vref進行分壓，並將分壓後的分壓電壓Vdiv輸出至輸出MOS電晶體140的閘極端子140G。
基於規定的分壓比的分壓電壓Vdiv的範圍設為0 V以上，且輸出MOS電晶體140的閘極電壓-汲極電流特性比不依存於溫度的交叉點低。由於輸出MOS電晶體140的閾值電壓為負值，因此分壓電壓Vdiv的下限值只要為0 V以上即可。 由此，即便周圍溫度上升，基準電壓電路110的基準電壓Vref變低，輸出MOS電晶體140的汲極電流也會增加，因此可供給相對於周圍溫度的變化而言穩定的基準電流。
另外，分壓電壓Vdiv優選為消除基於基準電壓Vref的溫度變動，以避免輸出MOS電晶體140的汲極電流會因溫度而發生變動的電壓。
輸出MOS電晶體140是耗盡型MOS電晶體，閘極端子140G與分壓電路130的輸出連接，汲極端子140D與電流鏡電路150連接，源極端子140S接地。所述輸出MOS電晶體140將從分壓電路130輸出的分壓電壓Vdiv輸入至閘極端子140G，並基於分壓電壓Vdiv從汲極端子140D向電流鏡電路150供給基準電流Iref。換言之，當將分壓電壓Vdiv施加至閘極端子140G時，輸出MOS電晶體140供給基準電流Iref。另外，當不將分壓電壓Vdiv施加至閘極端子140G時，輸出MOS電晶體140不供給達到基準電流Iref的電流。
電流鏡電路150包括MOS電晶體151、MOS電晶體152。 MOS電晶體151中，閘極端子與源極端子連接，汲極端子與電源端子連接。 MOS電晶體152中，閘極端子與MOS電晶體151的閘極端子連接，汲極端子與電源端子連接，從源極端子供給基準電流Iref。
＜基準電流的溫度特性＞ 接著，對本實施形態中的基準電流的溫度特性進行說明。 在本發明的一實施形態中，為了供給相對於周圍溫度的變化而言穩定的基準電流Iref，通過輸出MOS電晶體140的溫度特性來抵消基準電壓電路110的溫度特性。 因此，首先對在基準電壓電路110中產生的基準電壓的溫度特性進行說明。
-基準電壓的溫度特性- 在基準電壓電路110中產生的基準電壓的溫度特性取決於耗盡型MOS電晶體111及增強型MOS電晶體112中的溫度特性。因此，在包含基準電壓電路110的運行原理的說明的同時，也對耗盡型MOS電晶體111及增強型MOS電晶體112的結構及溫度特性進行說明。
圖2A是表示圖1所示的基準電壓電路的耗盡型MOS電晶體的概略剖面圖。 如圖2A所示，耗盡型MOS電晶體111中，閘極電極111g、汲極區域111d及源極區域111s分別與圖1所示的閘極端子111G、汲極端子111D及源極端子111S連接。
閘極電極111g為以高濃度注入有磷的N+型，在圖3的能帶圖中具有接近導帶的費米能級。位於閘極電極111g的下方的溝道111c為在P型的矽基板111b的表面以低濃度注入有磷的N-型的導電型。 由此，即便在閘極-源極間的電位差為0 V的情況下，在所述N-型的溝道111c，也在其與相同導電型的N+型的汲極區域111d及N+型的源極區域111s之間形成電流路徑。
圖2B是表示圖1所示的基準電壓電路的增強型MOS電晶體的概略剖面圖。 如圖2B所示，增強型MOS電晶體112中，閘極電極112g、汲極區域112d及源極區域112s分別與圖1所示的閘極端子112G、汲極端子112D及源極端子112S連接。
閘極電極112g為以高濃度注入有硼的P+型，在圖3的能帶圖中具有接近價帶的費米能級。位於閘極電極112g的下方的溝道112c為在P型的矽基板112b的表面利用與耗盡型MOS電晶體111的溝道111c相同的製程以低濃度注入有磷的N-型的導電型。因此，溝道112c為與溝道111c相同的導電係數及所述導電係數的溫度係數。另外，由於閘極電極112g的費米能級接近價帶，因此溝道112c的費米能級被向價帶側提升而耗盡化。 由此，在閘極-源極間的電位差為0 V的情況下，在所述N-型的溝道112c，即便在與相同導電型的N+型的汲極區域112d和N+型的源極區域112s之間，也不會形成電流路徑。
在此方面，增強型MOS電晶體112與在溝道中未注入雜質的一般的增強型MOS電晶體不同。 另外，由於溝道112c與溝道111c為相同的導電係數及所述導電係數的溫度係數，因此可降低耗盡型MOS電晶體111及增強型MOS電晶體112的各溝道中的製造上的偏差。另一方面，由於耗盡型MOS電晶體111及增強型MOS電晶體112的各閘極電極的費米能級不同，因此根據“ED型基準電壓電路”的運行原理，當周圍溫度上升時，基準電壓Vref變低。
接著，對本實施形態中的基準電壓Vref的溫度特性進行說明。 圖4是表示本實施形態中的耗盡型MOS電晶體及增強型MOS電晶體的閘極電壓-汲極電流特性的圖表。所述圖4的橫軸為閘極電壓，縱軸為汲極電流。另外，圖4示出耗盡型MOS電晶體111及增強型MOS電晶體112的閘極電壓-汲極電流特性。
如圖4所示，耗盡型MOS電晶體111由於形成有N-型的溝道111c（參照圖2A），因此閾值電壓Vtnd比0 V低。另外，耗盡型MOS電晶體111由於閘極端子111G與汲極端子111D連接（參照圖1），因此閘極-源極間的電位差（閘極電壓）成為0 V。因此，耗盡型MOS電晶體111將不依存於電源電壓且利用飽和電流特性的恒定電流即汲極電流Idn供給至增強型MOS電晶體112。
增強型MOS電晶體112生成與從耗盡型MOS電晶體111供給的汲極電流Idn相應的基準電壓Vref。所述基準電壓Vref成為下式、Vref=|Vtnd|+Vtne。
在基準電壓電路110中，耗盡型MOS電晶體111及增強型MOS電晶體112的各溝道的導電型及雜質濃度相同，因此導電係數或其溫度係數相同。由此，基準電壓Vref成為基於各溝道的導電型及雜質濃度的偏差的要素得到抑制的溫度特性。 另一方面，耗盡型MOS電晶體111及增強型MOS電晶體112的各閘極由於導電型不同，而且雜質濃度也不同，因此，如圖3所示，費米能級並不相同。
因此，在耗盡型MOS電晶體111及增強型MOS電晶體112中，可抑制基於各溝道的要素，但會殘留基於各閘極的導電型及雜質濃度的差異的要素，從而存在基於閘極的差異的溫度特性。
圖5是表示本實施形態中的基準電壓電路的基準電壓的溫度特性的圖表。 如圖5所示，基準電壓Vref成為當周圍溫度上升時變低的溫度特性。其原因在於，如圖3所示的能帶圖那樣，耗盡型MOS電晶體111中，當周圍溫度上升時閘極電極111g的N+型的雜質濃度變淡，因此閾值電壓Vtnd變高（正方向），閾值電壓的絕對值|Vtnd|變小。另外，增強型MOS電晶體112中，當周圍溫度上升時，閘極電極112g的P+型的雜質濃度變淡，因此閾值電壓Vtne變低（負方向）。於是，基準電壓Vref通過下式、Vref=|Vtnd|+Vtne，而成為當周圍溫度上升時變低的溫度特性。
因此，基準電壓電路110的基準電壓Vref具有當周圍溫度上升時變低的溫度特性，經由緩衝放大器120被分壓電路130分壓後作為閘極電壓而施加至輸出MOS電晶體140的閘極端子140G（參照圖1）。
-輸出MOS電晶體的溫度特性- 圖6是表示本實施形態中的輸出MOS電晶體的閘極電壓-汲極電流特性的圖表。 如圖6所示，輸出MOS電晶體140與一般的MOS電晶體同樣地，在閘極電壓為閾值電壓Vth以下的情況下，不流經汲極電流，在閘極電壓超過閾值電壓Vth的情況下，流經基於導電係數的斜率的汲極電流。另外，當周圍溫度上升時，閾值電壓Vth及導電係數變低，閘極電壓-汲極電流特性的斜率變小。因此，存在閘極電壓-汲極電流特性不顯示出溫度特性的交叉點X。 在施加了成為交叉點X以下的閘極電壓的情況下，當周圍溫度上升時汲極電流增加，在施加了超過交叉點的閘極電壓的情況下，當周圍溫度上升時汲極電流減少。
在本實施方式中，在基準電壓電路110中，當周圍溫度上升時基準電壓Vref變低，相對於此，在輸出MOS電晶體140中施加成為交叉點X以下的閘極電壓，由此使作為基準電流的汲極電流增加。 由此，可減小從基準電流源100生成的基準電流的溫度特性。
圖7是表示本實施形態中的輸出MOS電晶體所供給的基準電流的溫度特性的說明圖。在圖7中，左側的圖表是利用分壓電路130對圖5所示的基準電壓Vref進行分壓而得的分壓電壓Vdiv的溫度特性。另外，右側的圖表是將圖6所示的閘極電壓-汲極電流特性的縱軸及橫軸調換後將交叉點X的附近擴大的輸出MOS電晶體140的溫度特性。所述圖7示出從分壓電路130輸出的分壓電壓Vdiv（基準電壓Vref）的溫度特性、與將所述分壓電壓Vdiv施加至輸出MOS電晶體140的閘極端子140G時的汲極電流（基準電流Iref）的溫度特性的關係。 此外，此處不考慮緩衝放大器120及分壓電路130的溫度特性。
如圖7所示，在基準電流源100中，設定為，對分壓電路130的分壓比進行調整，將圖6所示的交叉點X以下的閘極電壓施加至輸出MOS電晶體140的閘極。當周圍溫度上升時，基準電壓電路110所輸出的基準電壓Vref變低，因此當周圍溫度上升時，經由分壓電路130而施加的輸出MOS電晶體140的閘極電壓也變低。於是，當周圍溫度上升時，閘極電壓變低，但汲極電流相應地增加，因此，結果可減少基準電流Iref對溫度的依存性。
如此，所述基準電流源100中，即便周圍溫度上升，基準電壓電路110的基準電壓Vref變低，輸出MOS電晶體140的汲極電流也增加，因此可供給相對於周圍溫度的變化而言穩定的基準電流Iref。
接著，除參照圖1外，也參照圖8～圖10對具體的例子進行說明。 耗盡型MOS電晶體111將閘極電極111g設為1.0×10 20原子（atoms）/cm 3以上的濃度的N+型，將閘極氧化膜設為25 nm的厚度。另外，耗盡型MOS電晶體111對溝道111c的雜質濃度進行了調整，以使閾值電壓Vtnd成為-0.29 V。於是，耗盡型MOS電晶體111的單位溝道長度及每單位溝道寬度的閘極電壓-汲極電流特性的溫度特性如圖8所示。交叉點X的閘極電壓為0.22 V。 關於增強型MOS電晶體112，除閘極電極112g為P+型以外設為與所述耗盡型MOS電晶體111相同。
當由這些耗盡型MOS電晶體111及增強型MOS電晶體112形成基準電壓電路110時，如圖9所示，基準電壓Vref在常溫（25℃）下成為1.13 V，成為-0.35 mV/℃的溫度特性。
分壓電路130以0.82：0.18的分壓比對所述基準電壓Vref進行分壓，在常溫（25℃）下將0.20 V的分壓電壓Vdiv輸出至輸出MOS電晶體140。另外，關於分壓電壓Vdiv的溫度特性，如圖10的左側的圖表所示。
輸出MOS電晶體140由於以與耗盡型MOS電晶體111相同的製程形成，因此閘極電壓-汲極電流特性與耗盡型MOS電晶體111相同（參照圖8）。即，輸出MOS電晶體140在常溫（25℃）下，將比作為交叉點X的閘極電壓0.22 V低的0.20 V的分壓電壓Vdiv輸入至閘極端子140G。 於是，如圖10所示，基準電流源100可供給溫度變動得到充分抑制的汲極電流、即基準電流Iref。
為了抑制溫度變動而應施加至閘極端子的分壓電壓Vdiv隨著輸出MOS電晶體140的閾值電壓的變動而變化。在所述具體的例子中，輸出MOS電晶體140的閾值電壓為-0.29 V，交叉點X的電壓為0.22 V，其差值為0.51 V。通過設為如成為對於任意的閾值電壓加上比與交叉點X的電壓的差值（0.51 V）小的差值（0.49 V）而得的分壓電壓那樣的規定的分壓比，基準電流源100可供給相對於周圍溫度的變化而言穩定的基準電流Iref。
（變形例） 為了將分壓電壓Vdiv設為0 V以上且輸出MOS電晶體140的閘極電壓-汲極電流特性比交叉點X低的電壓，分壓電路130可包括能夠對分壓電壓Vdiv進行調整的修整電路。
具體而言，如圖11所示，分壓電路230包括第一電阻部230A、第二電阻部230B、第三電阻部230C及第四電阻部230D。第一電阻部230A、第二電阻部230B及第三電阻部230C串聯連接。第四電阻部230D相對於第三電阻部230C並聯連接。
第一電阻部230A包括串聯連接的多個電阻元件、以及與多個電阻元件的各節點連接的保險絲。所述第一電阻部230A通過選擇性地切斷保險絲來進行分壓電壓Vdiv的粗調。 第四電阻部230D包括串聯連接的多個電阻元件、以及與多個電阻元件的各節點連接的保險絲。所述第四電阻部230D利用多個電阻元件將第四電阻部230D中的電位差分割為微小的階段，並選擇性地切斷保險絲，由此對分壓電壓Vdiv進行微調並從輸出（OUT）端子輸出。 再者，在所述變形例中設為保險絲，但並不限於此，也可設為開關元件等。
如此，分壓電路230通過包括修整電路而可對分壓電壓Vdiv進行微調，因此可以高精度供給相對於周圍溫度的變化而言穩定的基準電流Iref。
如以上所說明那樣，本發明的一實施形態中的基準電流源具有：基準電壓電路，產生基準電壓；分壓電路，對基準電壓進行分壓並輸出分壓電壓；以及輸出MOS電晶體，當分壓電壓被施加至閘極端子時供給基準電流。 所述基準電壓電路包括耗盡型MOS電晶體、以及與其溝道的導電型及雜質濃度相同，且費米能級與其閘極電極不同的增強型MOS電晶體。由此，基準電壓具有當周圍溫度上升時變低的溫度特性。 另外，分壓電路將0 V以上且比交叉點低的電壓範圍的分壓電壓輸出至輸出MOS電晶體的閘極端子。由此，通過使輸出MOS電晶體的閘極電壓-汲極電流特性成為相對於溫度的上升而增加的溫度特性，可抵消基準電壓的溫度特性。 因此，本發明的一實施形態中的基準電流源可供給相對於周圍溫度的變化而言穩定的基準電流。
100:基準電流源 110:基準電壓電路 111:耗盡型MOS電晶體 111b、112b:矽基板 111c、112c:溝道 111D、112D、140D:汲極端子 111d、112d:汲極區域 111G、112G、140G:閘極端子 111g、112g:閘極電極 111S、112S、140S:源極端子 111s、112s:源極區域 112:增強型MOS電晶體 120:緩衝放大器 130、230:分壓電路 131、132:電阻 140:輸出MOS電晶體 150:電流鏡電路 151、152:MOS電晶體 230A:第一電阻部 230B:第二電阻部 230C:第三電阻部 230D:第四電阻部 Idn:汲極電流 Iref:基準電流 Vth、Vtnd、Vtne:閾值電壓 Vref:基準電壓 Vdiv:分壓電壓 X:交叉點
圖1是表示本實施形態中的基準電流源的電路圖。 圖2A是表示圖1所示的基準電壓電路的耗盡型MOS電晶體的概略剖面圖。 圖2B是表示圖1所示的基準電壓電路的增強型MOS電晶體的概略剖面圖。 圖3是表示矽中的費米能級對溫度及雜質濃度的依存性的能帶圖。 圖4是表示本實施形態中的耗盡型MOS電晶體及增強型MOS電晶體的閘極電壓-汲極電流特性的圖表。 圖5是表示本實施形態中的基準電壓電路的基準電壓的溫度特性的圖表。 圖6是表示本實施形態中的輸出MOS電晶體的閘極電壓-汲極電流特性的圖表。 圖7是表示本實施形態中的輸出MOS電晶體所供給的基準電流的溫度特性的說明圖。 圖8是表示基準電壓電路的基準電壓的溫度特性的一例的圖表。 圖9是表示輸出MOS電晶體的閘極電壓-汲極電流特性的一例的圖表。 圖10是表示輸出MOS電晶體所供給的基準電流的溫度特性的一例的說明圖。 圖11是表示圖1所示的分壓電路的另一例的電路圖。
Iref:基準電流
X:交叉點

Claims (3)

  1. 一種基準電流源，包括： 基準電壓電路，產生基準電壓； 分壓電路，對所述基準電壓進行分壓並輸出分壓電壓；以及 輸出金屬氧化物半導體電晶體，當所述分壓電壓被施加至閘極端子時供給基準電流， 所述基準電壓電路包括： 耗盡型金屬氧化物半導體電晶體；以及 增強型金屬氧化物半導體電晶體，與所述耗盡型金屬氧化物半導體電晶體中的溝道的導電型及雜質濃度相同，且閘極電極的費米能級與所述耗盡型金屬氧化物半導體電晶體不同， 所述分壓電路將所述分壓電壓輸出至所述輸出金屬氧化物半導體電晶體的閘極端子，所述分壓電壓為0 V以上且比所述輸出金屬氧化物半導體電晶體的閘極電壓-汲極電流特性不依存於溫度的交叉點低的電壓範圍的電壓。
  2. 如請求項1所述的基準電流源，其中，所述分壓電壓是消除所述基準電壓的溫度特性，以避免所述輸出金屬氧化物半導體電晶體的汲極電流發生溫度變動的電壓。
  3. 如請求項1或2所述的基準電流源，其中，所述分壓電路包括修整電路，所述修整電路能夠對所述分壓電壓進行調整。
TW112139628A 2022-11-29 2023-10-17 基準電流源 TW202422264A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022189754A JP2024077674A (ja) 2022-11-29 2022-11-29 基準電流源
JP2022-189754 2022-11-29

Publications (1)

Publication Number Publication Date
TW202422264A true TW202422264A (zh) 2024-06-01

Family

ID=88647600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112139628A TW202422264A (zh) 2022-11-29 2023-10-17 基準電流源

Country Status (6)

Country Link
US (1) US20240176379A1 (zh)
EP (1) EP4379497A1 (zh)
JP (1) JP2024077674A (zh)
KR (1) KR20240080115A (zh)
CN (1) CN118113104A (zh)
TW (1) TW202422264A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4194237B2 (ja) 1999-12-28 2008-12-10 株式会社リコー 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP2007219901A (ja) 2006-02-17 2007-08-30 Akita Denshi Systems:Kk 基準電流源回路
CN100492245C (zh) * 2007-07-11 2009-05-27 中国电子科技集团公司第二十四研究所 一种高电源抑制比的nmos基准电压源

Also Published As

Publication number Publication date
US20240176379A1 (en) 2024-05-30
KR20240080115A (ko) 2024-06-05
EP4379497A1 (en) 2024-06-05
JP2024077674A (ja) 2024-06-10
CN118113104A (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
US5966005A (en) Low voltage self cascode current mirror
US4645948A (en) Field effect transistor current source
JP4716887B2 (ja) 定電流回路
KR0153545B1 (ko) 기준 전위 발생 회로
US4830976A (en) Integrated circuit resistor
US7456678B2 (en) Apparatus and method for providing a temperature compensated reference current
KR102380616B1 (ko) 기준 전압 발생 장치
US4454467A (en) Reference voltage generator
KR101944359B1 (ko) 밴드갭 기준전압 발생기
JP4393152B2 (ja) 半導体装置
KR102658160B1 (ko) 기준 전압 발생 장치
JP4795815B2 (ja) 定電流回路および定電圧回路
TW202422264A (zh) 基準電流源
JP4868868B2 (ja) 基準電圧発生回路
US10860046B2 (en) Reference voltage generation device
US7834609B2 (en) Semiconductor device with compensation current
EP0197965B1 (en) A field effect transistor current source
US20240248505A1 (en) Reference current circuit
TW202431060A (zh) 基準電流電路
JP4249945B2 (ja) 電界効果トランジスタを用いた基準電圧源回路
KR20050096761A (ko) 기준전압 발생회로