CN118113104A - 基准电流源 - Google Patents

基准电流源 Download PDF

Info

Publication number
CN118113104A
CN118113104A CN202311312654.3A CN202311312654A CN118113104A CN 118113104 A CN118113104 A CN 118113104A CN 202311312654 A CN202311312654 A CN 202311312654A CN 118113104 A CN118113104 A CN 118113104A
Authority
CN
China
Prior art keywords
voltage
mos transistor
circuit
reference voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311312654.3A
Other languages
English (en)
Inventor
上岛康博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN118113104A publication Critical patent/CN118113104A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种可供给相对于周围温度的变化而言稳定的基准电流的基准电流源。基准电流源具有：基准电压电路，产生基准电压；分压电路，对基准电压进行分压并输出分压电压；以及输出MOS晶体管，当分压电压被施加至栅极端子时供给基准电流，基准电压电路包括：耗尽型MOS晶体管、以及与其沟道的导电型及杂质浓度相同，且费米能级与栅极电极不同的增强型MOS晶体管，分压电路将0V以上且比交叉点低的电压范围的分压电压输出至输出MOS晶体管的栅极端子。

Description

基准电流源
技术领域
本发明涉及一种基准电流源。
背景技术
由于移动设备、可穿戴设备等在各种场所或气候下使用，因此要求相对于使用环境的变化而言稳定的动作。搭载于这些设备的半导体芯片大多包括模拟电路，对模拟电路供给从基准电流源输出的基准电流作为偏置电流。
基准电流源中有通过包括精度良好的电阻体的元件对基准电压电路产生的基准电压进行电流转换并供给基准电流的基准电流源。关于此种基准电流源，以供给稳定的基准电流为目的提出了各种提案。
例如，提出了一种即便从基准电压电路产生的基准电压发生变动也可抑制基准电流的变动的基准电流源。
具体而言，提出了被输入基准电压的反馈式恒定电压电路、被输入分压后的基准电压的另一反馈式恒定电压电路、连接于它们的输出间的基准电阻、以及基于在基准电阻中流动的电流来输出基准电流的基准电流源(参照专利文献1)。在所述基准电流源中，对基准电压进行分压的分压电路与基准电阻并联连接，使分压电路的合成电阻值比基准电阻高并减少基准电阻中流动的电流，由此抑制相对于基准电压的变动而言基准电流的变动。
另外，关于可抑制相对于周围温度的变化而言的基准电压的变动的基准电压电路，也提出了很多提案。
例如可列举如下基准电压电路，所述基准电压电路通过使对周围温度的变化产生影响的元件的结构共通化，可降低制造上的偏差。
具体而言，提出了一种基准电压电路，所述基准电压电路通过具有配对晶体管来抵消沟道中的导电系数的变化的影响，所述配对晶体管包括费米能级不同的栅极、以及具有相同的导电型及相同的杂质浓度的沟道(参照专利文献2)。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2007-219901号公报
[专利文献2]日本专利特开2001-284464号公报
发明内容
[发明所要解决的问题]
在本发明的一个方面中，其目的在于提供一种可供给相对于周围温度的变化而言稳定的基准电流的基准电流源。
[解决问题的技术手段]
本发明的一实施方式中的基准电流源具有：
基准电压电路，产生基准电压；
分压电路，对所述基准电压进行分压并输出分压电压；以及
输出金属氧化物半导体(Metal Oxide Semiconductor，MOS)晶体管，当所述分压电压被施加至栅极端子时供给基准电流，
所述基准电压电路包括：
耗尽型MOS晶体管；以及
增强型MOS晶体管，与所述耗尽型MOS晶体管中的沟道的导电型及杂质浓度相同，且栅极电极的费米能级与所述耗尽型MOS晶体管不同，
所述分压电路将所述分压电压输出至所述输出MOS晶体管的栅极端子，
所述分压电压为0V以上且比所述输出MOS晶体管的栅极电压-漏极电流特性不依存于温度的交叉点低的电压范围的电压。
在本发明的一实施方式中的基准电流源中，所述分压电压是消除所述基准电压的温度特性，以避免所述输出金属氧化物半导体晶体管的漏极电流发生温度变动的电压。
在本发明的一实施方式中的基准电流源中，所述分压电路包括修整电路，所述修整电路能够对所述分压电压进行调整。
[发明的效果]
根据本发明的一个方面，其目的在于提供一种可供给相对于周围温度的变化而言稳定的基准电流的基准电流源。
附图说明
图1是表示本实施方式中的基准电流源的电路图。
图2A是表示图1所示的基准电压电路的耗尽型MOS晶体管的概略剖面图。
图2B是表示图1所示的基准电压电路的增强型MOS晶体管的概略剖面图。
图3是表示硅中的费米能级对温度及杂质浓度的依存性的能带图。
图4是表示本实施方式中的耗尽型MOS晶体管及增强型MOS晶体管的栅极电压-漏极电流特性的图表。
图5是表示本实施方式中的基准电压电路的基准电压的温度特性的图表。
图6是表示本实施方式中的输出MOS晶体管的栅极电压-漏极电流特性的图表。
图7是表示本实施方式中的输出MOS晶体管所供给的基准电流的温度特性的说明图。
图8是表示基准电压电路的基准电压的温度特性的一例的图表。
图9是表示输出MOS晶体管的栅极电压-漏极电流特性的一例的图表。
图10是表示输出MOS晶体管所供给的基准电流的温度特性的一例的说明图。
图11是表示图1所示的分压电路的另一例的电路图。
[符号的说明]
100：基准电流源
110：基准电压电路
111：耗尽型MOS晶体管
111b、112b：硅基板
111c、112c：沟道
111D、112D、140D：漏极端子
111d、112d：漏极区域
111G、112G、140G：栅极端子
111g、112g：栅极电极
111S、112S、140S：源极端子
111s、112s：源极区域
112：增强型MOS晶体管
120：缓冲放大器
130、230：分压电路
131、132：电阻
140：输出MOS晶体管
150：电流镜电路
151、152：MOS晶体管
230A：第一电阻部
230B：第二电阻部
230C：第三电阻部
230D：第四电阻部
Idn：漏极电流
Iref：基准电流
Vth、Vtnd、Vtne：阈值电压
Vref：基准电压
Vdiv：分压电压
X：交叉点
具体实施方式
本发明的一实施方式中的基准电流源基于以下见解。
专利文献2的基准电压电路虽然可通过使配对晶体管中的沟道的导电型及杂质浓度相同来抑制制造上的偏差，但是会受到基于各栅极的费米能级的差异的温度变动的影响。由此，所述基准电压电路难以产生相对于周围温度的变化而言高精度且稳定的基准电压。因此，在使用此种基准电压电路的基准电流源中，难以供给相对于周围温度的变化而言稳定的基准电流。
因此，在本发明的一实施方式的基准电流源中，可通过基于基准电压供给基准电流的输出MOS晶体管的温度变动来抵消基准电压电路中的所述基准电压的温度变动。
具体而言，本实施方式的基准电流源具有：基准电压电路，产生基准电压；分压电路，对所述基准电压进行分压并输出分压电压；以及输出MOS晶体管，当所述分压电压被施加至栅极端子时供给基准电流(参照图1)。
所述基准电压电路包括耗尽型MOS晶体管、以及与其沟道的导电型及杂质浓度相同、且费米能级与其栅极电极不同的增强型MOS晶体管(参照图2A及图2B)。由此，所述基准电压电路的配对晶体管由于沟道的组成相同，因此可降低基准电压的偏差，但由于栅极电极的费米能级不同，因此成为当周围温度上升时基准电压变低的温度特性(参照图5)。
如图6所示，输出MOS晶体管中，当周围温度上升时，阈值电压变低，并且栅极电压-漏极电流特性的斜率变小。阈值电压变低的原因在于，通过导带中激发的载流子的增大，费米能阶接近真费米能阶，并且耗尽层宽度缩小。另外，栅极电压-漏极电流特性的斜率变小的原因在于，通过伴随温度上升的声子散射的增加，迁移率会下降。因此，在输出MOS晶体管中的栅极电压-漏极电流特性中存在栅极电压-漏极电流不会因周围温度的变化而变化的“交叉点”。根据栅极电压是比所述交叉点低抑或是高，所述输出MOS晶体管的温度特性的正负反转。换言之，若输出MOS晶体管的栅极电压比交叉点低，则当周围温度上升时漏极电流增加，若输出MOS晶体管的栅极电压比交叉点高，则当周围温度上升时漏极电流减少。
因此，在本实施方式的基准电流源中，对当周围温度上升时变低的基准电压进行分压并施加至输出MOS晶体管的栅极，使输出MOS晶体管的栅极电压比交叉点低，从而当周围温度上升时漏极电流增加。即，对基准电压进行分压而设为输出MOS晶体管的栅极电压的分压电路输出0V以上且比交叉点低的电压范围的分压电压(参照图7)。
由此，即便周围温度上升、基准电压电路的基准电压变低，输出MOS晶体管的漏极电流也会增加，因此，所述基准电流源可供给相对于周围温度的变化而言稳定的基准电流。
以下，参照附图对用于实施本发明的一形态进行详细说明。
此外，在附图中，对相同构成部分标注相同符号，有时省略重复的说明。
另外，附图所示的X轴、Y轴及Z轴设为相互正交。有时将X轴方向称为“宽度方向”，将Y轴方向称为“进深方向”，将Z轴方向称为“高度方向”或“厚度方向”。有时将各膜+Z方向侧的面称为“表面”或“上表面”，将-Z方向侧的面称为“背面”或“下表面”。
进而，附图是示意性的图，宽度、进深及厚度的比率等并非如所示那样。多个膜或层、或者将它们结构性地组合而获得的半导体元件的数量、位置、形状、结构、大小等并不限定于以下所示的实施方式，可设为在实施本发明的方面优选的数量、位置、形状、结构、大小等。
图1是表示本实施方式中的基准电流源的电路图。
如图1所示，基准电流源100具有基准电压电路110、缓冲放大器120、分压电路130、输出MOS晶体管140及电流镜电路150。
基准电压电路110向缓冲放大器120的非反相输入端子输出基准电压Vref。所述基准电压电路110是所谓的“增强-耗尽(Enhancement-Depletion，ED)型基准电压电路”，包括N沟道的耗尽型MOS晶体管111与N沟道的增强型MOS晶体管112。
耗尽型MOS晶体管111的漏极端子111D与电源端子连接，栅极端子111G与源极端子111S连接。所述耗尽型MOS晶体管111作为如下恒定电流源发挥功能，所述恒定电流源中，当对漏极端子111D施加电源电压时，将不依存于电源电压的恒定电流从源极端子111S供给至增强型MOS晶体管112。
此外，耗尽型MOS晶体管111的背栅极与源极端子111S连接。
增强型MOS晶体管112中，栅极端子112G与漏极端子112D连接，漏极端子112D与耗尽型MOS晶体管111的源极端子111S连接。所述增强型MOS晶体管112将基于从耗尽型MOS晶体管111供给的恒定电流的电压作为基准电压Vref而从漏极端子112D输出至缓冲放大器120。
此外，增强型MOS晶体管112的背栅极与源极端子112S连接。
如此，基准电压电路110通过耗尽型MOS晶体管111及增强型MOS晶体管112的配对晶体管将不依存于电源电压的基准电压Vref输出至缓冲放大器120。
此外，关于耗尽型MOS晶体管111及增强型MOS晶体管112的结构以及基准电压电路110的动作，将在后文叙述。
缓冲放大器120将从基准电压电路110输出的基准电压Vref输入至非反相输入端子，反相输入端子与输出端子连接，并输出与基准电压Vref大致相同的电压。
分压电路130将电阻131、电阻132加以串联连接并进行组合，设定基于其电阻值的比的规定的分压比。所述分压电路130对从缓冲放大器120输出的基准电压Vref进行分压，并将分压后的分压电压Vdiv输出至输出MOS晶体管140的栅极端子140G。
基于规定的分压比的分压电压Vdiv的范围设为0V以上，且输出MOS晶体管140的栅极电压-漏极电流特性比不依存于温度的交叉点低。由于输出MOS晶体管140的阈值电压为负值，因此分压电压Vdiv的下限值只要为0V以上即可。
由此，即便周围温度上升，基准电压电路110的基准电压Vref变低，输出MOS晶体管140的漏极电流也会增加，因此可供给相对于周围温度的变化而言稳定的基准电流。
另外，分压电压Vdiv优选为消除基于基准电压Vref的温度变动，以避免输出MOS晶体管140的漏极电流会因温度而发生变动的电压。
输出MOS晶体管140是耗尽型MOS晶体管，栅极端子140G与分压电路130的输出连接，漏极端子140D与电流镜电路150连接，源极端子140S接地。所述输出MOS晶体管140将从分压电路130输出的分压电压Vdiv输入至栅极端子140G，并基于分压电压Vdiv从漏极端子140D向电流镜电路150供给基准电流Iref。换言之，当将分压电压Vdiv施加至栅极端子140G时，输出MOS晶体管140供给基准电流Iref。另外，当不将分压电压Vdiv施加至栅极端子140G时，输出MOS晶体管140不供给达到基准电流Iref的电流。
电流镜电路150包括MOS晶体管151、MOS晶体管152。
MOS晶体管151中，栅极端子与源极端子连接，漏极端子与电源端子连接。
MOS晶体管152中，栅极端子与MOS晶体管151的栅极端子连接，漏极端子与电源端子连接，从源极端子供给基准电流Iref。
＜基准电流的温度特性＞
接着，对本实施方式中的基准电流的温度特性进行说明。
在本发明的一实施方式中，为了供给相对于周围温度的变化而言稳定的基准电流Iref，通过输出MOS晶体管140的温度特性来抵消基准电压电路110的温度特性。
因此，首先对在基准电压电路110中产生的基准电压的温度特性进行说明。
-基准电压的温度特性-
在基准电压电路110中产生的基准电压的温度特性取决于耗尽型MOS晶体管111及增强型MOS晶体管112中的温度特性。因此，在包含基准电压电路110的运行原理的说明的同时，也对耗尽型MOS晶体管111及增强型MOS晶体管112的结构及温度特性进行说明。
图2A是表示图1所示的基准电压电路的耗尽型MOS晶体管的概略剖面图。
如图2A所示，耗尽型MOS晶体管111中，栅极电极111g、漏极区域111d及源极区域111s分别与图1所示的栅极端子111G、漏极端子111D及源极端子111S连接。
栅极电极111g为以高浓度注入有磷的N+型，在图3的能带图中具有接近导带的费米能级。位于栅极电极111g的下方的沟道111c为在P型的硅基板111b的表面以低浓度注入有磷的N-型的导电型。
由此，即便在栅极-源极间的电位差为0V的情况下，在所述N-型的沟道111c，也在其与相同导电型的N+型的漏极区域111d及N+型的源极区域111s之间形成电流路径。
图2B是表示图1所示的基准电压电路的增强型MOS晶体管的概略剖面图。
如图2B所示，增强型MOS晶体管112中，栅极电极112g、漏极区域112d及源极区域112s分别与图1所示的栅极端子112G、漏极端子112D及源极端子112S连接。
栅极电极112g为以高浓度注入有硼的P+型，在图3的能带图中具有接近价带的费米能级。位于栅极电极112g的下方的沟道112c为在P型的硅基板112b的表面利用与耗尽型MOS晶体管111的沟道111c相同的工艺以低浓度注入有磷的N-型的导电型。因此，沟道112c为与沟道111c相同的导电系数及所述导电系数的温度系数。另外，由于栅极电极112g的费米能级接近价带，因此沟道112c的费米能级被向价带侧提升而耗尽化。
由此，在栅极-源极间的电位差为0V的情况下，在所述N-型的沟道112c，即便在与相同导电型的N+型的漏极区域112d和N+型的源极区域112s之间，也不会形成电流路径。
在此方面，增强型MOS晶体管112与在沟道中未注入杂质的一般的增强型MOS晶体管不同。
另外，由于沟道112c与沟道111c为相同的导电系数及所述导电系数的温度系数，因此可降低耗尽型MOS晶体管111及增强型MOS晶体管112的各沟道中的制造上的偏差。另一方面，由于耗尽型MOS晶体管111及增强型MOS晶体管112的各栅极电极的费米能级不同，因此根据“ED型基准电压电路”的运行原理，当周围温度上升时，基准电压Vref变低。
接着，对本实施方式中的基准电压Vref的温度特性进行说明。
图4是表示本实施方式中的耗尽型MOS晶体管及增强型MOS晶体管的栅极电压-漏极电流特性的图表。所述图4的横轴为栅极电压，纵轴为漏极电流。另外，图4示出耗尽型MOS晶体管111及增强型MOS晶体管112的栅极电压-漏极电流特性。
如图4所示，耗尽型MOS晶体管111由于形成有N-型的沟道111c(参照图2A)，因此阈值电压Vtnd比0V低。另外，耗尽型MOS晶体管111由于栅极端子111G与漏极端子111D连接(参照图1)，因此栅极-源极间的电位差(栅极电压)成为0V。因此，耗尽型MOS晶体管111将不依存于电源电压且利用饱和电流特性的恒定电流即漏极电流Idn供给至增强型MOS晶体管112。
增强型MOS晶体管112生成与从耗尽型MOS晶体管111供给的漏极电流Idn相应的基准电压Vref。所述基准电压Vref成为下式、Vref＝|Vtnd|+Vtne。
在基准电压电路110中，耗尽型MOS晶体管111及增强型MOS晶体管112的各沟道的导电型及杂质浓度相同，因此导电系数或其温度系数相同。由此，基准电压Vref成为基于各沟道的导电型及杂质浓度的偏差的要素得到抑制的温度特性。
另一方面，耗尽型MOS晶体管111及增强型MOS晶体管112的各栅极由于导电型不同，而且杂质浓度也不同，因此，如图3所示，费米能级并不相同。
因此，在耗尽型MOS晶体管111及增强型MOS晶体管112中，可抑制基于各沟道的要素，但会残留基于各栅极的导电型及杂质浓度的差异的要素，从而存在基于栅极的差异的温度特性。
图5是表示本实施方式中的基准电压电路的基准电压的温度特性的图表。
如图5所示，基准电压Vref成为当周围温度上升时变低的温度特性。其原因在于，如图3所示的能带图那样，耗尽型MOS晶体管111中，当周围温度上升时栅极电极111g的N+型的杂质浓度变淡，因此阈值电压Vtnd变高(正方向)，阈值电压的绝对值|Vtnd|变小。另外，增强型MOS晶体管112中，当周围温度上升时，栅极电极112g的P+型的杂质浓度变淡，因此阈值电压Vtne变低(负方向)。于是，基准电压Vref通过下式、Vref＝|Vtnd|+Vtne，而成为当周围温度上升时变低的温度特性。
因此，基准电压电路110的基准电压Vref具有当周围温度上升时变低的温度特性，经由缓冲放大器120被分压电路130分压后作为栅极电压而施加至输出MOS晶体管140的栅极端子140G(参照图1)。
-输出MOS晶体管的温度特性-
图6是表示本实施方式中的输出MOS晶体管的栅极电压-漏极电流特性的图表。
如图6所示，输出MOS晶体管140与一般的MOS晶体管同样地，在栅极电压为阈值电压Vth以下的情况下，不流经漏极电流，在栅极电压超过阈值电压Vth的情况下，流经基于导电系数的斜率的漏极电流。另外，当周围温度上升时，阈值电压Vth及导电系数变低，栅极电压-漏极电流特性的斜率变小。因此，存在栅极电压-漏极电流特性不显示出温度特性的交叉点X。
在施加了成为交叉点X以下的栅极电压的情况下，当周围温度上升时漏极电流增加，在施加了超过交叉点的栅极电压的情况下，当周围温度上升时漏极电流减少。
在本实施方式中，在基准电压电路110中，当周围温度上升时基准电压Vref变低，相对于此，在输出MOS晶体管140中施加成为交叉点X以下的栅极电压，由此使作为基准电流的漏极电流增加。
由此，可减小从基准电流源100生成的基准电流的温度特性。
图7是表示本实施方式中的输出MOS晶体管所供给的基准电流的温度特性的说明图。在图7中，左侧的图表是利用分压电路130对图5所示的基准电压Vref进行分压而得的分压电压Vdiv的温度特性。另外，右侧的图表是将图6所示的栅极电压-漏极电流特性的纵轴及横轴调换后将交叉点X的附近扩大的输出MOS晶体管140的温度特性。所述图7示出从分压电路130输出的分压电压Vdiv(基准电压Vref)的温度特性、与将所述分压电压Vdiv施加至输出MOS晶体管140的栅极端子140G时的漏极电流(基准电流Iref)的温度特性的关系。
此外，此处不考虑缓冲放大器120及分压电路130的温度特性。
如图7所示，在基准电流源100中，设定为，对分压电路130的分压比进行调整，将图6所示的交叉点X以下的栅极电压施加至输出MOS晶体管140的栅极。当周围温度上升时，基准电压电路110所输出的基准电压Vref变低，因此当周围温度上升时，经由分压电路130而施加的输出MOS晶体管140的栅极电压也变低。于是，当周围温度上升时，栅极电压变低，但漏极电流相应地增加，因此，结果可减少基准电流Iref对温度的依存性。
如此，所述基准电流源100中，即便周围温度上升，基准电压电路110的基准电压Vref变低，输出MOS晶体管140的漏极电流也增加，因此可供给相对于周围温度的变化而言稳定的基准电流Iref。
接着，除参照图1外，也参照图8～图10对具体的例子进行说明。
耗尽型MOS晶体管111将栅极电极111g设为1.0×1020原子(atoms)/cm3以上的浓度的N+型，将栅极氧化膜设为25nm的厚度。另外，耗尽型MOS晶体管111对沟道111c的杂质浓度进行了调整，以使阈值电压Vtnd成为-0.29V。于是，耗尽型MOS晶体管111的单位沟道长度及每单位沟道宽度的栅极电压-漏极电流特性的温度特性如图8所示。交叉点X的栅极电压为0.22V。
关于增强型MOS晶体管112，除栅极电极112g为P+型以外设为与所述耗尽型MOS晶体管111相同。
当由这些耗尽型MOS晶体管111及增强型MOS晶体管112形成基准电压电路110时，如图9所示，基准电压Vref在常温(25℃)下成为1.13V，成为-0.35mV/℃的温度特性。
分压电路130以0.82：0.18的分压比对所述基准电压Vref进行分压，在常温(25℃)下将0.20V的分压电压Vdiv输出至输出MOS晶体管140。另外，关于分压电压Vdiv的温度特性，如图10的左侧的图表所示。
输出MOS晶体管140由于以与耗尽型MOS晶体管111相同的工艺形成，因此栅极电压-漏极电流特性与耗尽型MOS晶体管111相同(参照图8)。即，输出MOS晶体管140在常温(25℃)下，将比作为交叉点X的栅极电压0.22V低的0.20V的分压电压Vdiv输入至栅极端子140G。
于是，如图10所示，基准电流源100可供给温度变动得到充分抑制的漏极电流、即基准电流Iref。
为了抑制温度变动而应施加至栅极端子的分压电压Vdiv随着输出MOS晶体管140的阈值电压的变动而变化。在所述具体的例子中，输出MOS晶体管140的阈值电压为-0.29V，交叉点X的电压为0.22V，其差值为0.51V。通过设为如成为对于任意的阈值电压加上比与交叉点X的电压的差值(0.51V)小的差值(0.49V)而得的分压电压那样的规定的分压比，基准电流源100可供给相对于周围温度的变化而言稳定的基准电流Iref。
(变形例)
为了将分压电压Vdiv设为0V以上且输出MOS晶体管140的栅极电压-漏极电流特性比交叉点X低的电压，分压电路130可包括能够对分压电压Vdiv进行调整的修整电路。
具体而言，如图11所示，分压电路230包括第一电阻部230A、第二电阻部230B、第三电阻部230C及第四电阻部230D。第一电阻部230A、第二电阻部230B及第三电阻部230C串联连接。第四电阻部230D相对于第三电阻部230C并联连接。
第一电阻部230A包括串联连接的多个电阻元件、以及与多个电阻元件的各节点连接的保险丝。所述第一电阻部230A通过选择性地切断保险丝来进行分压电压Vdiv的粗调。
第四电阻部230D包括串联连接的多个电阻元件、以及与多个电阻元件的各节点连接的保险丝。所述第四电阻部230D利用多个电阻元件将第四电阻部230D中的电位差分割为微小的阶段，并选择性地切断保险丝，由此对分压电压Vdiv进行微调并从输出(OUT)端子输出。
再者，在所述变形例中设为保险丝，但并不限于此，也可设为开关元件等。
如此，分压电路230通过包括修整电路而可对分压电压Vdiv进行微调，因此可以高精度供给相对于周围温度的变化而言稳定的基准电流Iref。
如以上所说明那样，本发明的一实施方式中的基准电流源具有：基准电压电路，产生基准电压；分压电路，对基准电压进行分压并输出分压电压；以及输出MOS晶体管，当分压电压被施加至栅极端子时供给基准电流。
所述基准电压电路包括耗尽型MOS晶体管、以及与其沟道的导电型及杂质浓度相同，且费米能级与其栅极电极不同的增强型MOS晶体管。由此，基准电压具有当周围温度上升时变低的温度特性。
另外，分压电路将0V以上且比交叉点低的电压范围的分压电压输出至输出MOS晶体管的栅极端子。由此，通过使输出MOS晶体管的栅极电压-漏极电流特性成为相对于温度的上升而增加的温度特性，可抵消基准电压的温度特性。
因此，本发明的一实施方式中的基准电流源可供给相对于周围温度的变化而言稳定的基准电流。

Claims (3)

1.一种基准电流源，其特征在于具有：
基准电压电路，产生基准电压；
分压电路，对所述基准电压进行分压并输出分压电压；以及
输出金属氧化物半导体晶体管，当所述分压电压被施加至栅极端子时供给基准电流，
所述基准电压电路包括：
耗尽型金属氧化物半导体晶体管；以及
增强型金属氧化物半导体晶体管，与所述耗尽型金属氧化物半导体晶体管中的沟道的导电型及杂质浓度相同，且栅极电极的费米能级与所述耗尽型金属氧化物半导体晶体管不同，
所述分压电路将所述分压电压输出至所述输出金属氧化物半导体晶体管的栅极端子，
所述分压电压为0V以上且比所述输出金属氧化物半导体晶体管的栅极电压-漏极电流特性不依存于温度的交叉点低的电压范围的电压。
2.根据权利要求1所述的基准电流源，其中，所述分压电压是消除所述基准电压的温度特性，以避免所述输出金属氧化物半导体晶体管的漏极电流发生温度变动的电压。
3.根据权利要求1或2所述的基准电流源，其中，所述分压电路包括修整电路，所述修整电路能够对所述分压电压进行调整。
CN202311312654.3A 2022-11-29 2023-10-11 基准电流源 Pending CN118113104A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-189754 2022-11-29
JP2022189754A JP2024077674A (ja) 2022-11-29 2022-11-29 基準電流源

Publications (1)

Publication Number Publication Date
CN118113104A true CN118113104A (zh) 2024-05-31

Family

ID=88647600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311312654.3A Pending CN118113104A (zh) 2022-11-29 2023-10-11 基准电流源

Country Status (6)

Country Link
US (1) US20240176379A1 (zh)
EP (1) EP4379497A1 (zh)
JP (1) JP2024077674A (zh)
KR (1) KR20240080115A (zh)
CN (1) CN118113104A (zh)
TW (1) TW202422264A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4194237B2 (ja) 1999-12-28 2008-12-10 株式会社リコー 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP2007219901A (ja) 2006-02-17 2007-08-30 Akita Denshi Systems:Kk 基準電流源回路
CN100492245C (zh) * 2007-07-11 2009-05-27 中国电子科技集团公司第二十四研究所 一种高电源抑制比的nmos基准电压源

Also Published As

Publication number Publication date
KR20240080115A (ko) 2024-06-05
US20240176379A1 (en) 2024-05-30
JP2024077674A (ja) 2024-06-10
TW202422264A (zh) 2024-06-01
EP4379497A1 (en) 2024-06-05

Similar Documents

Publication Publication Date Title
US4645948A (en) Field effect transistor current source
US6876251B2 (en) Reference voltage source circuit operating with low voltage
US8013588B2 (en) Reference voltage circuit
US12038773B2 (en) Flipped gate voltage reference and method of using
US4830976A (en) Integrated circuit resistor
KR102380616B1 (ko) 기준 전압 발생 장치
US4454467A (en) Reference voltage generator
US7893681B2 (en) Electronic circuit
KR20120056222A (ko) 정전류 회로 및 기준 전압 회로
CN110119178B (zh) 基准电压产生装置
JP2005109364A (ja) 半導体装置
JP3195770B2 (ja) 基準電圧発生回路
US8054156B2 (en) Low variation resistor
CN118113104A (zh) 基准电流源
JP4868868B2 (ja) 基準電圧発生回路
US10860046B2 (en) Reference voltage generation device
CN115145345A (zh) 基准电流源
EP0197965B1 (en) A field effect transistor current source
US20240248505A1 (en) Reference current circuit
JP2008066649A (ja) 電圧源回路
JP4249945B2 (ja) 電界効果トランジスタを用いた基準電圧源回路
TW202431060A (zh) 基準電流電路
JP2005142409A (ja) 温度検出用半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication