TW202418478A - 中介層結構及其製作方法 - Google Patents

中介層結構及其製作方法 Download PDF

Info

Publication number
TW202418478A
TW202418478A TW112132125A TW112132125A TW202418478A TW 202418478 A TW202418478 A TW 202418478A TW 112132125 A TW112132125 A TW 112132125A TW 112132125 A TW112132125 A TW 112132125A TW 202418478 A TW202418478 A TW 202418478A
Authority
TW
Taiwan
Prior art keywords
substrate
opening
layer
dielectric layer
bonding structure
Prior art date
Application number
TW112132125A
Other languages
English (en)
Inventor
葉國梁
胡勝
占瓊
周俊
孫鵬
楊道虹
Original Assignee
大陸商武漢新芯集成電路製造有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商武漢新芯集成電路製造有限公司 filed Critical 大陸商武漢新芯集成電路製造有限公司
Publication of TW202418478A publication Critical patent/TW202418478A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種中介層結構及其製作方法，包括：提供一基板；形成第一開孔，在第一開孔中填充第一導電層；在基板的第一表面形成第一介質層，在第一介質層中形成第一再分佈金屬層；形成第二開孔，在第二開孔中填充第二導電層；在基板的第二表面形成第二介質層，在第二介質層中形成第二再分佈金屬層。本發明克服TSV中深寬比技術極限的限制，降低了中介層高溫下形變影響，可以省去積體電路基底單獨使用，節約了成本與功耗。

Description

中介層結構及其製作方法
本發明屬於積體電路製造技術領域，具體涉及一種中介層結構及其製作方法。
封裝技術伴隨積體電路發明應運而生，主要功能是完成電源分配、信號分配、散熱和保護，伴隨著晶片技術的發展，封裝技術不斷革新，封裝互連密度不斷提高，封裝厚度不斷減小，立體封裝、系統封裝手段不斷演進，隨著積體電路應用多元化，智慧手機、網路、汽車電子、高性能計算、5G、人工智慧等新興領域對先進封裝提出更高要求，封裝技術發展迅速，創新技術不斷出現，為解決常規中介層佈線密度不足的問題，帶有矽通孔（TSV）和高密度金屬佈線的矽中介層（Interposer）應運而生。
現有矽中介層（Interposer）只有一側形成再分佈金屬層（RDL），其形成方法是在基板正面形成盲孔並填充導電材料形成TSV，並在正面形成再分佈金屬層將TSV電引出，其中，TSV並未完全貫穿基板，需要後續透過背面減薄曝露出TSV底部後透過金屬焊球（bump）連接至IC載板（IC substrate），與IC載板搭配在一起使用以提高強度，一方面，再分佈金屬層層數不能滿足設計需求無法實現高密度互聯，另一方面，矽中介層因TSV深度限制導致減薄後的矽厚度較薄，高溫下矽熱膨脹係數(CTE)較為敏感容易產生形變甚至造成破片異常。
本發明的目的在於提供一種中介層結構及其製作方法，在基板厚度方向的兩側均形成再分佈金屬層用於佈線，滿足高密度互聯的需求。第一開孔和第二開孔分別從基板厚度方向的兩側形成且連通構成TSV孔，進而可製作較厚的中介層；克服TSV孔中電鍍填充金屬層等製程中深寬比製程極限的限制，降低了中介層高溫下形變影響，甚至可以省去積體電路基底單獨使用，節約了成本與功耗。
本發明提供一種中介層結構的製作方法，包括：提供一基板，所述基板具有相背的第一表面和第二表面，所述第一表面開設第一開孔，所述第一開孔從所述第一表面延伸至所述基板中，所述第一開孔中填充第一導電層；在所述基板第一表面形成第一介質層，所述第一介質層中形成第一再分佈金屬層，所述第一再分佈金屬層與所述第一導電層電性連接；將所述第一介質層遠離所述基板的一側與第一載板鍵合，在所述基板第二表面開設第二開孔，所述第二開孔從所述第二表面延伸至所述基板中與所述第一開孔連通，所述第二開孔中填充第二導電層，所述第二導電層與所述第一導電層電性連接；在所述基板第二表面形成第二介質層，所述第二介質層中形成第二再分佈金屬層，所述第二再分佈金屬層與所述第二導電層電性連接；在所述第二介質層遠離所述基板的一側形成第一鍵合結構，所述第一鍵合結構與所述第二再分佈金屬層電性連接；將所述第一鍵合結構鍵合至第二載板，去除所述第一載板後在所述第一介質層遠離所述基板的一側形成第二鍵合結構，所述第二鍵合結構與所述第一再分佈金屬層電性連接，去除所述第二載板。
進一步的，在垂直於所述第一表面的截面上，所述第一開孔的最小截面寬度≥10μm(微米，以下亦同)，所述第一開孔的深度≥100μm。
進一步的，在所述基板第二表面開設所述第二開孔之前從所述基板第二表面減薄所述基板，減薄後的所述基板的厚度≥150μm。
進一步的，在垂直於所述第一表面的截面上，所述第二開孔的最小截面寬度≥5μm，所述第二開孔的深度≥50μm。
進一步的，所述第一鍵合結構和/或所述第二鍵合結構為金屬焊球和/或混合鍵合結構。
進一步的，所述第二鍵合結構的間距小於所述第一鍵合結構的間距，所述第二鍵合結構用於鍵合晶片，所述第一鍵合結構用於鍵合印刷電路板。
進一步的，所述基板為矽基底。
本發明還提供一種中介層結構，包括：基板，所述基板具有相背的第一表面和第二表面；第一開孔，所述第一開孔從所述第一表面延伸至所述基板中，所述第一開孔中填充第一導電層；第一介質層，所述第一介質層位於所述基板的第一表面，所述第一介質層中形成有第一再分佈金屬層，所述第一再分佈金屬層與所述第一導電層電性連接；第二開孔，所述第二開孔從所述第二表面延伸至所述基板中且與所述第一開孔連通，所述第二開孔中填充第二導電層，所述第二導電層與所述第一導電層電性連接；第二介質層，所述第二介質層位於所述基板的第二表面，所述第二介質層中形成第二再分佈金屬層，所述第二再分佈金屬層與所述第二導電層電性連接；第一鍵合結構和第二鍵合結構，所述第一鍵合結構位於所述第二介質層遠離所述基板的一側且與所述第二再分佈金屬層電性連接，所述第二鍵合結構位於所述第一介質層遠離所述基板的一側且與所述第一再分佈金屬層電性連接。
進一步的，所述第二鍵合結構的間距小於所述第一鍵合結構的間距，所述第二鍵合結構用於鍵合晶片，所述第一鍵合結合用於鍵合印刷電路板。
進一步的，所述基板的厚度≥150μm。
與現有技術相比，本發明具有如下有益效果：本發明提供一種中介層結構及其製作方法，包括：提供一基板；形成第一開孔，在第一開孔中填充第一導電層；在基板的第一表面形成第一介質層，在第一介質層中形成第一再分佈金屬層，第一再分佈金屬層與第一導電層電性連接；形成第二開孔，在第二開孔中填充第二導電層，第二導電層與第一導電層電性連接；在基板的第二表面形成第二介質層，在第二介質層中形成第二再分佈金屬層，第二再分佈金屬層與第二導電層電性連接。在基板的厚度方向的兩側均形成再分佈金屬層用於佈線，提升了RDL層數，滿足高密度互聯的需求。第一開孔和第二開孔分別從基板的厚度方向的兩側蝕刻形成，第一開孔和第二開孔連通構成TSV孔， TSV孔的深度翻倍，可製作較厚的中介層；克服TSV孔中電鍍填充金屬層等製程中深寬比製程極限的限制，增加了中介層厚度。中介層厚度增加不易發生形變，降低了中介層高溫下形變影響，甚至可以省去積體電路基底而單獨使用，節約了積體電路基底的成本與功耗。
如先前技術所述，當前矽製作的中介層（Interposer）厚度較薄，需要和IC載板搭配在一起使用以提高強度，中介層較薄在高溫下易產生形變。而且僅在中介層（Interposer）正面形成RDL（再分佈金屬）層，仍然無法滿足高密度互聯的需求。
具體的，中介層（Interposer）由矽製作而成，矽熱膨脹係數(CTE)較高，矽在高溫下較為敏感容易產生形變，矽厚度愈薄就愈容易受形變影響造成破裂等異常。當前的TSV結構製作製程限制了中介層（Interposer）的厚度。中介層中的TSV結構是透過反應離子蝕刻技術在矽材料上形成TSV孔，然後在TSV孔的側壁製作絕緣層、電鍍製程填充金屬層在TSV孔中完成TSV結構的製作。由於製程的限制，目前一些製程步驟只能完成深寬比小於10:1的TSV的加工，如沉積絕緣層、電鍍填充金屬層等。如果製作深寬比大於10:1的TSV結構，那麼從製程上目前就難以實現，因此TSV的深度極大的限制了矽製作的中介層（Interposer）的厚度。
基於上述研究，本發明實施例提供了一種中介層結構的製作方法。以下結合附圖和具體實施例對本發明進一步詳細說明。根據下面說明，本發明的優點和特徵將更清楚。需要說明的是，附圖均採用非常簡化的形式且使用非精准的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
為了便於描述，本申請一些實施例可以使用例如“在…上方”、“在…之下”、“頂部”、“下方”等空間相對術語，以描述如實施例各附圖所示的一個元件或部件與另一個（或另一些）元件或部件之間的關係。應當理解的是，除了附圖中描述的方位之外，空間相對術語還旨在包括裝置在使用或操作步驟中的不同方位。例如若附圖中的裝置被翻轉，則被描述為在其它元件或部件“下方”或“之下”的元件或部件，隨後將被定位為在其它元件或部件“上方”或“之上”。下文中的術語“第一”、“第二”、等用於在類似要素之間進行區分，且未必是用於描述特定次序或時間順序。要理解，在適當情況下，如此使用的這些術語可替換。
本發明實施例提供了一種中介層結構的製作方法，如圖1所示，包括：
步驟S1：提供一基板，所述基板具有相背的第一表面和第二表面，所述第一表面開設第一開孔，所述第一開孔從所述第一表面延伸至所述基板中，所述第一開孔中填充第一導電層；
步驟S2：在所述基板第一表面形成第一介質層，所述第一介質層中形成第一再分佈金屬層，所述第一再分佈金屬層與所述第一導電層電性連接；
步驟S3：將所述第一介質層遠離所述基板的一側與第一載板鍵合，在所述基板第二表面開設第二開孔，所述第二開孔從所述第二表面延伸至所述基板中與所述第一開孔連通，所述第二開孔中填充第二導電層，所述第二導電層與所述第一導電層電性連接；
步驟S4：在所述基板第二表面形成第二介質層，所述第二介質層中形成第二再分佈金屬層，所述第二再分佈金屬層與所述第二導電層電性連接；
步驟S5：在所述第二介質層遠離所述基板的一側形成第一鍵合結構，所述第一鍵合結構與所述第二再分佈金屬層電性連接；
步驟S6：將所述第一鍵合結構鍵合至第二載板，去除所述第一載板後在所述第一介質層遠離所述基板的一側形成第二鍵合結構，所述第二鍵合結構與所述第一再分佈金屬層電性連接，去除所述第二載板。
下面結合圖2至圖8介紹本發明實施例的中介層結構的製作方法的各步驟。
如圖2所示，提供一基板10，基板10具有相背的第一表面f 1和第二表面f 2。基板10可採用矽基底、鍺基底、或者矽鍺基底，雖然基板10也可由其他材料所構成，但是使用矽基底作為基板10可降低應力，因為矽基底與待連接晶片的矽之間熱膨脹係數(CTE)不匹配程度低於由其他材料所構成的基底。在其他實施例中，基板10可以是有機物或無機物等其他合適的材料，例如碳化矽、砷化鎵、砷化銦等Ⅲ-Ⅴ族材料化合物半導體。 示例性的，基板10可以包括但不限於約幾百微米的厚度，例如可以在500μm-1200μm的厚度範圍內。
形成第一開孔V 1，第一開孔V 1從第一表面f 1延伸至基板10中，在第一開孔V 1中填充第一導電層21。第一開孔V 1深寬比可以≥10:1或者＜10:1，較佳的，第一開孔V 1深寬比＜10:1；在垂直於第一表面f 1的截面上，第一開孔V 1的最小截面寬度≥10μm，第一開孔V 1的深度≥100μm。第一開孔V 1可透過反應離子蝕刻法形成；第一開孔V 1也可採用其他方法蝕刻形成，如電漿蝕刻、離子束噴射、X射線和電子束照射等方法。基板10中可沿平行於第一表面f 1方向上形成若干個第一開孔V 1。平行於第一表面f 1的截面上，第一開孔V 1的截面圖形可以呈圓形或四邊形、六邊形等多邊形。
第一導電層21由導電材料構成，可以包括但不限於銅、鎳、鋁、鎢、鈦及其組合；第一導電層21的材質為銅，可透過電鍍製程形成第一導電層21。第一開孔V 1的側壁和第一導電層21之間還可形成阻擋層，阻擋層的材質可以包括但不限於為TaN、Ta、TiN、Ti和CoW中的至少一種。第一開孔V 1的周圍側壁與第一導電層21之間可設置有一定厚度的絕緣層，以使基板10與第一導電層21絕緣。在有阻擋層的示例中，絕緣層設置在第一開孔V 1的周圍側壁與阻擋層之間。
在基板10的第一表面f 1形成第一介質層40，在第一介質層40中形成第一再分佈金屬層41，第一再分佈金屬層41與第一導電層21電性連接。第一介質層40可為有機或無機介電材料，可以包括但不限於氧化介電層，例如氮化矽等。第一再分佈金屬層41由導電材料構成，可以包括但不限於銅、鎳、鋁、鎢、鈦及其組合等。
如圖3所示，將基板10和第一介質層40整體上下翻轉180°，使基板10的第二表面f 2朝上。將第一介質層40遠離基板10的一側與第一載板60鍵合，由於熔融鍵合或混合鍵合鍵合強度大於臨時鍵合鍵合強度，且後續形成第二開孔與第二再分佈金屬層會經歷較高的溫度，可透過第一鍵合層61將第一介質層40與第一載板60熔融鍵合或混合鍵合，第一鍵合層61可以為本領域所熟知的材料，包括但不限於氧化層或氮化層及其組合等。在基板第二表面開設第二開孔之前，研磨基板10遠離第一介質層40的一側以從基板第二表面f 2減薄基板，減薄後的基板10的厚度≥150μm。具體的減薄過程是透過物理和化學的方法對基板10進行一系列減薄、研磨、拋光製程，使基板10表面達到所需要的厚度、平整度以及粗糙度。
如圖4所示，形成第二開孔V 2，第二開孔V 2從第二表面f 2延伸至基板10中且與第一開孔V 1連通，具體的，第二開孔V 2可以是從減薄後的第二表面延伸至基板10中且與第一開孔V 1連通，在第二開孔V 2中填充第二導電層31，第二導電層31與第一導電層21電性連接。第二開孔V 2可透過反應離子蝕刻法形成；第二開孔V 2也可採用其他方法蝕刻形成，如電漿蝕刻、離子束噴射、X射線和電子束照射等方法。第二開孔V 2深寬比可以≥10:1或者＜10:1，較佳的，第二開孔V 2深寬比＜10:1；在垂直於第一表面f 1的截面上，第二開孔V 2的最小截面寬度≥5μm，第二開孔V 2的深度≥50μm。在基板10的第二表面f 2形成第二介質層50，在第二介質層50中形成第二再分佈金屬層51，第二再分佈金屬層51與第二導電層31電性連接。上述實施例中示出了，先形成第一開孔V 1後形成第二開孔V 2；在其他示例中，也可先形成第二開孔V 2後形成第一開孔V 1；第一開孔V 1的最小截面寬度可小於、等於或大於第二開孔V 2的最小截面寬度，根據實際需要配置。第二介質層50可為有機或無機介電材料，可以包括但不限於氧化介電層，例如氮化矽等。第二導電層31由導電材料構成，可以包括但不限於銅、鎳、鋁、鎢、鈦及其組合；第二導電層31的材質為銅，可透過電鍍製程形成第二導電層31。第二再分佈金屬層51由導電材料構成，可以包括但不限於銅、鎳、鋁、鎢、鈦及其組合等。
本發明改變已有的中介層的架構，在基板10相背兩側均形成再分佈金屬（RDL）層用於佈線，提升了中介層RDL層數，增強密集度，滿足高密度互聯的需求。在垂直基板10第一表面f 1方向上，第一開孔V 1和第二開孔V 2從基板10相背兩側形成並連通構成TSV孔，由於深寬比是整個TSV孔深度與TSV孔中最小截面寬度的比值，第一開孔V 1、第二開孔V 2深寬比均小於10:1時能夠突破深寬比小於10:1的製程極限進而製作深寬比大於10:1的TSV結構，可製作較厚的中介層；克服TSV中沉積絕緣層、電鍍填充金屬層等製程中深寬比製程極限的限制。中介層厚度增加，不易發生形變，透過增加中介層厚度降低了高溫對形變的影響，甚至可以省去IC 載板單獨使用，節省成本與功耗。
本發明在現有製程條件下實現了超高深寬比TSV結構的製作，同時降低了高深寬比TSV結構的工作難度。與此同時，具有製程簡單，可靠性高以及相容半導體製程的優點，有效解決了立體結構中TSV通孔的蝕刻問題。基板10相背兩側的待連接的元件，透過中介層TSV孔中的第二導電層31、第一導電層21將連到同一中介層上的不同功能晶片（例如CPU、 DRAM等）實現垂直互連，減小互聯長度，減小信號延遲，實現晶片間的低功耗，高速通訊。
如圖5所示，在第二介質層50遠離基板10的一側形成第一鍵合結構52，第一鍵合結構52與第二再分佈金屬層31電性連接，第一鍵合結構52可為金屬焊球和/或混合鍵合結構。示例性的，第一鍵合結構52為焊球和/或焊塊，也可以是頂端為焊球的金屬微柱。第二再分佈金屬層51可以是單層，也可以是複數層，以滿足多重資訊輸入/輸出的需要，第二再分佈金屬層51的最外層設有輸入/輸出端，輸入/輸出端設置有第一鍵合結構52。
如圖6所示，將中介層結構的第一鍵合結構52一側鍵合到第二載板70上，可透過第二黏合膠71將第二介質層50與第二載板70臨時鍵合，第二黏合膠71材質較軟，第一鍵合結構52為金屬焊球時可將第一鍵合結構52包裹以增強鍵合強度，一實施例中，第二黏合膠71為臨時鍵合膠；其他示例中，第二黏合膠71為藍膜。
如圖6和圖7所示，透過研磨製程去除第一載板60和/或第一鍵合層61。
如圖7和圖8所示，在第一介質層40遠離基板10的一側形成第二鍵合結構53，第二鍵合結構53與第一再分佈金屬層41對應電性連接。第二鍵合結構53可為金屬焊球和/或混合鍵合結構。示例性的，第二鍵合結構53為焊球或焊塊，也可以是頂端為焊球的金屬微柱。使用時，若干相同或不同的晶片與中介層鍵合實現電性連接。在一示例中，第二鍵合結構53的間距小於第一鍵合結構52的間距，第二鍵合結構53用於鍵合晶片，第一鍵合結構52用於鍵合印刷電路板，可以無需使用IC載板。
示例性的，第一晶片C 1與第二晶片C 2透過第二鍵合結構53與中介層實現電性連接，實現超厚中介層的架構。可將採用晶圓級封裝製程將完成的中介層結構沿切割線切割、裂片，形成單體。
本發明實施例還提供一種中介層結構，如圖8包括：基板10，所述基板10具有相背的第一表面和第二表面，第一開孔，所述第一開孔從所述第一表面延伸至所述基板10中，在所述第一開孔中填充有第一導電層21，第一介質層40，所述第一介質層40位於所述基板10第一表面，所述第一介質層40中形成有第一再分佈金屬層41，所述第一再分佈金屬層41與所述第一導電層21電性連接，第二開孔，所述第二開孔從所述第二表面延伸至所述基板10中且與所述第一開孔連通，所述第二開孔中填充第二導電層31，所述第二導電層31與所述第一導電層21電性連接，第二介質層50，所述第二介質層50位於所述基板10的所述第二表面，在所述第二介質層50中形成有第二再分佈金屬層51，所述第二再分佈金屬層51與所述第二導電層31電性連接，第一鍵合結構52和第二鍵合結構53，所述第一鍵合結構52位於所述第二介質層50遠離所述基板10的一側且與所述第二再分佈金屬層51電性連接，所述第二鍵合結構53位於所述第一介質層40遠離所述基板10的一側且與所述第一再分佈金屬層41電性連接。
示例性的，第二鍵合結構53的間距小於第一鍵合結構52的間距，第二鍵合結構53用於鍵合晶片，第一鍵合結構52用於鍵合印刷電路板（PCB板）。
第一鍵合結構52和/或第二鍵合結構53為金屬焊球和/或混合鍵合結構。基板10可採用矽基底、鍺基底、或者矽鍺基底，基板10可以是有機物或無機物等其他合適的材料，例如碳化矽、砷化鎵、砷化銦等Ⅲ-Ⅴ族材料化合物半導體；基板10的厚度≥150μm。
綜上所述，本發明提供一種中介層結構及其製作方法，包括：提供一基板；形成第一開孔，在第一開孔中填充第一導電層；在基板的第一表面形成第一介質層，在第一介質層中形成第一再分佈金屬層，第一再分佈金屬層與第一導電層電性連接；形成第二開孔，在第二開孔中填充第二導電層，第二導電層與第一導電層電性連接；在基板的第二表面形成第二介質層，在第二介質層中形成第二再分佈金屬層，第二再分佈金屬層與第二導電層電性連接。在基板的厚度方向的兩側均形成再分佈金屬層用於佈線，提升了RDL層數，滿足高密度互聯的需求。第一開孔和第二開孔分別從基板的厚度方向的兩側蝕刻形成，第一開孔和第二開孔連通構成TSV孔， TSV孔的深度翻倍，可製作較厚的中介層；克服TSV孔中電鍍填充金屬層等製程中深寬比製程極限的限制，增加了中介層厚度。中介層厚度增加不易發生形變，降低了中介層高溫下形變影響，甚至可以省去積體電路基底而單獨使用，節約了積體電路基底的成本與功耗。
本說明書中各個實施例採用遞進的方式描述，各個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似部分互相參見即可。對於實施例公開的方法而言，由於與實施例公開的元件相對應，所以描述的比較簡單，相關之處參見方法部分說明即可。
上述描述僅是對本發明較佳實施例的描述，並非對本發明申請專利範圍範圍的任何限定，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:基板 f 1:第一表面 f 2:第二表面 21:第一導電層 31:第二導電層 40:第一介質層 50:第二介質層 41:第一再分佈金屬層 51:第二再分佈金屬層 52:第一鍵合結構 53:第二鍵合結構 60:第一載板 61:第一鍵合層 70:第二載板 71:第二黏合膠 C 1:第一晶片 C 2:第二晶片 V 1:第一開口 V 2:第二開口
圖1為本發明實施例的一種中介層結構的製作方法流程示意圖。 圖2為本發明實施例的中介層結構的製作方法中形成第一再分佈金屬層後的示意圖。 圖3為本發明實施例的中介層結構的製作方法中第一介質層與第一載板鍵合後的示意圖。 圖4為本發明實施例的中介層結構的製作方法中形成第二再分佈金屬層後的示意圖。 圖5為本發明實施例的中介層結構的製作方法中形成第一鍵合結構後的示意圖。 圖6為本發明實施例的中介層結構的製作方法中第二介質層與第二載板鍵合後的示意圖。 圖7為本發明實施例的中介層結構的製作方法中移除第一載板後的示意圖。 圖8為本發明實施例的中介層結構與晶片電性連接後的示意圖。
10:基板
21:第一導電層
31:第二導電層
40:第一介質層
50:第二介質層
41:第一再分佈金屬層
51:第二再分佈金屬層
52:第一鍵合結構
53:第二鍵合結構
C1:第一晶片
C2:第二晶片

Claims (10)

  1. 一種中介層結構的製作方法，包括： 提供一基板，所述基板具有相背的一第一表面和一第二表面，所述第一表面開設一第一開孔，所述第一開孔從所述第一表面延伸至所述基板中，所述第一開孔中填充一第一導電層；在所述基板第一表面形成一第一介質層，所述第一介質層中形成一第一再分佈金屬層，所述第一再分佈金屬層與所述第一導電層電性連接； 將所述第一介質層遠離所述基板的一側與一第一載板鍵合，在所述基板一第二表面開設一第二開孔，所述第二開孔從所述第二表面延伸至所述基板中與所述第一開孔連通，所述第二開孔中填充一第二導電層，所述第二導電層與所述第一導電層電性連接； 在所述基板第二表面形成一第二介質層，所述第二介質層中形成一第二再分佈金屬層，所述第二再分佈金屬層與所述第二導電層電性連接； 在所述第二介質層遠離所述基板的一側形成一第一鍵合結構，所述第一鍵合結構與所述第二再分佈金屬層電性連接； 將所述第一鍵合結構鍵合至一第二載板，去除所述第一載板後在所述第一介質層遠離所述基板的一側形成一第二鍵合結構，所述第二鍵合結構與所述第一再分佈金屬層電性連接，去除所述第二載板。
  2. 如申請專利範圍第1項所述的中介層結構的製作方法，其中在垂直於所述第一表面的一截面上，所述第一開孔的最小截面寬度≥10μm(微米)，所述第一開孔的深度≥100μm。
  3. 如申請專利範圍第1項所述的中介層結構的製作方法，其中在所述基板的所述第二表面開設所述第二開孔之前，從所述基板第二表面減薄所述基板，減薄後的所述基板的一厚度≥150μm。
  4. 如申請專利範圍第1項所述的中介層結構的製作方法，其中在垂直於所述第一表面的一截面上，所述第二開孔的一最小截面寬度≥5μm，所述第二開孔的一深度≥50μm。
  5. 如申請專利範圍第1項所述的中介層結構的製作方法，其中所述第一鍵合結構和/或所述第二鍵合結構為金屬焊球和/或混合鍵合結構。
  6. 如申請專利範圍第1項所述的中介層結構的製作方法，其中所述第二鍵合結構的一間距小於所述第一鍵合結構的一間距，所述第二鍵合結構用於鍵合晶片，所述第一鍵合結構用於鍵合印刷電路板。
  7. 如申請專利範圍第1項至第6項之任意一項所述的中介層結構的製作方法，其中所述基板為矽基底。
  8. 一種中介層結構，包括： 一基板，所述基板具有相背的一第一表面和一第二表面； 一第一開孔，所述第一開孔從所述第一表面延伸至所述基板中，所述第一開孔中填充一第一導電層； 一第一介質層，所述第一介質層位於所述基板的所述第一表面，所述第一介質層中形成有一第一再分佈金屬層，所述第一再分佈金屬層與所述第一導電層電性連接； 一第二開孔，所述第二開孔從所述第二表面延伸至所述基板中且與所述第一開孔連通，所述第二開孔中填充一第二導電層，所述第二導電層與所述第一導電層電性連接； 一第二介質層，所述第二介質層位於所述基板的所述第二表面，所述第二介質層中形成一第二再分佈金屬層，所述第二再分佈金屬層與所述第二導電層電性連接； 一第一鍵合結構和一第二鍵合結構，所述第一鍵合結構位於所述第二介質層遠離所述基板的一側且與所述第二再分佈金屬層電性連接，所述第二鍵合結構位於所述第一介質層遠離所述基板的一側且與所述第一再分佈金屬層電性連接。
  9. 如申請專利範圍第8項所述的中介層結構，其中所述第二鍵合結構的一間距小於所述第一鍵合結構的一間距，所述第二鍵合結構用於鍵合晶片，所述第一鍵合結合用於鍵合印刷電路板。
  10. 如申請專利範圍第8項所述的中介層結構，其中所述基板的一厚度≥150μm。
TW112132125A 2022-10-25 2023-08-25 中介層結構及其製作方法 TW202418478A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202211332381.4A CN115579324A (zh) 2022-10-25 2022-10-25 中介层结构及其制作方法
CN2022113323814 2022-10-25

Publications (1)

Publication Number Publication Date
TW202418478A true TW202418478A (zh) 2024-05-01

Family

ID=84587897

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112132125A TW202418478A (zh) 2022-10-25 2023-08-25 中介層結構及其製作方法

Country Status (3)

Country Link
CN (1) CN115579324A (zh)
TW (1) TW202418478A (zh)
WO (1) WO2024087334A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116093022B (zh) * 2023-04-10 2024-05-10 北京华封集芯电子有限公司 一种芯片及芯片的设计方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853857B2 (en) * 2011-05-05 2014-10-07 International Business Machines Corporation 3-D integration using multi stage vias
CN103077932B (zh) * 2013-02-05 2015-10-14 华进半导体封装先导技术研发中心有限公司 高深宽比通孔的互连结构及制作方法
CN103367285B (zh) * 2013-07-26 2015-10-14 华进半导体封装先导技术研发中心有限公司 一种通孔结构及其制作方法
CN103681390B (zh) * 2013-12-20 2016-09-14 中国电子科技集团公司第五十八研究所 一种基于tsv工艺的晶圆级硅基板制备方法
KR101579669B1 (ko) * 2014-01-29 2015-12-23 (주) 이피웍스 제조 비용 및 제조 시간을 저감하고 종횡비를 향상시키는 실리콘 인터포저의 제조방법
CN111341754B (zh) * 2020-02-29 2023-04-28 浙江集迈科微电子有限公司 一种超厚转接板的制作方法
CN111599749B (zh) * 2020-06-01 2022-06-24 联合微电子中心有限责任公司 一种高深宽比对通型tsv结构及其制备方法和硅转接板
CN112864118A (zh) * 2020-12-31 2021-05-28 华进半导体封装先导技术研发中心有限公司 有源tsv转接板结构及其制造方法
WO2022161249A1 (zh) * 2021-01-29 2022-08-04 中芯集成电路（宁波）有限公司 一种晶圆级封装结构及其制造方法
CN114914196B (zh) * 2022-07-19 2022-10-11 武汉大学 基于芯粒概念的局部中介层2.5d扇出封装结构及工艺

Also Published As

Publication number Publication date
WO2024087334A1 (zh) 2024-05-02
CN115579324A (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
US10497616B2 (en) Embedded 3D interposer structure
TWI664685B (zh) 具有無矽基底的中介層的封裝及其形成方法
US11302616B2 (en) Integrated interposer solutions for 2D and 3D IC packaging
US10163859B2 (en) Structure and formation method for chip package
US9059167B2 (en) Structure and method for making crack stop for 3D integrated circuits
KR20180030147A (ko) 독립적인 3d 적층
TW201023299A (en) Method of forming stacked dies
US11817410B2 (en) Integrated circuit package and method
US20240186248A1 (en) Backside power delivery network
TW202418478A (zh) 中介層結構及其製作方法
KR20240005646A (ko) 집적 회로 패키지 및 방법
US20140117557A1 (en) Package substrate and method of forming the same
TW202247401A (zh) 在積體電路封裝體中之有機基體上之無機重分佈層
CN114334805A (zh) 一种用于3d封装的散热互连形成方法
US11398431B2 (en) Through-silicon via for high-speed interconnects
TWI832663B (zh) 半導體封裝及其形成方法
US20240298454A1 (en) Multichannel memory with serdes
US20240222339A1 (en) Integrated Circuit Package With Improved Heat Dissipation Efficiency and Methods of Forming the Same
TW202418509A (zh) 用於增強冷卻的半導體封裝結構
Lau Multiple System and Heterogeneous Integration with TSV-Interposers
TW202410373A (zh) 半導體封裝及其製造方法
TW202406034A (zh) 積體電路封裝及其形成方法
KR20240021122A (ko) 집적 회로 패키지 및 이의 형성 방법