TW202416523A - 顯示裝置及其修復方法 - Google Patents

顯示裝置及其修復方法 Download PDF

Info

Publication number
TW202416523A
TW202416523A TW112122860A TW112122860A TW202416523A TW 202416523 A TW202416523 A TW 202416523A TW 112122860 A TW112122860 A TW 112122860A TW 112122860 A TW112122860 A TW 112122860A TW 202416523 A TW202416523 A TW 202416523A
Authority
TW
Taiwan
Prior art keywords
electrode
sub
pixel
layer
insulating layer
Prior art date
Application number
TW112122860A
Other languages
English (en)
Inventor
朴度昤
金璟陪
李源俊
張鐘雄
Original Assignee
南韓商三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星顯示器有限公司 filed Critical 南韓商三星顯示器有限公司
Publication of TW202416523A publication Critical patent/TW202416523A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種顯示裝置包含：彼此相鄰的第一子像素、第二子像素、以及第三子像素，第一子像素、第二子像素、以及第三子像素中的每一個包含發射區域以及非發射區域，其中第一子像素、第二子像素、以及第三子像素中的每一個包含：彼此分隔開的第一對準電極以及第二對準電極；位於第一對準電極以及第二對準電極上的第一絕緣層；位於發射區域中的第一對準電極以及第二對準電極上的第一絕緣層上的發光元件；位於第一絕緣層以及發光元件上的第二絕緣層；以及位於第二絕緣層上的第三絕緣層，其中第二絕緣層以及第三絕緣層不位於至少在非發射區域中的第一對準電極的至少一個區域上。

Description

顯示裝置及其修復方法
相關申請案之交互參照
本申請主張於2022年6月23日提交至韓國智慧財產局(Korean Intellectual Property Office，KIPO)的韓國專利申請案號10-2022-0077036的優先權及權益，其揭露的全部內容透過引用合併於此
本揭露的各種實施例涉及一種顯示裝置及顯示裝置的修復方法。
近年來，隨著人們對資訊顯示的興趣增加，對於顯示裝置的研究以及開發也在持續地進行。
本揭露的各種實施例涉及一種能夠防止亮點缺陷的顯示裝置，使得顯示裝置的可靠性可以得到改善，以及一種顯示裝置的修復方法。
本揭露的一個或多個實施例可以提供一種顯示裝置，包含彼此相鄰的第一子像素、第二子像素、以及第三子像素，第一子像素、第二子像素、以及第三子像素中的每一個包含發射區域以及非發射區域。第一子像素、第二子像素、以及第三子像素中的每一個可以包含：第一對準電極以及第二對準電極，係彼此分隔開；第一絕緣層，係位於第一對準電極以及第二對準電極上；複數個發光元件，係位於發射區域中的第一對準電極以及第二對準電極上的第一絕緣層上；第二絕緣層，係位於第一絕緣層以及複數個發光元件上；以及第三絕緣層，係位於第二絕緣層上。第二絕緣層以及第三絕緣層可以不位於至少非發射區域中的第一對準電極的至少一個區域上。
在一個或多個實施例中，第一絕緣層可以至少在非發射區域中包含複數個開口，複數個開口中的每一個暴露出第一對準電極的一個區域。第二絕緣層可以包含對應於至少在非發射區域中的複數個開口中的每一個的通孔。第三絕緣層可以包含對應於至少在非發射區域中的通孔的接觸孔。
在一個或多個實施例中，第一對準電極可以配置為接收第一電源的電壓。第二對準電極可以配置為接收第二電源的電壓。第一電源可以為高電位驅動電源，並且第二電源可以為低電位驅動電源。
在一個或多個實施例中，第一子像素、第二子像素、以及第三子像素中的每一個可以進一步包含：接觸電極，係位於基板上；層間絕緣層，係位於接觸電極上，且包含接觸器以暴露出接觸電極；鈍化層，係位於層間絕緣層上且部分地打開以對應於接觸器；第一對準電極以及第二對準電極，係位於鈍化層上；以及複數個電極，係位於第二絕緣層上且電性連接至複數個發光元件。複數個電極中的至少一個可以透過接觸器電性連接至接觸電極。
在一個或多個實施例中，複數個電極可以包含彼此分隔開的第一電極、第二電極、第三電極、第四電極、以及第五電極。第一電極可以透過接觸器電性連接至接觸電極，並且第五電極可以電性連接至第二對準電極。
在一個或多個實施例中，第一子像素、第二子像素、以及第三子像素中的每一個可以包含：第一子電極，係位於與第二電極相同的層且電性連接至第二電極；第二子電極，係位於與第三電極相同的層且電性連接至第三電極；第三子電極，係位於與第四電極相同的層且電性連接至第四電極；以及第四子電極，係位於與第五電極相同的層且電性連接至第五電極。第一子像素的第一子電極、第二子電極、第三子電極、以及第四子電極中的一個可以電性連接至第二子像素的第一子電極、第二子電極、第三子電極、以及第四子電極中的一個。
在一個或多個實施例中，顯示裝置可以進一步包含橋接線，係位於非發射區域中，並且電性連接至第一子像素、第二子像素、以及第三子像素中的每一個的第五電極。橋接線可以位於與第一子像素、第二子像素、以及第三子像素中的每一個的第一電極、第三電極、以及第五電極相同的層。第一子像素、第二子像素、以及第三子像素中的每一個的第二電極以及第四電極可以位於橋接線上。
在一個或多個實施例中，橋接線的一部分可以直接位於第一對準電極的一個區域上，第一對準電極透過複數個開口中的至少一個開口而暴露出。
在一個或多個實施例中，虛設圖案可以位於橋接線的一部分上。
在一個或多個實施例中，虛設圖案可以位於與第一子像素、第二子像素、以及第三子像素中的每一個的第二電極以及第四電極相同的層。
在一個或多個實施例中，顯示裝置可以包含擋牆，係位於第一子像素至第三子像素中的每一個的非發射區域中。第一子電極、第二子電極、第三子電極、以及第四子電極可以與擋牆重疊。
在一個或多個實施例中，顯示裝置可以進一步包含中間電極，係電性連接第一子像素的第四子電極以及第二子像素的第四子電極。中間電極可以與第一子像素的第四子電極以及第二子像素的第四子電極一體成型地形成。
在一個或多個實施例中，第一子像素、第二子像素、以及第三子像素中的每一個可以進一步包含：層間絕緣層，係位於基板上；接觸電極，係位於層間絕緣層上；鈍化層，係位於接觸電極上，且包含接觸器以暴露出接觸電極；第一對準電極以及第二對準電極，係位於鈍化層上；以及複數個電極，係位於第二絕緣層上且電性連接至複數個發光元件。複數個電極中的至少一個可以透過接觸器電性連接至接觸電極。
在一個或多個實施例中，顯示裝置可以進一步包含：第一色彩轉換層，係位於第一子像素中，以及第一濾色器，係位於第一色彩轉換層上；第二色彩轉換層，係位於第二子像素中，以及第二濾色器，係位於第二色彩轉換層上；以及光散射層，係位於第三子像素中，以及第三濾色器，係位於光散射層上。
本揭露的一個或多個實施例可以提供一種顯示裝置，包含：第一子像素、第二子像素、以及第三子像素，係彼此相鄰，第一子像素、第二子像素、以及第三子像素中的每一個包含發射區域以及非發射區域；複數個發光元件，係位於第一子像素至第三子像素中的每一個的發射區域中；第一絕緣層，係位於複數個發光元件之下；擋牆，係位於非發射區域中的第一絕緣層上；第二絕緣層，係位於至少在發射區域中的複數個發光元件上，且至少在非發射區域中包含複數個通孔以暴露出擋牆的一個區域；複數個電極，係位於第二絕緣層上且電性連接至複數個發光元件；複數個子電極，係與複數個電極分隔開；中間電極，係電性連接第一子像素的複數個子電極中的至少一個與第二子像素的複數個子電極中的至少一個；以及第三絕緣層，係位於第二絕緣層上，且至少在非發射區域中，包含第一接觸孔，以暴露出中間電極的一個區域，以及第二接觸孔，以暴露出複數個電極中的至少一個。
在一個或多個實施例中，第二絕緣層的複數個通孔包含對應於第一接觸孔的第一通孔、以及對應於第二接觸孔的第二通孔。中間電極的一個區域可以通過第一接觸孔以及第一通孔暴露至外側，並且至少一個可以通過第二接觸孔以及第二通孔暴露至外側。
在一個或多個實施例中，顯示裝置可以進一步包含：第一虛設圖案，係直接位於暴露至外側的中間電極的一個區域上，並且覆蓋中間電極的一個區域；以及第二虛設圖案，係直接位於暴露在暴露至外側的複數個電極中的至少一個上，並且覆蓋複數個電極中的至少一個。
在一個或多個實施例中，複數個電極可以包含彼此分隔開的第一電極、第二電極、第三電極、第四電極、以及第五電極。第一電極可以包含第一子像素、第二子像素、以及第三子像素中的每一個的陽極電極，並且第五電極包可以含第一子像素、第二子像素、以及第三子像素中的每一個的陰極電極，並且其中，複數個電極中的至少一個包含第五電極。
在一個或多個實施例中，第二電極以及第四電極可以位於第一電極、第三電極、以及第五電極上，且第三絕緣層插置於第二電極與第四電極之間。中間電極可以位於與第一電極、第三電極、以及第五電極相同的層。第一虛設圖案以及第二虛設圖案可以位於與第二電極以及第四電極相同的層。
本揭露的一個或多個實施例可以提供一種顯示裝置的修復方法。顯示裝置可以包含彼此相鄰的第一子像素、第二子像素、以及第三子像素，第一子像素至第三子像素中的每一個包含發射區域以及非發射區域。第一子像素、第二子像素、以及第三子像素中的每一個可以包含：第一對準電極以及第二對準電極，係彼此分隔開；第一絕緣層，係位於至少在發射區域中的第一對準電極以及第二對準電極上，並且至少在非發射區域中包含複數個開口以暴露出第一對準電極的一個區域；複數個發光元件，係位於發射區域中的第一對準電極以及第二對準電極上的第一絕緣層上；第二絕緣層，係位於第一絕緣層以及複數個發光元件上，並且至少在非發射區域中包含對應於各開口的通孔；以及第三絕緣層，係位於第二絕緣層上，並且至少在非發射區域中包含對應於通孔的接觸孔。第一對準電極的一個區域可以至少在非發射區域中暴露至外側。此方法可以包含將暴露至外側的第一對準電極的一個區域劃分為多個部分。
由於本揭露允許對諸多實施例進行各種更改，因此將在附圖中說明具體實施例並且在書面說明中進行詳細說明。然而，這並非旨在將本揭露限定為特定的實施模式，並且應當理解的是，所有不偏離本揭露技術範圍的修改、等同物、以及替代物皆包含在本揭露中。
在本揭露全文中，相同的元件符號在本揭露通篇的各種附圖以及實施例中表示的相同的部分。為了說明的清楚起見，可能誇大附圖中的元件的尺寸。可以理解的是，儘管術語「第一(first)」、「第二(second)」等可以用於說明各種元件，但這些元件不應受這些術語的限制。這些術語僅用於將一個元件與另一個元件區分開來。例如，在下文中所說明的第一元件可以被稱作第二元件，而不背離本揭露的教示。同樣地，第二元件也可以被稱作第一元件。
將進一步理解的是，當在本說明書中使用術語「包含(comprise)」、「包含(include)」、「具有(have)」等時，其指定了所述的特徵、整數、步驟、操作、元件、組件、及/或其組合的存在，但不排除一個或多個其它特徵、整數、步驟、操作、元件、組件、及/或其組合的存在或添加。此外，在諸如層、薄膜、區域、或板等的第一部分設置在第二部分上的情況下，第一部分不僅可以直接在第二部分上，並且第三部分可以介入於其之間。此外，在表示了在第二部分上形成有諸如層、薄膜、區域、或板的第一部分的情況下，形成有第一部分的第二部分的表面不限定於第二部分的上表面，而是可以包含諸如第二部分的側表面或下表面的其他表面。相反地，在第一部分(例如層，薄膜，區域或者板)位於第二部分下方，則第一部分可能不僅直接地位於第二部分下方，而且第三部分可以介入於其之間。
可以理解的是，當一個元件(例如，第一元件)被稱作(操作上地或可通訊地)「偶接至(coupled with/to)」或「連接至(connected with/to)」另一個元件(例如，第二元件)時，第一元件可以直接地耦接或連接至第二元件，或者透過另一個元件(例如，第三元件)耦接或連接至/連接至第二元件。相反地，可以理解的是，當一個元件(例如，第一元件)被稱作「直接耦接至(directly coupled with/to)」或者「直接連接至(directly connected with/to)」另一個元件(例如，第二個元件)時，則沒有其他元件(例如，第三元件)介於此元件以及另一元件之間。
參照附圖以說明的本揭露的實施例以及所需的細節，以詳細地說明本揭露，使得那些在本揭露所屬技術領域具有通常知識者可以容易地實踐本揭露。此外，在句子中未具體提及的情況下，單數形式可以包含複數形式。
第1圖為根據一個或多個實施例的發光元件LD的透視示意圖。第2圖為第1圖的發光元件LD的剖面示意圖。
參照第1圖以及第2圖，發光元件LD可以包含第一半導體層11、第二半導體層13、以及插置於第一半導體層11與第二半導體層13之間的主動層12。例如，發光元件LD可以實現為由第一半導體層11、主動層12、以及第二半導體層13連續地堆疊而形成的發射堆疊(或稱作「堆疊圖案」)。在一個或多個實施例中，發光元件LD的類型及/或形狀不限定於第1圖所示的實施例。
發光元件LD可以以在一個方向上延伸的形狀來形成。如果將發光元件LD延伸的方向定義為縱向，則發光元件LD可以具有在縱向上彼此相對的第一端EP1以及第二端EP2。第一半導體層11以及第二半導體層13中的一個半導體層可以設置在發光元件LD的第一端EP1，並且第一半導體層11以及第二半導體層13中的另一個半導體層可以設置在發光元件LD的第二端EP2。例如，第二半導體層13可以設置在發光元件LD的第一端EP1，並且第一半導體層11可以設置在發光元件LD的第二端EP2。
發光元件LD可以以各種形狀來設置。例如，如第1圖所示，發光元件LD可以具有在縱向上較長的桿狀形狀、條狀形狀、或者柱狀形狀(即，具有大於1的長寬比)。或者，發光元件LD可以具有在縱向上較短的桿狀形狀、條狀形狀、或者柱狀形狀(或具有小於1的長寬比)。作為進一步的替代方案，發光元件LD可以具有桿狀形狀、條狀形狀、或者柱狀形狀，其長寬比為1。
發光元件LD可以包含製造為具有超小型尺寸的發光二極體(LED)，例如，其直徑D及/或長度L對應於奈米尺度至微米尺度的範圍。
如果發光元件LD在縱向上較長(即，具有大於1的長寬比)，則發光元件LD的直徑D可以大約在0.5μm至6μm的範圍內，並且其長度L的長度可以大約在1μm至10μm的範圍內。然而，發光元件LD的直徑D以及長度L不限定於此。可以改變發光元件LD的尺寸以滿足應用有發光元件LD的照明裝置或自發光顯示裝置的需求(或設計條件)。
第一半導體層11可以包含，例如，至少一個n型半導體層。例如，第一半導體層11可以包含n型半導體層，其包含氮化鋁銦鎵(InAlGaN)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化鋁(AlN)、以及氮化銦(InN)中的的任意一種半導體材料，並且摻雜有第一導電摻雜物(或n型摻雜物)，例如矽(Si)、鍺(Ge)或錫(Sn)。然而，第一半導體層11的構成材料不限定於此，並且可以使用各種其它材料來形成第一半導體層11。
主動層12(或發射層)可以位於第一半導體層11上，並且可以具有單量子井或多量子井結構。例如，在主動層12具有多量子井結構的情況下，主動層12可以透過週期性地且反覆地堆疊作為一個單元設置的阻障層、應變增強層、以及井層來形成。應變增強層可以具有小於阻障層的晶格常數，使得可以進一步增強將施加至井層上的應變，例如壓縮應變。然而，主動層12的結構不限定於前述實施例的結構。
主動層12可以發射波長範圍為400nm至900nm的光，並且具有雙異質結構(double hetero structure)。在一個或多個實施例中，可以在發光元件LD的縱向上在主動層12的上方及/或下方形成摻雜有導電摻雜物的包覆層。例如，包覆層可以由氮化鋁鎵(AlGaN)層或氮化鋁銦鎵(InAlGaN)層形成。在一個或多個實施例中，諸如氮化鋁鎵(AlGaN)或氮化鋁銦鎵(InAlGaN)的材料可以用於形成主動層12，並且各種其它材料可以用於形成主動層12。主動層12可以包含接觸第一半導體層11的第一表面，以及接觸第二半導體層13的第二表面。
如果在發光元件LD的相對兩端之間施加具有一定電壓或更高電壓的電場，則發光元件LD可以透過在主動層12中耦合電子-電洞對來發射光。由於發光元件LD的發光可以基於前述原理進行控制，因此發光元件LD可以用作各種發光裝置的光源(發光源)以及顯示裝置的像素。
第二半導體層13可以位於主動層12的第二表面上，並且可以包含不同於第一半導體層11的類型的半導體層。例如，第二半導體層13可以包含至少一個p型半導體層。例如，第二半導體層13可以包含p型半導體層，其包含氮化鋁銦鎵(InAlGaN)、氮化鎵(GaN)、氮化鋁鎵(AlGaN)、氮化銦鎵(InGaN)、氮化鋁(AlN)、以及氮化銦(InN)中的任意一種半導體材料，並且可以摻雜第二導電摻雜物(或p型摻雜物)，例如鎂(Mg)、鋅(Zn)、鈣(Ca)、鍶(Sr)或鋇(Ba)。然而，用於形成第二半導體層13的材料不限定於此，並且可以使用各種其它材料來形成第二半導體層13。
在一個或多個實施例中，第一半導體層11以及第二半導體層13可以在發光元件LD的縱向上具有不同的厚度。例如，第一半導體層11在發光元件LD的縱向上可以具有大於第二半導體層13的厚度。因此，發光元件LD的主動層12可以相較於第一半導體層11的下表面位於更靠近第二半導體層13的上表面的位置。
儘管第1圖以及第2圖示出了第一半導體層11以及第二半導體層13各別由單層來形成，但本揭露不限定於此。在一個或多個實施例中，根據於主動層12的材料，第一半導體層11以及第二半導體層13各別可以進一步包含一個層或多個層，例如，包覆層及/或拉伸應變阻障緩衝(tensile strain barrier reducing，TSBR)層。拉伸應變阻障緩衝層可以為位於具有不同晶格結構的半導體層之間的應力消除層，因此可以用作緩衝層以減少晶格常數的差異。儘管拉伸應變阻障緩衝層可以由p型半導體層形成，例如p型磷化銦鎵(p-GaInP)、p型磷化鋁銦(p-AlInP)或p型磷化鋁銦鎵(p-AlGaInP)，但本揭露不限定於此。
在一個或多個實施例中，發光元件LD可以進一步包含位於第二半導體層13上的連接電極(在下文中稱作「第一連接電極」)，以及包含第一半導體層11、主動層12以及第二半導體層13。此外，在一個或多個實施例中，發光元件LD可以進一步包含位於第一半導體層11末端的另一連接電極(以及在下文中稱作「第二連接電極」)。
第一連接電極以及第二連接電極中的每一個可以為歐姆接觸電極，但本揭露不限定於此。在一個或多個實施例中，第一以及第二連接電極中的每一個可以為肖特基接觸電極。第一以及第二連接電極可以包含導電材料。例如，第一以及第二連接電極可以包含不透明的金屬，例如鉻(Cr)、鈦(Ti)、鋁(Al)、金(Au)、鎳(Ni)、及其氧化物或合金，其單獨使用或組合使用，但本揭露不限定於此。在一個或多個實施例中，第一以及第二連接電極可以進一步包含透明導電氧化物，例如氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO x)、氧化銦鎵鋅(IGZO)以及氧化銦錫鋅(ITZO)。在此，氧化鋅(ZnO x)可以為氧化鋅(ZnO)及/或過氧化鋅(ZnO 2)。
包含在第一以及第二連接電極中的材料可以彼此相同或不同。第一以及第二連接電極可以為實質上透明或半透明的。因此，從發光元件LD產生的光可以通過第一以及第二連接電極中的每一個，然後從發光元件LD發射出來。在一個或多個實施例中，在從發光元件LD產生的光通過發光元件LD的相對兩端以外的區域而非通過第一以及第二連接電極來從發光元件LD發射出的情況下，第一以及第二連接電極可以包含不透明的金屬。
在一個或多個實施例中，發光元件LD可以進一步包含絕緣層14。然而，在一個或多個實施例中，可以省略絕緣層14，或者可以設置為僅覆蓋第一半導體層11、主動層12、以及第二半導體層13中的一部分。
絕緣層14可以防止主動層12因接觸第一半導體層11以及第二半導體層13以外的導電材料而發生短路。此外，絕緣層14可以減少或最小化發光元件LD的表面缺陷，從而提高發光元件LD的壽命以及發射效率。在複數個發光元件LD彼此緊密接觸的情況下，絕緣層14可以降低或防止在發光元件LD之間發生非期望的的短路的可能性。絕緣層14的存在與否不受限定，只要可以防止主動層12與外部導電材料發生短路即可。
絕緣層14可以設置為圍繞(例如，包圍)包含第一半導體層11、主動層12及第二半導體層13的發射堆疊的外表面(例如，整體外周或圓周表面)。
儘管在前述實施例中，絕緣層14已經被說明為封閉第一半導體層11、主動層12、以及第二半導體層13各別的外表面(例如，外周或圓周表面)的整體，但本揭露不限定於此。在一個或多個實施例中，在發光元件LD包含第一連接電極的情況下，絕緣層14可以圍繞(例如，可以包圍)第一半導體層11、主動層12、第二半導體層13、以及第一連接電極各別的外表面(例如，外周或圓周表面)的整體。在一個或多個實施例中，絕緣層14可以不包圍第一連接電極的整個外表面(例如，外周或圓周表面)，或者可以僅圍繞(例如，可以封閉)第一連接電極的外表面(例如，外周或圓周表面)的一部分，但不包圍第一連接電極的外表面的其它部分(例如，外周或圓周表面)。此外，在一個或多個實施例中，在第一連接電極設置在發光元件LD的第一端EP1上，且第二連接電極設置在發光元件LD的第二端EP2上的情況下，則絕緣層14可以允許暴露出第一以及第二連接電極中的每一個的至少一個區域。
絕緣層14可以包含透明絕緣材料。例如，絕緣層14可以包含選自於由氧化矽(SiO x)、氮化矽(SiN x)、氮氧化矽(SiO xN y)、氧化鋁(AlO x)、氧化鈦(TiO x)、氧化鉿(HfO x)、氧化鈦鍶(SrTiO x)、氧化鈷(Co xO y)、氧化鎂(MgO)、氧化鋅(ZnO x)、氧化釕(RuO x)、氧化鎳(NiO)、氧化鎢(WO x)、氧化鉭(TaO x)、氧化釓(GdO x)、氧化鋯(ZrO x)、氧化鎵(GaO x)、氧化釩(VxO y)、ZnO:Al、ZnO:B、IN xOy:H、氧化釩(Nb xO y)、氟化鎂(MgFx)、氧化鈮(Nb xO y)、氟化鎂(MgF x)、氟化鋁(AlF x)、Alucone聚合物薄膜、氮化鈦(TiN)，氮化鉭(TaN)、氮化鋁(AlN x)、氮化鎵(GaN)、氮化鎢(WN)、氮化鉿(HfN)、氮化釩(NbN)、氮化釓(GdN)、氮化鋯(ZrN)、以及氮化釩(VN)所組成之群組中的至少一種絕緣材料。然而，本揭露不限定於此，並且具有絕緣性能的各種材料可以用作絕緣層14的材料。
絕緣層14可以具有單層結構或者包含雙層結構的多層結構。例如，在絕緣層14由包含第一層以及第二層連續堆疊的雙層結構來形成的情況下，則第一層以及第二層可以由不同的材料(或物質)製成，並且可以透過不同的製程來形成。在一個或多個實施例中，第一層以及第二層可以包含相同的材料，並且可以透過連續製程來形成。
在一個或多個實施例中，發光元件LD可以實現為具有內核-外殼(core-shell)結構的發光圖案。在此情況下，第一半導體層11可以位於發光元件LD的核心，即發光元件LD的中心部分。主動層12可以設置及/或形成以包圍第一半導體層11的外表面(例如，外周或圓周表面)。第二半導體層13可以設置及/或形成以包圍主動層12。此外，發光元件LD可以進一步包含形成為包圍第二半導體層13的至少一側的連接電極。在一個或多個實施例中，發光元件LD可以進一步包含絕緣層14，其設置在具有內核-外殼結構的發光圖案的外表面(例如，外周或圓周表面)上，並且具有透明的絕緣材料。作為具有內核-外殼結構的發光圖案來實現的發光元件LD可以以生長方式來製造。
發光元件LD可以作為用於各種顯示裝置的發光源(或光源)。發光元件LD可以透過表面處理製程來製造。例如，發光元件LD可以經過表面處理，使得當複數個發光元件LD與流體溶液(或溶劑)混合，且接續供應至各像素區域(例如，各像素的發射區域或各子像素的發射區域)時，發光元件LD可以均勻地分佈而非不均勻地聚集在溶液中。
包含上述發光元件LD的發射組件(或者發光裝置或發光單元)不僅可以用於顯示裝置，而且可以用於各種類型的需要光源的電子裝置中。例如，在複數個發光元件LD位於顯示面板的各像素的像素區域中的情況下，發光元件LD可以用作像素的光源。然而，發光元件LD的應用領域並不限定於上述示例。例如，發光元件LD可以進一步用於諸如照明裝置的其它類型的電子裝置，其需要或適合地使用光源。
第3圖為根據一個或多個實施例的顯示裝置DD的平面示意圖。第4圖為第3圖的像素PXL的剖面示意圖。
在第3圖中，為了方便說明，示意性地示出了顯示裝置DD，具體地，在顯示裝置DD中設置了顯示面板DP的結構，且以顯示有影像的顯示區域DA為中心。
參照第1圖至第4圖，在顯示裝置DD為在其至少一個表面上具有顯示表面的電子裝置的情況下，例如，智慧型手機、電視機、平板電腦、行動電話、視訊電話、電子書閱讀器、桌上型個人電腦、筆記型個人電腦、隨身型易網機電腦(netbook computer)、工作站、伺服器、個人數位助理(PDA)、攜帶式多媒體播放器(PMP)、MP3播放機、醫療器械、照相機、或者可穿戴裝置的情況下，本揭露可以應用於顯示裝置DD。
根據驅動發光元件LD的方法顯示裝置DD可以被分類為被動矩陣型顯示裝置以及主動矩陣型顯示裝置。例如，在顯示裝置DD實現為主動矩陣型顯示裝置的情況下，各像素PXL可以包含配置為控制將提供至發光元件LD的電流量的驅動電晶體，以及配置為將資料訊號傳輸至驅動電晶體的開關電晶體。
顯示面板DP(或顯示裝置DD)可以包含基板SUB以及設置在基板上的像素PXL。各像素PXL可以包含複數個子像素SPXL。各子像素SPXL可以包含至少一個發光元件LD。
基板SUB可以包含顯示區域DA以及非顯示區域NDA。
顯示區域DA可以為其中設置用於顯示影像的像素PXL的區域。非顯示區域NDA可以為設置有用於驅動各子像素SPXL(或像素PXL)的驅動器以及用於將各子像素SPXL連接至驅動器的線路組件的一部分的區域。
非顯示區域NDA可以沿顯示區域DA的邊緣或周圍設置為鄰近於顯示區域DA。非顯示區域NDA可以設置在顯示區域DA的至少一側。例如，非顯示區域NDA可以包圍顯示區域DA的周邊(或邊緣)。連接至各子像素SPXL的線路組件，以及連接至此線路組件且配置為驅動子像素SPXL的驅動器可以設置在非顯示區域NDA中。
線路組件可以將驅動器與各子像素SPXL電性連接。線路組件可以包含與訊號線連接的扇出線，例如，掃描線，以及連接至各子像素SPXL以向各子像素SPXL提供訊號的資料線。此外，在一個或多個實施例中，線路組件可以包含連接至訊號線的扇出線，例如，控制線以及感測線，其連接至各子像素SPXL以實時補償子像素SPXL的電特性的變化。此外，線路組件可以包含與電源線連接的扇出線，其配置為向各別的子像素SPXL提供部分電壓並且連接至各別的子像素SPXL。
基板SUB可以包含透明絕緣材料以允許光透射。基板SUB可以為剛性基板或可撓性基板。
例如，剛性基板SUB可以為玻璃基板、石英基板、玻璃陶瓷基板、以及結晶玻璃基板中的一種。
可撓性基板SUB可以為薄膜基板或者包含高分子有機材料的塑膠基板。例如，可撓性基板SUB可以包含以下材料中至少一種：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚碸、聚丙烯酸酯、聚醚醯亞胺、聚萘二甲酸乙二醇酯、聚對苯二甲酸乙二醇酯、聚苯硫醚、聚芳氨酸酯、聚醯亞胺、聚碳酸酯、三乙酸纖維素、以及乙酸丙酸纖維素。
基板SUB上的一個區域可以作為顯示區域DA來設置，其中設置有子像素SPXL(或像素PXL)，而其另一個區域可以作為非顯示區域NDA來設置。例如，基板SUB可以包含顯示區域DA，其包含複數個像素區域，其中設置有各別的子像素SPXL(或像素PXL)，並且非顯示區域NDA設置為圍繞顯示區域DA的周邊(或與顯示區域DA相鄰)。
像素PXL可以設置在基板SUB上的顯示區域DA中。在一個或多個實施例中，像素PXL可以在顯示區域DA中以呈條紋(stripe)佈置結構或者PENTILE ®佈置結構來佈置，但本揭露不限定於此。這種PENTILE ®佈置結構可以稱作RGBG矩陣結構(例如，PENTILE ®矩陣結構或RGBG結構(例如，PENTILE ®結構))。PENTILE ®為韓國三星顯示器有限公司的註冊商標。
各像素PXL可以包含像素電路層PCL、顯示元件層DPL、以及光學層LCL，其沿第三方向DR3放置在基板SUB上。
設置在基板上且包含的複數個電晶體以及連接至電晶體的訊號線的像素電路(參照第5圖的「PXC」)，可以設置在像素電路層PCL。例如，各電晶體具有半導體層、閘極、第一端子及第二端子依序地堆疊且其之間插置有絕緣層的結構。半導體層可以包含非晶矽、多晶矽、低溫多晶矽、以及有機半導體及/或氧化物半導體。雖然閘極、第一端子(或源極區)、以及第二端子(或汲極區)各別可以包含鋁(Al)、銅(Cu)、鈦(Ti)、以及鉬(Mo)中的一者，但本揭露不限定於此。此外，像素電路層PCL可以包含至少一個或多個絕緣層。
顯示元件層DPL可以設置在像素電路層PCL上。包含配置為發射光的發光元件LD的發射組件(參照第5圖的「EMU」)可以設置在顯示元件層DPL中。
基板SUB、設置在基板SUB上的像素電路層PCL、以及設置在像素電路層PCL上的顯示元件層DPL可以形成各像素PXL(或各子像素SPXL)的顯示組件LEL(或發射組件)。
光學層LCL可以選擇性地設置在顯示組件LEL上。光學層LCL可以將從發光元件LD發射的光轉換為具有優異的色彩再現性的光並且發射轉換後的光，從而提高各像素PXL(或各子像素SPXL)的光輸出效率。光學層LCL可以包含色彩轉換層以及濾色器。
複數個子像素SPXL，例如，第一子像素、第二子像素、以及第三子像素，可以設置在像素區域中，其中各像素PXL設置在像素區域中。在一個或多個實施例中，第一子像素可以為紅色像素(或紅色子像素)，第二子像素可以為綠色像素(或綠色子像素)，並且第三子像素可以為藍色像素(或藍色子像素)。然而，本揭露並不限定於此。在一個或多個實施例中，第二子像素可以為紅色像素，第一子像素可以為綠色像素，並且第三子像素可以為藍色像素。或者，在一個或多個實施例中，第三子像素可以為紅色像素，第一子像素可以為綠色像素，並且第二子像素可以為藍色像素。
第一子像素可以包含第一像素電路以及第一發射組件(或第一發射單元)。第二子像素可以包含第二像素電路以及第二發射組件(或第二發射單元)。第三子像素可以包含第三像素電路以及第三發射組件(或第三發射單元)。
第一、第二以及第三像素電路以及第一、第二以及第三發射組件可以設置在不同的層上且彼此重疊。例如，第一、第二以及第三像素電路可以設置在各子像素SPXL的像素電路層PCL上。第一、第二以及第三發射組件可以設置在與對應的子像素SPXL中的像素電路層PCL重疊的顯示元件層DPL中。
彼此分隔開的第一對準電極(或第一對準線)以及第二對準電極(或第二對準線)可以設置在第一、第二以及第三發射組件中。發光元件LD可以設置在第一對準電極與第二對準電極之間。將參照第6圖至第10圖來說明各像素PXL的組件。
各像素PXL(或各子像素SPXL)可以包含至少一個或多個發光元件LD，其配置為響應於對應的掃描訊號以及對應的資料訊號以進行驅動。發光元件LD可以具有從奈米尺度至微米尺度的小尺寸，並且可以並聯連接至與其相鄰設置的發光元件LD，但本揭露不限定於此。發光元件LD可以形成各像素PXL(或各子像素SPXL)的光源。
第5圖為第3圖所示的各像素PXL中包含的元件的電性連接關係的電路示意圖
例如，第5圖示出了包含在像素PXL(或子像素SPXL)中的組件的電性連接關係，這些元件可以根據一個或多個實施例應用於主動矩陣型顯示裝置中。在此，各像素PXL(或各子像素SPXL)的組件的電性連接關係不限定於此。
參照第1圖至第5圖，子像素SPXL(或像素PXL)可以包含發射組件EMU，其配置為產生具有對應於資料訊號的亮度的光。此外，子像素SPXL可以進一步選擇性地包含像素電路PXC，其配置為驅動發射組件EMU。
例如，發射組件EMU可以包含第一電極ELT1(或第一像素電極)，其透過像素電路PXC以及第一電源線PL1電性連接至第一驅動電源VDD，第五電極ELT5(或第二像素電極)，其透過第二電源線PL2電性連接至第二驅動電源VSS，以及複數個發光元件LD，其電性連接於第一電極ELT1與第五電極ELT5之間。第一驅動電源VDD以及第二驅動電源VSS可以具有不同的電位，以允許發光元件LD發射光。例如，第一驅動電源VDD可以設定為高電位電源，並且第二驅動電源VSS可以設定為低電位電源。
在一個或多個實施例中，發射組件EMU可以包含至少一個串聯級。各串聯級可以包含一對電極(例如，兩個電極)，並且至少一個發光元件LD在一對電極之間正向連接。在此，形成發射組件EMU的串聯級的數量以及形成各串聯級的發光元件LD的數量沒有特別的限制。例如，形成各個串聯級的發光元件LD的數量可以彼此相同或不同。各串聯級的發光元件LD的數量沒有特別的限制。
例如，發射組件EMU可以包含：包含至少一個第一發光元件LD1的第一串聯級、包含至少一個第二發光元件LD2的第一串聯級、包含至少一個第三發光元件LD3的第三串聯級、以及包含至少一個第四發光元件LD4的第四串聯級。
第一串聯級可以包含第一電極ELT1、第二電極ELT2(或第一橋接電極)、以及電性連接於第一電極ELT1與第二電極ELT2之間至少一個第一發光元件LD1。各第一發光元件LD1可以在第一電極ELT1與第二電極ELT2之間正向電性連接。例如，第一發光元件LD1的第一端EP1可以電性連接至第一電極ELT1。第一發光元件LD1的第二端EP2可以電性連接至第二電極ELT2。
第二串聯級可以包含第二電極ELT2、第三電極ELT3(或第二橋接電極)、以及在第二電極ELT2與第三電極ELT3之間電性連接的至少一個第二發光元件LD2。各第二發光元件LD2可以在第二電極ELT2與第三電極ELT3之間正向電性連接。例如，第二發光元件LD2的第一端EP1可以電性連接至第二電極ELT2。第二發光元件LD2的第二端EP2可以電性連接至第三電極ELT3。
第三串聯級可以包含第三電極ELT3、第四電極ELT4(或第三橋接電極)、以及在第三電極ELT3與第四電極ELT4之間電性連接的至少一個第三發光元件LD3。各第三發光元件LD3可以在第三電極ELT3與第四電極ELT4之間正向電性連接。例如，第三發光元件LD3的第一端EP1可以電性連接至第三電極ELT3。第三發光元件LD3的第二端EP2可以電性連接至第四電極ELT4。
第四串聯級可以包含第四電極ELT4、第五電極ELT5、以及在第四電極ELT4與第五電極ELT5之間電性連接的至少一個第四發光元件LD4。各第四發光元件LD4可以在第四電極ELT4與第五電極ELT5之間正向電性連接。例如，第四發光元件LD4的第一端EP1可以電性連接至第四電極ELT4。第四發光元件LD4的第二端EP2可以電性連接至第五電極ELT5。
發射組件EMU的第一電極，例如，第一電極ELT1，可以為發射組件EMU的陽極電極。發射組件EMU的最後一個電極，例如，第五電極ELT5，可以為發射組件EMU的陰極電極。
在發光元件LD電性連接以具有串聯/並聯結構的情況下，與相同數量的發光元件LD僅彼此並聯電性連接的情況相比，功率效率可以獲得提高。此外，在發光元件LD以串聯/並聯結構來電性連接的子像素SPXL中，即使在一些串聯階段發生短路缺陷或其相似狀況，也可以透過其他串聯級的發光元件LD來表現足夠的亮度，從而可以降低子像素SPXL中出現黑點缺陷的機率。然而，本揭露並不限定於此。發射組件EMU可以透過僅由串聯連接的發光元件LD來形成。或者，發射組件EMU可以透過僅由並聯連接的發光元件LD來形成。
各發光元件LD可以包含第一端EP1(例如，p型端)，其透過至少一個電極(例如，第一電極ELT1)、像素電路PXC、第一電源線PL1、及/或其相似物電性連接至第一驅動電源VDD，以及第二端EP2(例如，n型端)，其通過至少另一個電極(例如，第五電極ELT5)、第二電源線PL2、及其相似物電性連接至第二驅動電源VSS。換句話說，發光元件LD可以在第一驅動電源VDD與第二驅動電源VSS之間正向電性連接。正向電性連接的發光元件LD可以形成發射組件EMU的有效光源。
當驅動電流通過對應的像素電路PXC供應至發光元件LD時，發光元件LD可以發射具有對應於驅動電流的亮度的光。例如，在各幀週期期間，像素電路PXC可以向發射組件EMU供應與對應幀中表示的灰度值相對應的驅動電流。因此，發光元件LD可以發射具有對應於驅動電流的亮度的光，使得發射組件EMU可以表現對應於驅動電流的亮度。
發射組件EMU的發光元件LD可以發射具有對應於通過像素電路PXC向其供應的驅動電流的亮度的光。例如，在各幀週期期間，像素電路PXC可以向發射組件EMU供應與對應幀資料的灰度值相對應的驅動電流。供應至發射組件EMU的驅動電流可以被劃分為流入至各別的發光元件LD的部分。因此，各發光元件LD可以發射具有對應於施加至其的電流的亮度的光，使得發射組件EMU可以發射具有對應於驅動電流的亮度的光。
像素電路PXC可以電性連接至對應的子像素SPXL的掃描線Si以及資料線Dj。例如，如果子像素SPXL設置在第i行以及第j列的顯示區域DA中，則子像素SPXL的像素電路PXC可以電性連接至顯示區域DA的第i掃描線Si以及第j資料線Dj。此外，像素電路PXC可以電性連接至顯示區域DA的第i控制線CLi以及第j感測線SENj。
像素電路PXC可以包含第一電晶體T1、第二電晶體T2、以及第三電晶體T3，以及儲存電容器Cst。
第一電晶體T1可以為驅動電晶體，其配置為控制施加至發射組件EMU的驅動電流，並且可以在第一驅動電源VDD以及發射組件EMU之間電性連接。詳細地，第一電晶體T1的第一端子可以透過第一電源線PL1電性連接至第一驅動電源VDD。第一電晶體T1的第二端子可以電性連接至第二節點N2。第一電晶體T1的閘極可以電性連接至第一節點N1。第一電晶體T1可以響應於施加至第一節點N1的電壓，以控制通過第二節點N2從第一驅動電源VDD施加至發射組件EMU的驅動電流量。在一個或多個實施例中，第一電晶體T1的第一端子可以為汲極，並且第一電晶體T1的第二端子可以為源極，並且本揭露不限定於此。在一個或多個實施例中，第一端子可以為源極，並且第二端子可以為汲極。
第二電晶體T2可以為開關電晶體，其配置為選擇子像素SPXL以響應於掃描訊號並且啟動子像素SPXL，並且可以在資料線Dj(例如，第j條資料線)與第一節點N1之間電性連接。第二電晶體T2的第一端子可以電性連接至資料線Dj。第二電晶體T2的第二端子可以電性連接至第一節點N1。第二電晶體T2的閘極可以電性連接至掃描線Si(例如，第i掃描線)。第二電晶體T2的第一端子以及第二端子為不同的端子，並且，例如，如果第一端子為汲極，則第二端子可以為源極。
當從掃描線Si供應具有閘極導通電壓(例如，高電平電壓)的掃描訊號時，第二電晶體T2可以導通以將資料線Dj與第一節點N1電性連接。第一節點N1可以為第二電晶體T2的第二端子以及第一電晶體T1的閘極彼此電性連接的點。第二電晶體T2可以將資料訊號傳輸至第一電晶體T1的閘極。
第三電晶體T3可以透過將第一電晶體T1連接至感測線SENj(例如第j條感測線)來過感測線SENj獲得感測訊號，並且使用感測訊號來檢測諸如第一電晶體T1之閾值電壓的子像素SPXL的特性。關於各子像素SPXL的特性的資訊可以用於轉換影像資料，使得可以補償子像素SPXL之間的特性偏差。第三電晶體T3的第二端子可以電性連接至第一電晶體T1的第二端子。第三電晶體T3的第一端子可以電性連接至感測線SENj。第三電晶體T3的閘極可以電性連接至控制線CLi(例如，第i控制線)。此外，在一個或多個實施例中，第三電晶體T3的第一端子可以電性連接至初始化電源。第三電晶體T3可以為初始化電晶體，其配置為初始化第二節點N2，並且可以在從控制線CLi向其供應感測控制訊號時導通，使得初始化電源的電壓可以傳輸至第二節點N2。因此，可以初始化與第二節點N2電性連接的儲存電容器Cst的第二儲存電極。
儲存電容器Cst可以包含第一儲存電極(或下電極)以及第二儲存電極(或上電極)。第一儲存電極可以電性連接至第一節點N1。第二儲存電極可以電性連接至第二節點N2。儲存電容器Cst可以以對應於在一個幀週期期間將供應至第一節點N1的資料訊號的資料電壓來進行充電。因此，儲存電容器Cst可以儲存對應於第一電晶體T1的閘極的電壓與第二節點N2的電壓之間的差的電壓。
儘管第5圖示出了其中第一電晶體T1、第二電晶體T2、以及第三電晶體T3中的每一個皆為n型電晶體的實施例，但本揭露不限定於此。例如，第一電晶體T1、第二電晶體T2、以及第三電晶體T3中的至少一個可以變更為p型電晶體。此外，儘管第5圖示出了發射組件EMU在像素電路PXC與第二驅動電源VSS之間電性連接的實施例，但發射組件EMU可以在第一驅動電源VDD與像素電路PXC之間電性連接。
像素電路PXC的結構可以以各種方式進行變更。例如，像素電路PXC可以進一步包含至少一個電晶體元件，例如配置為初始化第一節點N1的電晶體元件，及/或配置為控制發光元件LD的發射時間的電晶體元件，或者其它電路元件，例如配置為升壓第一節點N1的電壓的升壓電容器。
在一個或多個實施例中，為了方便說明，將使用第一方向DR1來表示在平面圖中的橫向(或X軸方向)，將使用第二方向DR2來表示平面圖中的縱向(或Y軸方向)，並且將使用第三方向DR3來表示剖面中的垂直方向。
第6圖為根據一個或多個實施例的像素PXL的像素電路層PCL的平面示意圖。第7圖為沿第6圖的線I-I’截取的剖面示意圖。第8圖為根據一個或多個實施例的像素PXL的顯示元件層DPL的平面示意圖。第9圖為第8圖的第一子像素SPXL1中的僅一些組件的平面示意圖。第10圖為沿第8圖的線II-II’截取的剖面示意圖。
在第6圖至第10圖中，不僅有包含在像素PXL中的組件，並且設置有組件(或組件所位於)的區域也可以包含在術語「像素PXL」的定義中。
參照第1圖至第10圖，像素PXL可以包含第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3。
第一子像素SPXL1可以包含第一像素電路SPXC1以及第一發射組件EMU1。第二子像素SPXL2可以包含第二像素電路SPXC2以及第二發射組件EMU2。第三子像素SPXL3可以包含第三像素電路SPXC3以及第三發射組件EMU3。
第一像素電路SPXC1、第二像素電路SPXC2、以及第三像素電路SPXC3可以形成像素PXL的像素電路PXC。第一發射組件EMU1、第二發射組件EMU2、以及第三發射組件EMU3可以形成像素PXL的發射組件EMU。
像素區域PXA可以包含第一像素電路區域SPXCA1、第二像素電路區域SPXCA2、以及第三像素電路區域SPXCA3。第一像素電路區域SPXCA1可以為設置有第一像素電路SPXC1的區域。第二像素電路區域SPXCA2可以為設置有第二像素電路SPXC2的區域。第三像素電路區域SPXCA3可以為設置有第三像素電路SPXC3的區域。
像素區域PXA可以包含第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3。例如，像素區域PXA可以包含沿第一方向DR1彼此分隔開的第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3。
第一發射區域EMA1可以為從由第一像素電路SPXC1驅動的發光元件LD發射光的區域。發光元件LD可以為第一發射組件EMU1的組件。在一個或多個實施例中，第一發射區域EMA1可以為第一子像素SPXL1的發射區域。
第二發射區域EMA2可以為從由第二像素電路SPXC2驅動的發光元件LD發射光的區域。發光元件LD可以為第二發射組件EMU2的組件。在一個或多個實施例中，第二發射區域EMA2可以為第二子像素SPXL2的發射區域。
第三發射區域EMA3可以為從由第三像素電路SPXC3驅動的發光元件LD發射光的區域。發光元件LD可以為第三發射元件EMU3的組件。在一個或多個實施例中，第三發射區域EMA3可以為第三子像素SPXL3的發射區域。
第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3可以形成像素PXL的發射區域EMA。
像素區域PXA可以包含與第一發射區域EMA1相鄰的非發射區域NEA(或包圍第一發射區域EMA1的周邊)、與第二發射區域EMA2相鄰的非發射區域NEA(或包圍第二發射區域EMA2的周邊)，以及與第三發射區域EMA3相鄰的非發射區域NEA(或包圍第三發射區域EMA3的周邊)。
在下文中，術語「子像素SPXL」或「子像素SPXL」將用於任意指定第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3的任意一種子像素SPXL，或統稱兩種或兩種以上的子像素SPXL。
像素電路層PCL以及顯示元件層DPL可以設置在基板SUB上的像素PXL或者像素區域PXA。像素電路層PCL以及顯示元件層DPL各別可以包含複數個絕緣層。像素電路層PCL可以包含，例如，依序地設置在基板上的SUB緩衝層BFL、閘極絕緣層GI、層間絕緣層ILD、鈍化層PSV、以及通孔層VIA。顯示元件層DPL可以包含依序地設置在像素電路層PCL上的第一絕緣層INS1、第二絕緣層INS2、及/或第三絕緣層INS3。
緩衝層BFL可以設置在基板SUB的整體表面上。緩衝層BFL可以防止雜質擴散至第一像素電路SPXC1、第二像素電路SPXC2、以及第三像素電路SPXC3中所包含的第一電晶體T1、第二電晶體T2、以及第三電晶體T3中。緩衝層BFL可以為包含無機材料的無機絕緣層。緩衝層BFL可以包含氮化矽(SiN x)、氧化矽(SiO x)、氮氧氧化矽(SiO xN y)、以及氧化鋁(AlO x)中的至少一種。緩衝層BFL可以以單層結構的形式來設置，或者以具有至少兩層或更多層的多層結構的形式來設置。在緩衝層BFL以多層結構的形式來設置的情況下，則相應的層可以由相同材料或不同材料來形成。可以根據基板SUB的材料或加工條件而省略緩衝層BFL。
閘極絕緣層GI可以設置在緩衝層BFL的整體表面上。閘極絕緣層GI可以包含與緩衝層BFL相同的材料，或者包含選自於作為緩衝層BFL的組成材料的示例的材料中的合適的(或選擇的)材料。閘極絕緣層GI可以為包含無機材料的無機絕緣層。
層間絕緣層ILD可以設置及/或形成在閘極絕緣層的整體表面上。層間絕緣層ILD可以包含與閘極絕緣層GI相同的材料，或者可以包含選自於作為閘極絕緣層GI的組成材料的示例的材料中的一種或多種合適的(或選擇的)材料。
鈍化層PSV可以設置在及/或形成在層間絕緣層ILD的整體表面上。鈍化層PSV可以包含與閘極絕緣層GI相同的材料，或者可以包含選自於作為閘極絕緣層GI的組成材料的示例的材料中一種或多種合適的(或選擇的)材料。
通孔層VIA可以設置及/或形成在鈍化層PSV的整體表面上。通孔層VIA可以為包含無機材料的無機絕緣層或者包含有機材料的有機絕緣層。無機絕緣層可以包含，例如氧化矽(SiO x)、氮化矽(SiN x)、氮氧化矽(SiO xN y)、以及氧化鋁(AlO x)中的至少一種。有機絕緣層可以包含，例如，聚丙烯酸酯樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、聚醯亞胺樹脂、不飽和聚酯樹脂、聚苯醚樹脂、聚苯硫醚樹脂、以及苯並環丁烯(benzocyclobutene，BCB)樹脂中的至少一種。
第一絕緣層INS1可以設置及/或形成在像素電路層PCL的整體表面上。第一絕緣層INS1可以由單層或多層形成，並且包含各種無機材料，包含氧化矽(SiO x)、氮化矽(SiN x)、氮氧化矽(SiO xNy)、氮化鋁(AlN x)、氧化鋁(AlO x)、氧化鋯(ZrO x)、氧化鉿(HfO x)、以及氧化鈦(TiO x)。
第二絕緣層INS2可以設置及/或形成在第一絕緣層INS1上。第二絕緣層INS2可以包含與第一絕緣層INS1相同的材料，或者可以包含選自於作為第一絕緣層INS1的組成材料的示例的材料中的一種或多種合適的(或選擇的)材料。
第三絕緣層INS3可以設置及/或形成在第二絕緣層INS2上。第三絕緣層INS3可以包含與第一絕緣層INS1相同的材料，或者可以包含選自於作為第一絕緣層INS1的組成材料的示例的材料中的一種或多種合適的(或選擇的)材料。
像素PXL可以包含設置在上述絕緣層之間的至少一個或多個導電層。例如，導電層可以包含設置在基板SUB上的第一導電層C1(例如，參照第23圖)、設置在閘極絕緣層GI上的第二導電層C2、設置在層間絕緣層ILD上的第三導電層C3(例如，參照第23圖)、設置在通孔層上的第四導電層C4、設置在第二絕緣層INS2上的第五導電層C5、及/或設置在第三絕緣層INS3上的第六導電層C6。然而，絕緣層以及導電層不限定於前述實施例所述的內容。在一個或多個實施例中，除了絕緣層以及導電層之外，其它絕緣層以及其它導電層可以設置在基板SUB上。
與像素PXL電性連接的訊號線可以形成在基板SUB上。訊號線可以將部分訊號(或部分電壓)傳輸至像素PXL。例如，訊號線可以包含第一掃描線S1、第二掃描線S2、第一資料線D1、第二資料線D2、第三資料線D3、電源線PL、以及初始化電源線IPL。
可以將掃描訊號以及控制訊號選擇性地施加至第一掃描線S1上。第一掃描線S1可以在第一方向DR1上延伸。第一掃描線S1可以由第三導電層C3形成。第三導電層C3可以由鉬(Mo)、銅(Cu)、鋁(Al)、鉻(Cr)、金(Au)、銀(Ag)、鈦(Ti)、鎳(Ni)、釹(Nd)、銦(In)、錫(Sn)、以及其氧化物或合金製成的單層或多層所組成。
第一掃描線S1可以設置在子掃描線SS1上，並且可以通過接觸孔與子掃描線SS1電性連接。例如，第一掃描線S1可以通過穿透過層間絕緣層ILD的接觸孔電性連接至子掃描線SS1。
子掃描線SS1可以在第二方向DR2上延伸。子掃描線SS1可以由第二導電層C2形成。第二導電層C2可以由鉬(Mo)、銅(Cu)、鉻(Cr)、金(Au)、銀(Ag)、鈦(Ti)、鎳(Ni)、釹(Nd)、銦(In)、錫(Sn)、及其氧化物或合金製成的單層結構或多層結構。例如，第二導電層C2可以具有由依序或重複地堆疊鈦(Ti)、銅(Cu)及/或氧化銦錫(ITO)所形成的多層結構。
在一個或多個實施例中，子掃描線SS1可以一體成形地設置有第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第二電晶體T2的第二閘極GE2。例如，子掃描線SS1的一部分可以為第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第二電晶體T2的第二閘極GE2。因此，子掃描線SS1可以電性連接至第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第二電晶體T2的第二閘極GE2。
進一步地，子掃描線SS1可以一體成形地形成有第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第三電晶體T3的第三閘極GE3。例如，子掃描線SS1的另一部分可以為第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第三電晶體T3的第三閘極GE3。因此，子掃描線SS1可以電性連接至第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第三電晶體T3的第三閘極GE3。
如上所述，由於子掃描線SS1通過相應的接觸孔與第一掃描線S1電性連接，因此第一掃描線S1可以透過子掃描線SS1與第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的一些組件(例如，第二電晶體T2以及第三電晶體T3電性連接。在此情況下，第一掃描線S1可以在發光元件LD的驅動週期期間向第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第二電晶體T2供應掃描訊號，並且可以在感測週期期間向第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第三電晶體T3供應控制訊號。
子掃描線SS1可以為共同設置於第一像素電路SPXC1、第二像素電路SPXC2、以及第三像素電路SPXC3的通用組件。換句話說，第一像素電路SPXC1、第二像素電路SPXC2、以及第三像素電路SPXC3可以共用一條子掃描線SS1。
資料線(D1、D2及D3)可以包含第一資料線D1、第二資料線D2、以及第三資料線D3，其在第二方向DR2上延伸且在第一方向DR1上彼此分隔開。第一資料線D1、第二資料線D2、以及第三資料線D3中的每一個都可以供應對應的資料訊號。
第一資料線D1可以電性連接至第一像素電路SPXC1的第二電晶體T2。第二資料線D2可以電性連接至第二像素電路SPXC2的第二電晶體T2。第三資料線D3可以電性連接至第三像素電路SPXC3的第二電晶體T2。第一資料線D1、第二資料線D2及第三資料線D3中的每一條都可以由第一導電層C1形成。第一導電層C1可以包含與第三導電層C3相同的材料，或者可以包含選自於作為第三導電層C3的組成材料的示例的材料中的一種或多種材料。
電源線PL可以包含第一電源線PL1以及第二電源線PL2。
第一驅動電源的電壓(第5圖的VDD)可以施加至第一電源線PL1。第一電源線PL1可以在第二方向DR2上延伸。在一個或多個實施例中，第一電源線PL1可以包含第一層FL以及第二層SL。第一層FL可以由第一導電層C1形成。第二層SL可以由第三導電層C3形成。第二層SL可以通過至少一個或多個接觸孔與第一層FL電性連接。例如，第二層SL可以通過至少一個或多個接觸孔與第一層FL電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。第一電源線PL1可以實現為包含第一層FL以及第二層SL的雙層結構，因此可以降低線路電阻，從而可以減少訊號失真。然而，本揭露不限定於此，第一電源線PL1可以實現為單層結構或者包含三層或多層的多層結構。
第二驅動電源(第5圖的VSS)的電壓可以施加至第二電源線PL2上。第二電源線PL2可以包含第2a電源線(或第二垂直電源線PL2a)以及第2b電源線(或第二水平電源線PL2b)。
第2a電源線(第二垂直電源線PL2a)可以在第二方向DR2上延伸。第2a電源線(第二垂直電源線PL2a)可以包含第一層CLa、第二層CLb、以及第三層CLc。第一層CLa可以由第一導電層C1形成。第二層CLb可以由第二導電層C2形成。第三層CLc可以由第三導電層C3形成。
第一層CLa、第二層CLb、以及第三層CLc可以彼此重疊。第一層CLa、第二層CLb、以及第三層CLc可以通過至少一個或多個接觸孔彼此電性連接。例如，第三層CLc可以通過接觸孔與第一層CLa電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。此外，第三層CLc可以通過穿透過層間絕緣層ILD的接觸孔與第二層CLb電性連接。因此，第一層CLa以及第二層CLb可以透過第三層CLc彼此電性連接。
在前述實施例中，已經說明了將第2a電源線(第二垂直電源線PL2a)實現為三層結構的情況，但本揭露不限定於此。在一個或多個實施例中，第2a電源線(第二垂直電源線PL2a)可以以類似於第一電源線PL1的方式實現為雙層結構，或者可以實現為單層結構。
第2b電源線(第二水平電源線PL2b)可以在第一方向DR1上延伸。第2b電源線(第二水平電源線PL2b)可以實現為單層結構。第2b電源線(第二水平電源線PL2b)可以由第三導電層C3形成。第2b電源線(第二水平電源線PL2b)可以通過第二通孔(參照第12圖的「VIH2」)電性連接至第一發射組件EMU1、第二發射組件EMU2及第三發射組件EMU3中的每一個的至少一個對準電極ALE，其將在下文中說明。儘管各對準電極ALE可以通過對應的第二通孔VIH2提供部分的對準訊號，但本揭露不限定於此。
第2a電源線(第二垂直電源線PL2a)以及第2b電源線(第二水平電源線PL2b)可以通過接觸孔彼此電性連接。例如，第2b電源線(第二水平電源線PL2b)可以通過接觸孔與第2a電源線(第二垂直電源線PL2a)電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。包含彼此電性連接的第2a電源線(第二垂直電源線PL2a)以及第2b電源線(第二水平電源線PL2b)的第二電源線PL2可以具有網狀結構(mesh structure)。
第二掃描線S2可以在第二方向DR2上延伸，第二方向DR2與作為第一掃描線S1的延伸方向的第一方向DR1相交。在像素PXL中，第二掃描線S2可以與第一掃描線S1相交，並且至少部分地與第一掃描線S1重疊。第二掃描線S2可以為訊號線，其可以選擇性地供應掃描訊號以及控制訊號。例如，第二掃描線S2可以在發光元件LD的驅動期間供應掃描訊號，並且可以在部分的感測週期期間供應控制訊號。
在一個或多個實施例中，第二掃描線S2可以包含第2-1掃描線S2_1以及第2-2掃描線S2_2。第2-1掃描線S2_1以及第2-2掃描線S2_2各別可以在第二方向DR2上延伸。
第2-1掃描線S2_1以及第2-2掃描線S2_2個別可以實現為三層結構，其包含第一導電線CL1、第二導電線CL2、以及第三導電線CL3。第一導電線CL1可以由第一導電層C1形成。第二導電線CL2可以由第二導電層C2形成。第三導電線CL3可以由第三導電層C3形成。
第一導電線CL1、第二導電線CL2、以及第三導電線CL3可以彼此重疊。例如，第三導電線CL3可以通過接觸孔與第一導電線CL1電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。此外，第三導電線CL3可以通過穿透過層間絕緣層ILD的接觸孔與第二導電線CL2電性連接。因此，第一導電線CL1以及第二導電線CL2可以通過第三導電線CL3彼此電性連接。
儘管在前述實施例中已經說明了其中第2-1掃描線S2_1以及第2-2掃描線S2_2各別可以實現為包含第一導電線CL1、第二導電線CL2、以及第三導電線CL3的三層結構，但本揭露不限定於此。在一個或多個實施例中，第2-1掃描線S2_1以及第2-2掃描線S2_2中的每一個可以實現為單層結構、雙層結構、或者包含三層或更多層的多層結構。
在一個或多個實施例中，第2-1掃描線S2_1以及第2-2掃描線S2_2的第一導電線CL1可以共同設置於在第二方向DR2上的相同像素列上的一些像素PXL。例如，像素PXL的第2-1掃描線S2_1以及第2-2掃描線S2_2各別的第一導電線CL1可以共同設置在設置於在第二方向DR2上的相同像素列的像素PXL中。換句話說，在第二方向DR2上設置在相同像素列上的像素PXL可以共用第2-1掃描線S2_1以及第2-2掃描線S2_2各別的第一導電線CL1。
第2-1掃描線S2_1以及第2-2掃描線S2_2中的至少一條可以通過接觸孔與第一掃描線S1電性連接。例如，第2-1掃描線S2_1可以通過依序地穿透過至少一個絕緣層，例如緩衝層BFL、閘極絕緣層GI及層間絕緣層ILD，的接觸孔與第一掃描線S1電性連接。因此，第一掃描線S1可以選擇性地供應來自第2-1掃描線S2_1的掃描訊號以及控制訊號。換句話說，第二掃描線S2可以用作與第一掃描線S1電性連接的訊號線，並且配置為與第一掃描線S1共同向第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的一些元件，例如，第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第二電晶體T2以及第三電晶體T3，發送掃描訊號以及控制訊號。
初始化電源線IPL可以在第二方向DR2上延伸。初始化電源線IPL可以為參照第5圖說明的感測線SENj(或第j感測線)。初始化電源的電壓可以施加至初始化電源線IPL。在一個或多個實施例中，初始化電源線IPL可以由第一導電層C1形成。
初始化電源線IPL可以透過第一導電圖案CP1電性連接至第一像素電路SPXC1的第三電晶體T3，且可以透過第二導電圖案CP2電性連接至第二像素電路SPXC2的第三電晶體T3，並且可以透過第二導電圖案CP2電性連接至第三像素電路SPXC3的第三電晶體T3。
第一導電圖案CP1可以由第三導電層C3形成。第一導電圖案CP1的第一端可以通過接觸孔與初始化電源線IPL電性連接。例如，第一導電圖案CP1的第一端可以通過接觸孔與初始化電源線IPL電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。
第一導電圖案CP1的第二端可以通過另一接觸孔與第一像素電路SPXC1的第三電晶體T3電性連接。例如，第一導電圖案CP1的第二端可以通過接觸孔與第一像素電路SPXC1的第三電晶體T3的第三汲極區域DE3電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。
第二導電圖案CP2可以由第三導電層C3形成。第二導電圖案CP2可以通過接觸孔與初始化電源線IPL電性連接。例如，第二導電圖案CP2可以通過接觸孔與初始化電源線IPL電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。
第二導電圖案CP2可以通過另一接觸孔與第二像素電路SPXC2的第三電晶體T3電性連接。例如，第二導電圖案CP2可以通過接觸孔與第二像素電路SPXC2的第三電晶體T3的第三汲極區域DE3電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。
第二導電圖案CP2可以通過另一接觸孔與第三像素電路SPXC3的第三電晶體T3電性連接。例如，第二導電圖案CP2可以通過接觸孔與第三像素電路SPXC3的第三電晶體T3的第三汲極區域DE3電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。
第一電源線PL1、第二電源線PL2、初始化電源線IPL、子掃描線SS1、第一掃描線S1、以及第二掃描線S2可以為共同設置在第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的通用組件。
第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及儲存電容器。例如，第一像素電路SPXC1可以包含第一電晶體T1、第二電晶體T2及第三電晶體T3，以及第一儲存電容器Cst1。第二像素電路SPXC2可以包含第一電晶體T1、第二電晶體T2及第三電晶體T3，以及第二儲存電容器Cst2。第三像素電路SPXC3可以包含第一電晶體T1、第二電晶體T2及第三電晶體T3，以及第三儲存電容器Cst3。
第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第一電晶體T1可以對應於參照第5圖說明的第一電晶體T1。第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第二電晶體T2可以對應於參照第5圖說明的第二電晶體T2。第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3的第三電晶體T3可以對應於參照第5圖說明的第三電晶體T3。
第一像素電路SPXC1、第二像素電路SPXC2、以及第三像素電路SPXC3可以具有實質上相似或相同的結構。在下文中，將第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的第一像素電路SPXC1作為代表性示例來進行說明，並且將簡化第二像素電路SPXC2以及第三像素電路SPXC3的說明。
第一像素電路SPXC1可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及第一儲存電容器Cst1。
第一電晶體T1可以包含第一閘極GE1、第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1。
第一閘極GE1可以透過第三導電圖案CP3與第二電晶體T2的第二源極區域SE2電性連接。第一閘極GE1可以由第二導電層C2形成。
第三導電圖案CP3可以由第三導電層C3形成。第三導電圖案CP3的第一端可以通過接觸孔與第一閘極GE1電性連接。例如，第三導電圖案CP3的第一端可以通過穿透過層間絕緣層ILD的接觸孔與第一閘極GE1電性連接。第三導電圖案CP3的第二端可以通過另一個接觸孔與第二源極區域SE2電性連接。例如，第三導電圖案CP3的第二端可以通過接觸孔與第二源極區域SE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。
第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1各別可以為由多晶矽、非晶矽、氧化物半導體、或其相似物形成的半導體圖案。第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1各別可以由未摻雜的半導體層或者摻雜有雜質的半導體層來形成。例如，第一源極區域SE1以及第一汲極區域DE1各別可以由摻雜有雜質的半導體層來形成。第一主動圖案ACT1可以由未摻雜的半導體層來形成。
第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1可以設置及/或形成在緩衝層BFL上。
第一主動圖案ACT1可以為作為與第一閘極GE1重疊的區域的第一電晶體T1的通道區域。在第一主動圖案ACT1相對較長的情況下，第一電晶體T1的通道面積也可以相對較長。在此情況下，可以增加施加至第一電晶體T1的部分電壓(或部分訊號)的驅動範圍。因此，可以精確地控制從發光元件LD發射的光的灰度。
第一源極區域SE1可以與第一主動圖案ACT1的第一端電性連接(使其接觸)。此外，第一源極區域SE1可以通過穿透過緩衝層BFL的接觸孔電性連接至第一底部金屬層BML1。
第一底部金屬層BML1可以由第一導電層C1形成。第一底部金屬層BML1可以通過接觸孔與第一源極區域SE1電性連接。如果第一底部金屬層BML1與第一電晶體T1電性連接，則可以進一步增加第二驅動電源VSS的擺幅寬度裕度(swing width margin)。在此情況下，可以增加施加至第一電晶體T1的第一閘極GE1上的部分電壓的驅動範圍。
第一汲極區域DE1可以電性連接至(或與其接觸)第一主動圖案ACT1的第二端。此外，第一汲極區域DE1可以通過接觸孔與第一電源線PL1電性連接。例如，第一汲極區域DE1可以通過穿透過緩衝層BFL的接觸孔與第一電源線PL1的第一層FL電性連接。
第二電晶體T2可以包含第二閘極GE2、第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2。
第二閘極GE2可以與子掃描線SS1一體成形地設置。在此情況下，第二閘極GE2可以對應於子掃描線SS1的一個區域。如上所述，由於子掃描線SS1通過接觸孔與第一掃描線S1電性連接，因此施加至第一掃描線S1的特定訊號(例如，掃描訊號)最終可以供應至第二閘極GE2。
第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2各別可以為由多晶矽、非晶矽、氧化物半導體、或其相似物形成的半導體圖案。第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2各別可以由未摻雜的半導體層或摻雜有雜質的半導體層來形成。例如，第二源極區域SE2以及第二汲極區域DE2各別可以由摻雜有雜質的半導體層來形成。第二主動圖案ACT2可以由未摻雜的半導體層來形成。第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2可以設置及/或形成於緩衝層BFL上。
第二主動圖案ACT2可以為作為與第二閘極GE2重疊的區域的第二電晶體T2的通道區域。
第二源極區域SE2可以電性連接至(與其接觸)第二主動圖案ACT2的第一端。此外，第二源極區域SE2可以通過第三導電圖案CP3電性連接至第一閘極GE1。
第二汲極區域DE2可以電性連接至(或與其接觸)第二主動圖案ACT2的第二端。此外，第二汲極區域DE2可以通過第四導電圖案CP4電性連接至第一資料線D1。
第四導電圖案CP4可以由第三導電層C3形成。第四導電圖案CP4的第一端可以通過接觸孔與第一資料線D1電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。第四導電圖案CP4的第二端可以通過接觸孔與第二汲極區域DE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。第二汲極區域DE2以及第一資料線D1可以透過第四導電圖案CP4彼此電性連接。
第三電晶體T3可以包含第三閘極GE3、第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3。
第三閘極GE3可以與子掃描線SS1一體成形地設置。在此情況下，第三閘極GE3可以對應於子掃描線SS1的另一個區域。如上所述，由於子掃描線SS1通過退應的接觸孔與第一掃描線S1電性連接，因此施加至第一掃描線S1上的部分訊號(例如，控制訊號)最終可以供應至第三閘極GE3。
第三主動圖案ACT3、第三源極區域SE3、第三汲極區域DE3各別可以為由多晶矽、非晶矽、氧化物半導體、或其相似物形成的半導體圖案。第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3各別可以由未摻雜的半導體層或摻雜有雜質的半導體層來形成。例如，第三源極區域SE3以及第三汲極區域DE3各別可以由摻雜有雜質的半導體層來形成。第三主動圖案ACT3可以由未摻雜的半導體層來形成。
第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3可以設置及/或形成在緩衝層BFL上。
第三主動圖案ACT3可以對應於作為與第三閘極GE3重疊的區域的第三電晶體T3的通道區域。
第三源極區域SE3可以電性連接至(與其接觸)第三主動圖案ACT3的第一端。此外，第三源極區域SE3可以通過穿透過緩衝層BFL的接觸孔與第一底部金屬層BML1電性連接。
第三汲極區域DE3可以電性連接至(或與其接觸)第三主動圖案ACT3的第二端。此外，第三汲極區域DE3可以通過第一導電圖案CP1電性連接至初始化電源線IPL。
第一儲存電容器Cst1可以包含第一下部電極LE1以及第一上部電極UE1。在此，第一儲存電容器Cst1可以為參照第5圖說明的儲存電容器Cst。
第一下部電極LE1可以與第一閘極GE1一體成形地設置。在此情況下，第一下部電極LE1可以為第一閘極GE1的一個區域。第一下部電極LE1可以由第二導電層C2形成。
第一上部電極UE1可以設置為在平面圖中與第一下部電極LE1重疊，並且具有大於第一下部電極LE1的尺寸(或表面積)，但本揭露不限定於此。在平面圖中，第一上部電極UE1可以與第一源極區域SE1以及第三源極區域SE3中的每一個重疊。第一上部電極UE1可以由第三導電層C3形成。
第一上部電極UE1可以通過接觸孔與第一底部金屬層BML1電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。如上所述，由於第一源極區域SE1以及第三源極區域SE3與第一底部金屬層BML1電性連接，因此第一上部電極UE1可以透過第一底部金屬層BML1與第一源極區域SE1以及第三源極區域SE3電性連接。
第二像素電路SPXC2可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及第二儲存電容器Cst2。
第一電晶體T1可以包含第一閘極GE1、第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1。
第一閘極GE1可以電性連接至第二電晶體T2的第二源極區域SE2。
第一主動圖案ACT1可以為第一電晶體T1的通道區域。
第一源極區域SE1可以電性連接至第一主動圖案ACT1。此外，第一源極區域SE1可以通過穿透過緩衝層BFL的接觸孔電性連接至第二底部金屬層BML2。
第二底部金屬層BML2可以為對應於第一底部金屬層BML1的組件。第二底部金屬層BML2可以由第一導電層C1形成。第二底部金屬層BML2可以通過接觸孔與第一源極區域SE1電性連接。此外，第二底部金屬層BML2可以通過穿透過緩衝層BFL的另一個接觸孔電性連接至第三電晶體T3的第三源極區域SE3。此外，第二底部金屬層BML2可以通過另一個接觸孔與第二上部電極UE2電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。
第一汲極區域DE1可以電性連接至第一主動圖案ACT1。此外，第一汲極區域DE1可以通過穿透過緩衝層BFL的另一個接觸孔與第一電源線PL1的第一層FL電性連接。
第二電晶體T2可以包含第二閘極GE2、第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2。
第二閘極GE2可以與子掃描線SS1一體成形地設置，並且可以與第一掃描線S1電性連接。第二閘極GE2可以由第二導電層C2形成。
第二主動圖案ACT2可以為第二電晶體T2的通道區域。
第二源極區域SE2可以電性連接至第二主動圖案ACT2。此外，第二源極區域SE2可以通過第五導電圖案CP5與第一閘極GE1電性連接。
第五導電圖案CP5可以由第三導電層C3形成。第五導電圖案CP5的第一端可以通過接觸孔與第二源極區域SE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。第五導電圖案CP5的第二端可以通過穿透過層間絕緣層ILD的接觸孔與第一閘極GE1電性連接。
第二汲極區域DE2可以連接至第二主動圖案ACT2。此外，第二汲極區域DE2可以通過第六導電圖案CP6電性連接至第二資料線D2。
第六導電圖案CP6可以由第三導電層C3形成。第六導電圖案CP6的第一端可以通過接觸孔與第二資料線D2電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。第六導電圖案CP6的第二端可以通過接觸孔與第二汲極區域DE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。
第三電晶體T3可以包含第三閘極GE3、第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3。
第三閘極GE3可以與子掃描線SS1一體成形地設置，也可以與第一掃描線S1電性連接。第三閘極GE3可以由第二導電層C2形成。
第三主動圖案ACT3可以為第三電晶體T3的通道區域。
第三源極區域SE3可以電性連接至第三主動圖案ACT3。此外，第三源極區域SE3可以通過接觸孔與第二底部金屬層BML2電性連接。
第三汲極區域DE3可以連接至第三主動圖案ACT3。此外，第三汲極區域DE3可以通過第二導電圖案CP2電性連接至初始化電源線IPL。
第二儲存電容器Cst2可以具有與第一像素電路SPXC1的第一儲存電容器Cst1實質上相同或相似的結構。例如，第二儲存電容器Cst2可以包含第二下部電極LE2以及第二上部電極UE2。
第二下部電極LE2可以由第二導電層C2形成，並且與第一電晶體T1的第一閘極GE1一體成形地設置。第二上部電極UE2可以由第三導電層C3形成並且與第二下部電極LE2重疊。第二上部電極UE2可以通過接觸孔與第二底部金屬層BML2電性連接。
如上所述，第二上部電極UE2可以通過第二底部金屬層BML2與第一源極區域SE1及第三源極區域SE3各別電性連接。
第三像素電路SPXC3可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及第三儲存電容器Cst3。
第一電晶體T1可以包含第一閘極GE1、第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1。
第一閘極GE1可以電性連接至第二電晶體T2的第二源極區域SE2。第一閘極GE1可以由第二導電層C2形成。
第一主動圖案ACT1可以為第一電晶體T1的通道區域。
第一源極區域SE1可以連接至第一主動圖案ACT1。此外，第一源極區域SE1可以通過穿透過緩衝層BFL的接觸孔電性連接至第三底部金屬層BML3。
第三底部金屬層BML3可以為對應於第一底部金屬層BML1以及第二底部金屬層BML2中的每一個的組件。第三底部金屬層BML3可以由第一導電層C1形成。第三底部金屬層BML3可以通過接觸孔與第一源極區域SE1電性連接。此外，第三底部金屬層BML3可以通過穿透過緩衝層BFL的另一個接觸孔電性連接至第三電晶體T3的第三源極區域SE3。此外，第三底部金屬層BML3可以通過另一個接觸孔與第三上部電極UE3電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。
第一汲極區域DE1可以連接至第一主動圖案ACT1。此外，第一汲極區域DE1可以通過穿透過緩衝層BFL的另一個接觸孔與第一電源線PL1的第一層FL電性連接。
第二電晶體T2可以包含第二閘極GE2、第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2。
第二閘極GE2可以與子掃描線SS1一體成形地設置，並且可以與第一掃描線S1電性連接。第二閘極GE2可以由第二導電層C2形成。
第二主動圖案ACT2可以為第二電晶體T2的通道區域。
第二源極區域SE2可以連接至第二主動圖案ACT2。此外，第二源極區域SE2可以通過第八導電圖案CP8電性連接至第一閘極GE1。
第八導電圖案CP8可以由第三導電層C3形成。第八導電圖案CP8的第一端可以通過接觸孔與第二源極區域SE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。第八導電圖案CP8的第二端可以通過穿透過層間絕緣層ILD的接觸孔與第一閘極GE1電性連接。因此，第一閘極GE1以及第二源極區域SE2可以通過第八導電圖案CP8彼此電性連接。
第二汲極區域DE2可以連接至第二主動圖案ACT2。此外，第二汲極區域DE2可以通過第七導電圖案CP7電性連接至第三資料線D3。
第七導電圖案CP7可以由第三導電層C3形成。第七導電圖案CP7的第一端可以通過接觸孔與第三資料線D3電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。第七導電圖案CP7的第二端可以通過接觸孔與第二汲極區域DE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。因此，第二汲極區域DE2以及第三資料線D3可以通過第七導電圖案CP7彼此電性連接。
第三電晶體T3可以包含第三閘極GE3、第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3。
第三閘極GE3可以與子掃描線SS1一體成形地設置，並且可以與第一掃描線S1電性連接。
第三主動圖案ACT3可以為第三電晶體T3的通道區域。
第三源極區域SE3可以連接至第三主動圖案ACT3。
此外，第三源極區域SE3可以通過穿透過緩衝層BFL的接觸孔與第三底部金屬層BML3電性連接。
第三汲極區域DE3可以連接至第三主動圖案ACT3。此外，第三汲極區域DE3可以通過第八導電圖案CP8電性連接至初始化電源線IPL。
第三儲存電容器Cst3可以具有與第一儲存電容器Cst1以及第二儲存電容器Cst2中的每一個實質上相同或相似的結構。例如，第三儲存電容器Cst3可以包含第三下部電極LE3以及第三上部電極UE3。
第三下部電極LE3可以對應於第二導電層C2，並且可以與對應的電晶體，例如第一電晶體T1，的第一閘極GE1一體成形地設置。第三上部電極UE3可以由第三導電層C3形成，並且可以與第三下部電極LE3重疊。第三上部電極UE3可以通過接觸孔與第三底部金屬層BML3電性連接。如上所述，第三上部電極UE3可以通過第三底部金屬層BML3電性連接至第一源極區域SE1以及第三源極區域SE3中的每一個。
第一像素電路SPXC1可以電性連接第一發射組件EMU1。例如，第一發射組件EMU1可以透過第一接觸器CNT1(或稱作接觸開口)電性連接至第一接觸電極CNE1，並且可以透過第一接觸電極CNE1電性連接至第一儲存電容器Cst1的第一上部電極UE1。透例如，第一發射組件EMU1的第一電極ELT1(或第一像素電極)可以透過第一接觸器CNT1電性連接至第一接觸電極CNE1。在一個或多個實施例中，第一接觸電極CNE1可以在平面圖中與第一儲存電容器Cst1的第一上部電極UE1重疊，並且可以通過接觸孔與第一上部電極UE1電性連接。
第二像素電路SPXC2可以電性連接至第二發射組件EMU2。例如，第二發射組件EMU2可以透過第二接觸器CNT2電性連接至第二接觸電極CNE2，並且可以透過第二接觸電極CNE2電性連接至第二儲存電容器Cst2的第二上部電極UE2。例如，第二發射組件EMU2的第一電極ELT1(或第一像素電極)可以透過第二接觸器CNT2電性連接至第二接觸電極CNE2。在一個或多個實施例中，第二接觸電極CNE2可以在平面圖中與第二儲存電容器Cst2的第二上部電極UE2重疊，並且可以通過接觸孔與第二上部電極UE2電性連接。
第三像素電路SPXC3可以電性連接至第三發射組件EMU3。例如，第三發射組件EMU3可以透過第三接觸器CNT3電性連接至第三接觸電極CNE3，並且可以透過第三接觸電極CNE3電性連接至第三儲存電容器Cst3的第三上部電極UE3。例如，第三發射組件EMU3的第一電極ELT1(或像素電極)可以透過第三接觸器CNT3電性連接至第三接觸電極CNE3。在一個或多個實施例中，第三接觸電極CNE3可以在平面圖中與第三儲存電容器Cst3的第三上部電極UE3重疊，並且可以通過接觸孔與第三上部電極UE3電性連接。
第一接觸電極CNE1、第二接觸電極CNE2、以及第三接觸電極CNE3各別可以由第二導電層C2形成，並且可以設置在閘極絕緣層GI上。例如，第一接觸電極CNE1、第二接觸電極CNE2、以及第三接觸電極CNE3各別可以具有由依序或重複地堆疊鈦(Ti)、銅(Cu)、及/或氧化銦錫(ITO)形成的多層結構。在此情況下，由於可以改善肇因於氧化層(例如，氧化鋁層)的接觸電阻，因此可以減少來自接觸器CNT的發熱以及顯示裝置DD(或顯示面板DP)的亮度降低的問題。
第一接觸器CNT1、第二接觸器CNT2、以及第三接觸器CNT3可以具有實質上相似或相同的結構。在下文中，將第一接觸器CNT1、第二接觸器CNT2、以及第三接觸器CNT3中的第一接觸器CNT1作為代表性示例來進行說明，並將簡化第二接觸器CNT2以及第三接觸器CNT3的說明。
層間絕緣層ILD可以設置在第一接觸電極CNE1上。層間絕緣層ILD可以部分地打開以，至少在非發射區域NEA中，包含第一接觸器CNT1，第一接觸電極CNE1的一個區域透過第一接觸器CNT1而暴露出。鈍化層PSV可以設置在層間絕緣層ILD上。鈍化層PSV可以部分地打開以暴露出第一接觸電極CNE1的一個區域。通孔層VIA可以設置在鈍化層PSV上。通孔層VIA可以部分地打開，以透過層間絕緣層ILD的第一接觸器CNT1暴露出的第一接觸電極CNE1的一個區域。第一絕緣層INS1可以設置在通孔層VIA上。第一絕緣層INS1可以部分地打開以暴露第一接觸電極CNE1的一個區域。第二絕緣層INS2可以設置在第一絕緣層INS1上。第二絕緣層INS2可以部分地打開以暴露第一接觸電極CNE1的一個區域。
第一電極ELT1可以設置在第二絕緣層INS2上。第一電極ELT1可以直接接觸透過第一接觸器CNT1暴露出的第一接觸電極CNE1。在由第二導電層C2(或閘極導電層)形成的第一像素電路SPXC1(或像素電路層PCL)的第一接觸電極CNE1直接接觸由第五導電層C5形成的第一發射組件EMU1(或顯示元件層DPL)的第一電極ELT1的情況下，可以減少或最小化接觸電阻，從而可以減少顯示裝置DD(或顯示面板DP)的發熱問題以及亮度降低問題。
在下文中，將基於第8圖來詳細說明像素PXL的發射組件EMU。像素PXL可以包含設置在顯示元件層DPL中的發射組件EMU。發射組件EMU可以包含第一發射組件EMU1、第二發射組件EMU2、以及第三發射組件EMU3。
第一發射組件EMU1、第二發射組件EMU2、以及第三發射組件EMU3中的每一個可以包含發光元件LD，其電性連接至對應的像素電路PXC並且配置為發射光，以及電極(或電極圖案)，其電性連接至發光元件LD。例如，第一發射組件EMU1可以包含電性連接至第一像素電路SPXC1的發光元件LD、以及電性連接至發光元件LD的電極。第二發射組件EMU2可以包含電性連接至第二像素電路SPXC2的發光元件LD、以及電性連接至發光元件LD的電極。第三發射組件EMU3可以包含電性連接至第三像素電路SPXC3的發光元件LD、以及電性連接至發光元件LD的電極。第一像素電路SPXC1以及第一發射組件EMU1可以形成第一子像素SPXL1。第二像素電路SPXC2以及第二發射組件EMU2可以形成第二子像素SPXL2。第三像素電路SPXC3以及第三發射組件EMU3可以形成第三子像素SPXL3。
第一子像素SPXL1可以包含第一發射區域EMA1以及包圍第一發射區域EMA1的至少一側的非發射區域NEA。第二子像素SPXL2可以包含第二發射區域EMA2以及包圍第二發射區域EMA2的至少一側的非發射區域NEA。第三子像素SPXL3可以包含第三發射區域EMA3以及包圍第三發射區域EMA3的至少一側的非發射區域NEA。
顯示元件層DPL可以包含設置在非發射區域NEA中的擋牆BNK。
擋牆BNK可以為像素定義層，其作為定義(或劃分)第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3的結構。例如，擋牆BNK可以為定義相鄰子像素SPXL的相應發射區域EMA的結構。擋牆BNK可以在向各子像素SPXL供應(或注入)發光元件LD的製程中定義發光元件LD的供應位置。例如，由於各子像素SPXL的發射區域EMA由擋牆BNK來定義(或劃分)，因此可以將包含目標量及/或目標類型的發光元件LD的混合溶液(例如，墨水)供應至(或注入)至對應的發射區域EMA。
在一個或多個實施例中，擋牆BNK可以包含至少一種遮光材料及/或反射材料(或散射材料)，從而防止光(或光線)在相鄰子像素SPXL之間洩漏的光洩漏缺陷。在一個或多個實施例中，擋牆BNK可以包含透明材料(或物質)。透明材料可以包含，例如，聚醯胺樹脂、聚醯亞胺樹脂、及其相似物，但本揭露不限定於此。在一個或多個實施例中，為了增強從各子像素SPXL發射的光的效率，可以在擋牆BNK上設置及/或形成單獨的反射材料層。
擋牆BNK可以在像素區域PXA中包含暴露出設置於其下的組件的開口區域。在一個或多個實施例中，第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3可分別由擋牆BNK的開口區域定義。第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3可以各別地對應於擋牆BNK的開口區域。
由於擋牆BNK設置在第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3之間的非發射區NEA中，因此可以確定將向其供應(或注入)發光元件LD的像素區域PXA的供應(或注入)區域。因此，在供應發光元件LD至像素PXL的步驟中，可以防止將發光元件LD供應到非期望的區域，並且可以有效地將發光元件LD供應至第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3中的每一個。因此，可以防止不必要地浪費發光元件LD。可以降低顯示裝置DD的製造成本。
第一發射組件EMU1、第二發射組件EMU2、以及第三發射組件EMU3中的每一個可以包含電極ELT、與電極ELT電性連接的發光元件LD，以及設置在對應於電極ELT的位置的對準電極ALE。例如，第一發射組件EMU1、第二發射組件EMU2、以及第三發射組件EMU3中的每一個，其包含第一電極ELT1(或第一像素電極)、第二電極ELT2(或第一橋接電極)、第三電極ELT3(或第二橋接電極)、第四電極ELT4(或第三橋接電極)、第五電極ELT5(或第二像素電極)、發光元件LD、以及第一對準電極ALE1及第二對準電極ALE2。電極ELT及/或對準電極ALE的數量、形狀、尺寸、佈置結構、及其相似特性可以根據第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3(具體地，第一發射組件EMU1、第二發射組件EMU2及第三發射組件EMU3)的結構以各種方式來進行變更。
在一個或多個實施例中，基於其上設置(或定位)有第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3的基板SUB的一個表面，對準電極ALE、發光元件LD、以及電極ELT可以依照所列的順序來設置，但本揭露不限定於此。在一個或多個實施例中，形成第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3(或第一發射組件EMU1、第二發射組件EMU2、以及第三發射組件EMU3)的電極的位置以及形成順序可以以各種方式進行變更。
對準電極ALE可以包含在第一方向DR1上彼此分隔開的第一對準電極ALE1以及第二對準電極ALE2。在一個或多個實施例中，第一對準電極ALE1以及第二對準電極ALE2可以在第二方向DR2上延伸。在第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3中的至少一個之中，第一對準電極ALE1以及第二對準電極ALE2可以依照第二對準電極ALE2、第一對準電極ALE1、以及第二對準電極ALE2的順序沿第一方向DR1來佈置。第一對準電極ALE1以及第二對準電極ALE2中的每一個可以具有條狀形狀(bar-like shape)，其在第二方向DR2上延伸並在第一方向DR1上具有一定的寬度，但本揭露不限定於此。
在發光元件LD於第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3中的每一個進行對準之前，各對準電極ALE可以接收到部分的對準訊號，且因此可以用作用於對發光元件LD進行對準的電極(或對準線)。在對發光元件LD進行對準的步驟中，第一對準電極ALE1可以接收第一對準訊號，並且第二對準電極ALE2可以接收第二對準訊號。
上述的第一及第二對準訊號可以為各別具有電壓差及/或相位差以使得發光元件LD能夠在第一對準電極ALE1與第二對準電極ALE2之間進行對準的訊號。第一及第二對準訊號中的至少一個可以為交流(AC)訊號，但本揭露不限定於此。
在一個或多個實施例中，第一對準電極ALE1可以通過第一通孔(參照第12圖的「VIH1」)電性連接至第一電源線PL1，藉此，在驅動發光元件LD的步驟中，第一對準電極ALE1可以從第一電源線PL1向第一驅動電源VDD供應電壓。第二對準電極ALE2可以通過第二通孔VIH2電性連接至第二電源線PL2(例如，參照第12圖)，藉此，在驅動發光元件LD的步驟中，第二對準電極ALE2可以從第二電源線PL2向第二驅動電源VSS供應電壓。
第一對準電極ALE1以及第二對準電極ALE2可以共同佈置為在第二方向DR2上與子像素SPXL相鄰。換句話說，子像素SPXL可以共用第一對準電極ALE1以及第二對準電極ALE2。在此，本揭露不限定於此。在一個或多個實施例中，可以移除第一對準電極ALE1的一部分。第一對準電極ALE1以及第二對準電極ALE2可以由第四導電層C4形成。
擋牆圖案BNP可以設置在第一對準電極ALE1以及第二對準電極ALE2之下，以改變第一對準電極ALE1以及第二對準電極ALE2的表面輪廓(或形狀)，使得從發光元件LD發射的光可以被引導至顯示裝置DD(或顯示面板DP)的影像顯示方向。擋牆圖案BNP可以為支撐第一對準電極ALE1以及第二對準電極ALE2中的每一個的支撐元件。
擋牆圖案BNP可以設置及/或形成於像素電路層PCL上。例如，擋牆圖案BNP可以設置及/或形成於像素電路層PCL的通孔層上。各擋牆圖案BNP可以由單獨的圖案形成，此圖案獨立地設置在第一對準電極ALE1以及第二對準電極ALE2中的每一個之下，使得單獨的圖案與第一對準電極ALE1以及第二對準電極ALE2中對應的一個的一部分重疊。在一個或多個實施例中，擋牆圖案BNP可以由一體圖案(integrated pattern)形成，一體圖案具有對應於第一發射區域EMA1、第二發射區域EMA2、以及第三發射區域EMA3中的每一個的第一對準電極ALE1與第二對準電極ALE2之間的區域的開口或凹槽，並且通常在顯示區域DA中一體地形成。
由於擋牆圖案BNP設置在對準電極ALE的相應部分區域之下，對準電極ALE的相應部分區域可以在形成相應擋牆圖案BNP的區域中在像素PXL的向上方向上突出，即在第三方向DR3上。
擋牆圖案BNP可以為包含無機材料的無機絕緣層或包含有機材料的有機絕緣層。在一個或多個實施例中，各擋牆圖案BNP可以包含具有單層結構的有機層及/或具有單層結構的無機層，但本揭露不限定於此。在一個或多個實施例中，擋牆圖案BNP可以以多層結構的形式來設置，多層結構透過堆疊至少一個有機絕緣層以及至少一個無機絕緣層來形成。然而，擋牆圖案BNP的材料不限定於前述實施例。在一個或多個實施例中，擋牆圖案BNP可以包含導電材料(或導電物質)。擋牆圖案BNP的形狀可以在一定範圍內以各種方式變更，在此範圍內可以增強從發光元件LD發射的光的效率。
第一對準電極ALE1以及第二對準電極ALE2各別可以由具有反射率(或一定反射率)的材料來形成，以使得從發光元件LD發射的光在顯示裝置DD的影像顯示方向上行進。例如，第一對準電極ALE1以及第二對準電極ALE2各別可以由導電材料(或物質)形成。導電材料可以包含不透明金屬，其適合在顯示裝置DD的影像顯示方向(或顯示元件層DPL的向上方向)上反射從發光元件LD發射的光。例如，不透明金屬可以包含諸如銀(Ag)、鎂(Mg)、鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鈦(Ti)、及其合金的金屬。然而，第一對準電極ALE1以及第二對準電極ALE2的材料不限定於前述實施例。在一個或多個實施例中，第一對準電極ALE1以及第二對準電極ALE2各別可以包含透明導電材料(或物質)。透明導電材料(或物質)可以包含諸如氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO x)、氧化銦鎵鋅(IGZO)、以及氧化銦錫鋅(ITZO)的透明導電氧化物，以及諸如聚(3,4-乙烯二氧噻吩)(poly(3,4-ethylenediO xythiophene)，PEDOT)的導電聚合物。在第一對準電極ALE1以及第二對準電極ALE2各別包含透明導電材料(或物質)的情況下，則可以添加由不透明金屬形成的單獨導電層，其用於在顯示裝置DD的影像顯示方向上反射從發光元件LD發射的光。然而，第一對準電極ALE1以及第二對準電極ALE2的材料並不限定於前述材料。
雖然第一對準電極ALE1以及第二對準電極ALE2各別可以以單層結構的形式來設置及/或形成，但本揭露不限定於此。在一個或多個實施例中，第一對準電極ALE1以及第二對準電極ALE2各別可以設置及/或形成為具有由金屬、合金、導電氧化物、以及導電聚合物中的至少兩種材料堆疊而成的多層結構。第一對準電極ALE1以及第二對準電極ALE2各別可以以包含至少兩層的多層結構的形式來設置，以減少或最小化當訊號被傳輸至發光元件LD的相對端(例如，第一端EP1以及第二端EP2)時由於訊號延遲而導致的失真。
在擋牆圖案BNP及/或對準電極ALE包含反射材料的情況下，則可以在發光元件LD周圍形成反射壁結構。因此，從發光元件LD發射的光可以在各像素PXL的向上方向上(例如，在包含預定視角範圍的顯示面板DP的正面方向上)發射，從而可以改善顯示裝置DD(或顯示面板DP)的光輸出效率。
在下文中，將說明基於第9圖的第一子像素SPXL1的結構。為方便說明，將省略與上述內容相同的相同配置的重複說明。
雖然至少兩個到數十個發光元件LD可以對準及/或設置在第一發射區域EMA1的第一子像素SPXL1中，但發光元件LD的數量不限定於此。在一個或多個實施例中，在第一發射區域EMA1中對準及/或設置的發光元件LD的數量可以以各種方式進行變更。
發光元件LD各別可以設置或位於第一對準電極ALE1與第二對準電極ALE2之間。在平面圖中，各發光元件LD可以包含第一端EP1以及第二端EP2，其在其縱向上位於發光元件LD的各別的相對端，例如在第一方向DR1(例如，發光元件LD的第一端EP1以及第二端EP2可以彼此相對)。在一個或多個實施例中，包含p型半導體層的第二半導體層(參照第1圖的「13」)可以設置或位於EP1的第一端EP1(或p型端)，並且包含n型半導體層的第一半導體層(參照第1圖的「11」)可以設置或位於第二端EP2(或n型端)。
發光元件LD可以設置在彼此分隔開的位置並且實質上彼此平行地對準。發光元件LD彼此分隔開的距離沒有特別的限制。在一個或多個實施例中，複數個發光元件LD可以設置為彼此相鄰以形成一個群組，並且另一些複數個發光元件LD可以以固定的間隔彼此分隔開以形成一個群組。發光元件LD可以在一個方向上以不均勻的密度來進行對準。
各發光元件LD可以發射彩色光及/或白光中的任意一種。各發光元件LD可以在第一對準電極ALE1與第二對準電極ALE2之間對準，使得其縱向平行於第一方向DR1。發光元件LD可以以在墨水中的擴散形式來設置，並且可以供應(或注入)至第一發射區域EMA1。發光元件LD可以透過噴墨列印方案、狹縫塗佈方案、或者其它各種方案來注入(或供應)至第一發射區域EMA1。例如，發光元件LD可以與揮發性溶劑混合，且接續透過噴墨列印方案或者狹縫塗佈方案注入(或供應)至第一發射區域EMA1。在此，如果第一對準電極ALE1以及第二對準電極ALE2分別供應有對應的對準訊號，則第二對準電極ALE2與第一對準電極ALE1之間可以形成電場。發光元件LD可以透過電場在期望的區域中進行對準。在發光元件LD對準後，可以透過揮發方案或其他方案來移除溶劑。藉此，各別具有平行於第一方向DR1的縱向的發光元件LD可以在對準電極ALE之間可靠地進行對準。
在一個或多個實施例中，發光元件LD可以包含第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4。
第一發光元件LD1可以在第一對準電極ALE1與第二對準電極ALE2的左上端區域之間進行對準，並且電性連接至第一電極ELT1以及第二電極ELT2。第一發光元件LD1可以包含設置為與第一對準電極ALE1相鄰的第一端EP1以及設置為與第二對準電極ALE2相鄰的第二端EP2。第一發光元件LD1的第一端EP1可以電性連接至第一電極ELT1。第一發光元件LD1的第二端EP2可以電性連接至第二電極ELT2。
第二發光元件LD2可以在第一對準電極ALE1與第二對準電極ALE2的左下端區域之間進行對準，並且電性連接至第二電極ELT2以及第三電極ELT3。第二發光元件LD2可以包含設置為與第一對準電極ALE1相鄰的第一端EP1以及設置為與第二對準電極ALE2相鄰的第二端EP2。第二發光元件LD2的第一端EP1可以電性連接至第二電極ELT2。第二發光元件LD2的第二端EP2可以電性連接至第三電極ELT3。
第三發光元件LD3可以在第一對準電極ALE1與第二對準電極ALE2的右下端區域之間進行對準，並且電性連接至第三電極ELT3以及第四電極ELT4。第三發光元件LD3可以包含設置為與第一對準電極ALE1相鄰的第一端EP1以及設置為與第二對準電極ALE2相鄰的第二端EP2。第三發光元件LD3的第一端EP1可以電性連接至第三電極ELT3。第三發光元件LD3的第二端EP2可以電性連接至第四電極ELT4。
第四發光元件LD4可以在第一對準電極ALE1與第二對準電極ALE2的右上端區域之間進行對準，並且電性連接至第四電極ELT4以及第五電極ELT5。第四發光元件LD4可以包含設置為與第一對準電極ALE1相鄰的第一端EP1以及設置為與第二對準電極ALE2相鄰的第二端EP2。第四發光元件LD4的第一端EP1可以電性連接至第四電極ELT4。第四發光元件LD4的第二端EP2可以電性連接至第五電極ELT5。
如上所述，第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4的第一端EP1可以設置為鄰近於對應的第一對準電極ALE1。第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4的第二端EP2可以設置為鄰近於對應的第二對準電極ALE2。
在平面圖中，第一發光元件LD1可以設置在第一發射區域EMA1的左上端區域，第二發光元件LD2可以設置在第一發射區域EMA1的左下端區域，第三發光元件LD3可以設置在第一發射區域EMA1的右下端區域，並且第四發光元件LD4可以設置在第一發射區域EMA1的右上端區域。在此，發光元件LD的佈置及/或連接結構可以根據第一發射組件EMU1的結構及/或串聯級數而以各種方式進行變更。
第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4中的每一個可以由發光二極體形成，其由具有無機晶體結構的材料製成並且具有超小型尺寸，例如，範圍從奈米尺度至微米尺度的尺寸。
電極ELT可以設置在至少第一發射區域EMA1，並且各電極ELT可以設置在對應於至少一個對準電極ALE以及發光元件LD的位置。例如，電極ELT可以形成於對準電極ALE及/或發光元件LD上，使得各電極ELT與對應的對準電極ALE及/或對應的發光元件LD重疊，由此電極ELT可以電性連接至發光元件LD。
第一電極ELT1(或第一像素電極)可以設置在第一對準電極ALE1的第一區域(例如，左上端區域)以及第一發光元件LD1的第一端EP1上，且因此電性連接至第一發光元件LD1的第一端EP1。第一電極ELT1可以由第五導電層C5形成。
第二電極ELT2可以設置在第二對準電極ALE2的第一區域(例如，上端區域)上，其與第一對準電極ALE1的第一區域相對，且設置在第一發光元件LD1的第二端EP2上，且因此電性連接至第一發光元件LD1的第二端EP2。此外，第二電極ELT2可以設置在第一對準電極ALE1的第二區域(例如，左下端區域)以及第二發光元件LD2的第一端EP1上，且因此電性連接至第二發光元件LD2的第一端EP1。例如，第二電極ELT2可以為第一橋接電極，其在第一發射區域EMA1中將第一發光元件LD1的第二端EP2與第二發光元件LD2的第一端EP1彼此電性連接。為此，第二電極ELT2可以具有彎曲的形狀。例如，第二電極ELT2可以在設置有至少一個第一發光元件LD1的區域與設置有至少一個第二發光元件LD2的區域之間的邊界上具有彎曲(bent)或曲形(curved)的結構。第二電極ELT2可以由第六導電層C6形成。
第三電極ELT3可以設置在第二對準電極ALE2的第二區域(例如，下端區域)以及第二發光元件LD2的第二端EP2上，從而電性連接至第二發光元件LD2的第二端EP2。此外，第三電極ELT3可以設置在第一對準電極ALE1的第三區域(例如，右下端區域)以及第三發光元件LD3的第一端EP1上，從而電性連接至第三發光元件LD3的第一端EP1。例如，第三電極ELT3可以在第一發射區域EMA1中將第二發光元件LD2的第二端EP2以及第三發光元件LD3的第一端EP1彼此電性連接。為此，第三電極ELT3可以具有彎曲的形狀。例如，第三電極ELT3可以在設置有至少一個第二發光元件LD2的區域與設置有至少一個第三發光元件LD3的區域之間的邊界上具有彎曲或曲形的結構。第三電極ELT3可以由第五導電層C5形成。
第四電極ELT4可以設置在第二對準電極ALE2的第二區域(例如，下端區域)上，其與第一對準電極ALE1的第三區域相對，且設置在第三發光元件LD3的第二端EP2上，且因此電性連接至第三發光元件LD3的第二端EP2。此外，第四電極ELT4可以設置在第一對準電極ALE1的第四區域(例如，右上端區域)以及第四發光元件LD4的第一端EP1上，從而電性連接至第四發光元件LD4的第一端EP1。例如，第四電極ELT4可以在第一發射區域EMA1中將第三發光元件LD3的第二端EP2以及第四發光元件LD4的第一端EP1彼此電性連接。為此，第四電極ELT4可以具有彎曲的形狀。例如，第四電極ELT4可以在設置有至少一個第三發光元件LD3的區域與設置有至少一個第四發光元件LD4的區域之間的邊界上具有彎曲或曲形的結構。第四電極ELT4可以由第六導電層C6形成。
第五電極ELT5可以設置在第二對準電極ALE2的第一區域(例如，上端區域)以及第四發光元件LD4的第二端EP2上，從而電性連接至第四發光元件LD4的第二端EP2。第五電極ELT5可以由第五導電層C5形成。
藉由此方式，在對準電極ALE之間進行對準的發光元件LD可以透過使用電極ELT來以期望的形式連接。例如，第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4可以使用電極ELT來依序地以串聯方式電性連接。
在一個或多個實施例中，第一子像素SPXL1的第一電極ELT1可以透過第一接觸器CNT1電性連接至第一接觸電極CNE1。第二子像素SPXL2的第一電極ELT1可以透過第二接觸器CNT2電性連接至第二接觸電極CNE2。第三子像素SPXL3的第一電極ELT1可以透過第三接觸器CNT3電性連接至第三接觸電極CNE3。第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3中的每一個的電極ELT可以為驅動電極，其設置為驅動設置在對應的子像素SPXL的發射區域EMA中的發光元件LD的電極。
第一子像素SPXL1(或第一發射組件EMU1)可以進一步包含電性連接至電極ELT的子電極SLT。子電極SLT可以包含第一子電極SLT1、第二子電極SLT2、第三子電極SLT3、以及第四子電極SLT4。在一個或多個實施例中，第一子電極SLT1可以電性連接至第二電極ELT2。第二子電極SLT2可以電性連接至第三電極ELT3。第三子電極SLT3可以電性連接至第四電極ELT4。第四子電極SLT4可以電性連接至第五電極ELT5。
第一子電極SLT1可以由第六導電層C6形成。第二子電極SLT2可以由第五導電層C5形成。第三子電極SLT3可以由第六導電層C6形成。第四子電極SLT4可以由第五導電層C5形成。
第一子電極SLT1可以與第二電極ELT2一體地設置。第二子電極SLT2可以與第三電極ELT3一體地設置。第三子電極SLT3可以與第四電極ELT4一體地設置。第四子電極SLT4可以與第五電極ELT5一體地設置。然而，本揭露並不限定於此。
第一子電極SLT1、第二子電極SLT2、第三子電極SLT3、以及第四子電極SLT4中的每一個可以透過第一連接器CN1以及第二連接器CN2電性連接至對應的電極ELT。例如，第一子電極SLT1、第二子電極SLT2、第三子電極SLT3、以及第四子電極SLT4的第一端可以透過第一連接器CN1電性連接至對應的電極ELT，並且其第二端可以透過第二連接器CN2電性連接至對應的電極ELT。例如，第一連接器CN1及/或第二連接器CN2可以與子電極SLT及/或電極ELT一體地設置，並且設置在與子電極SLT及/或電極ELT相同的層上，但本揭露不限定於此。
子電極SLT可以在第二方向DR2上延伸，並且可以在第一方向DR1上與電極ELT分隔開。第一連接器CN1及/或第二連接器CN2可以在子電極SLT與電極ELT之間在第一方向DR1上延伸。因此，在設置有與電極ELT電性連接的子電極SLT的情況下，可以減輕第一子像素SPXL1(或像素PXL)的暗點缺陷。在一個或多個實施例中，子電極SLT可以設置在擋牆BNK上，並且可以與擋牆BNK重疊。例如，第一子電極SLT1、第二子電極SLT2、第三子電極SLT3、以及第四子電極SLT4中的每一個可以設置在擋牆BNK上，並且可以在平面圖中與擋牆BNK重疊。
第一子像素SPXL1的至少一個子電極SLT可以與相鄰的子像素SPXL的至少一個子電極SLT電性連接。例如，第一子像素SPXL1的第四子電極SLT4可以電性連接至第二子像素SPXL2的第四子電極SLT4。
在一個或多個實施例中，子像素SPXL的至少一個子電極SLT可以透過中間電極IE與相鄰的子像素SPXL的至少一個子電極SLT電性連接。例如，第一子像素SPXL1的第四子電極SLT4可以透過中間電極IE與第二子像素SPXL2的第四子電極SLT4電性連接。
中間電極IE可以設置在相鄰的子像素SPXL之間的邊界上或者在其之間的空間中，例如在非發射區域NEA中，並且可以連接至各相鄰子像素SPXL的至少一個子電極SLT。中間電極IE可以與子像素SPXL的至少一個子電極SLT一體地設置，且設置在與至少一個子電極SLT相同的層上，但本揭露不限定於此。
第四子電極SLT4的第一子像素SPXL1可以與第二子像素SPXL2的第四子電極SLT4分隔開。第一子像素SPXL1的第四子電極SLT4以及第二子像素SPXL2的第四子電極SLT4可以透過中間電極IE彼此電性連接。中間電極IE可以與第一子像素SPXL1的第四子電極SLT4及/或第二子像素SPXL2的第四子電極SLT4一體地設置，且設置在與其相同的層上，但本揭露不限定於此。
儘管第8圖示出了第三子像素SPXL3的子電極SLT與第一子像素SPXL1的子電極SLT及/或第二子像素SPXL2的子電極SLT分隔開的情況，但本揭露不限定於此。在一個或多個實施例中，第三子像素SPXL3的至少一個子電極SLT可以電性連接至第一子像素SPXL1的至少一個子電極SLT及/或第二子像素SPXL2的子電極SLT。
橋接線BRL可以設置在不同像素行上的相鄰子像素SPXL(或像素PXL)之間。橋接線BRL可以在第一方向DR1上延伸，並且可以與第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3中的每一個的電極ELT中的至少一個電性連接。橋接線BRL可以由第五導電層C5形成。橋接線BRL可以通過第三通孔(參照第12圖的「VIH3」)電性連接至第二電源線PL2，並且可以供應第二驅動電源VSS的電壓。
在一個或多個實施例中，第五電極ELT5中的第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3可以與橋接線BRL電性連接。第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3中的每一個的第五電極ELT5可以與橋接線BRL一體地形成，並且可以從橋接線BRL發散且在第二方向DR2上延伸。第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3的橋接線BRL以及第五電極ELT5可以具有網狀結構。由於橋接線BRL與第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3中的每一個的第五電極ELT5為彼此電性連接的，因此第一子像素SPXL1的第五電極ELT5、第二子像素SPXL2的第五電極ELT5、以及第三子像素SPXL3的第五電極ELT5可以彼此電性連接。
第一子像素SPXL1的第五電極ELT5可以在第二方向DR2上延伸，並且可以電性連接至位於第一子像素SPXL1上端的橋接線BRL。第二子像素SPXL2的第五電極ELT5可以在與第二方向DR2相反的方向上延伸，並且可以電性連接至位於第二子像素SPXL2下端的橋接線BRL。第三子像素SPXL3的第五電極ELT5可以在第二方向DR2上延伸，並且可以電性連接至位於第三子像素SPXL3上端的橋接線BRL。然而，各子像素SPXL的電極ELT與橋接線BRL之間的連接關係並不限定於此。電極ELT以及橋接線BRL的連接結構可以在電極ELT以及橋接線BRL可以形成網狀結構的範圍內以各種方式進行變更。
如上所述，在此情況下，從相鄰子像素SPXL的電極ELT中，作為陰極電極的第五電極ELT5彼此連接並且與橋接線BRL連接以形成網狀結構，可以減少橋接線BRL上的接觸點(contacts)的數量，從而可以確保在具有高解析度的顯示裝置DD中的設計空間，且可以降低電阻增加的風險，並且可以改善靜電放電。
在一個或多個實施例中，暴露出第一對準電極ALE1的部分區域的複數個開口OPN可以位於像素PXL的非發射區域NEA中。在第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3的至少一個子像素SPXL中出現亮點缺陷，並且對應的子像素SPXL需要進行修復的情況下，則可以設置開口OPN以移除對應的第一對準電極ALE1的暴露部分。在至少一個開口OPN中，虛設圖案DMP可以位於對應的第一對準電極ALE1的暴露部分上。虛設圖案DMP可以由第六導電層C6形成，並且可以透過與第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3中的每一個的第二電極ELT2以及第四電極ELT4實質上相似或相同的製程來形成，並且設置在與第二電極ELT2以及第四電極ELT4實質上相似或相同的層上。開口OPN的詳細說明將參照第12圖至第17圖以進行說明。
根據前述實施例，第一像素電路SPXC1的第一接觸電極CNE1以及第一發射組件EMU1的第一電極ELT1可以透過第一接觸器CNT1彼此直接地接觸，且因此可以彼此電性連接。第二像素電路SPXC2的第二接觸電極CNE2以及第二發射組件EMU2的第一電極ELT1可以透過第二接觸器CNT2彼此直接地接觸，且因此可以彼此電性連接。第三像素電路SPXC3的第三接觸電極CNE3以及第三發射組件EMU3的第一電極ELT1可以透過第三接觸器CNT3彼此直接地接觸，且因此可以彼此電性連接。因此，第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3中的每一個的發光元件LD可以在對應的子像素SPXL的發射區域EMA中對準，且接續可以由接觸電極CNE以及與其電性連接的第一電極ELT1來驅動。在此情況下，對準電極ALE可以僅用作用於對準發光元件LD的對準線，而不參與驅動發光元件LD的操作。因此，在對發光元件LD執行了對準製程之後，可以切斷一些對準電極ALE，從而可以省略用於獨立地驅動在第二方向DR2上彼此相鄰的子像素SPXL(或像素PXL)的電極分離製程，並且也可以省略用於電極分離製程的電極分離區域，藉此可以增加各子像素SPXL(或各像素PXL)的發射區域EMA的表面積。
在下文中，將參照第10圖以詳細說明第一子像素SPXL1的剖面結構。
第一子像素SPXL1可以包含由基板SUB、像素電路層PCL、以及顯示元件層DPL構成的顯示組件LEL。
像素電路層PCL以及顯示元件層DPL可以設置在基板SUB的一個表面上並且彼此重疊。例如，基板SUB的像素區域PXA可以包含設置在基板SUB的一個表面上的像素電路層PCL，以及設置在像素電路層PCL上的顯示元件層DPL。像素電路層PCL可以包含依序地堆疊在基板SUB上的緩衝層BFL、閘極絕緣層GI、層間絕緣層ILD、鈍化層PSV、以及通孔層VIA。
顯示元件層DPL可以包含擋牆圖案BNP、第一對準電極ALE1及第二對準電極ALE2、發光元件LD、電極ELT、及/或子電極SLT。
擋牆圖案BNP可以設置及/或形成於像素電路層PCL上，例如通孔層VIA上。擋牆圖案BNP可以為包含無機材料的無機絕緣層或者包含有機材料的有機絕緣層。在一個或多個實施例中，各擋牆圖案BNP可以包含具有單層結構的有機層及/或具有單層結構的無機層，但本揭露不限定於此。在一個或多個實施例中，擋牆圖案BNP可以以由至少一個有機絕緣層以及至少一個無機絕緣層堆疊而形成的多層結構的形式來設置。然而，擋牆圖案BNP的材料不限定於前述實施例。在一個或多個實施例中，擋牆圖案BNP可以包含導電材料(或導電物質)。擋牆圖案BNP的形狀可以在可增強從發光元件LD發射的光的效率的一定範圍內以各種方式進行變更。
擋牆圖案BNP可以用作各反射器。例如，擋牆圖案BNP，連同設置在其上的第一對準電極ALE1以及第二對準電極ALE2，可以用作反射器，其引導從發光元件LD發射的光沿著期望方向，從而可以增強第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3中的每一個的光輸出效率。
第一對準電極ALE1以及第二對準電極ALE2可以設置及/或形成在擋牆圖案BNP上。
第一對準電極ALE1以及第二對準電極ALE2可以設置及/或形成在像素電路層PCL(或通孔層VIA)以及擋牆圖案BNP上。
第一對準電極ALE1以及第二對準電極ALE2可以設置在同一平面上，並且在第三方向DR3上具有實質上相同的厚度(或相同的厚度)。第一對準電極ALE1以及第二對準電極ALE2可以透過相同的製程同步地(concurrently)(例如，同時地(simultaneously))形成，或者可以連續形成。
第一對準電極ALE1以及第二對準電極ALE2各別可以具有與設置於其下方的擋牆圖案BNP的輪廓相對應的形狀。
如果第一對準電極ALE1以及第二對準電極ALE2各別由具有反射率的導電材料形成，則從各發光元件LD的相對的第一端EP1以及第二端EP2發射的光的可以更可靠地在顯示裝置DD的影像顯示方向(例如，第三方向DR3)上行進。例如，如果第一對準電極ALE1以及第二對準電極ALE2具有與擋牆圖案BNP形狀相對應的傾斜表面或彎曲表面，並且設置為與各發光元件LD的相對的第一端EP1以及第二端EP2相對，則從各發光元件LD的相對的第一端EP1以及第二端EP2發射的光可以由第一對準電極ALE1以及第二對準電極ALE2反射，並且更可靠地在顯示裝置DD的影像顯示方向(例如，第三方向DR3)上行進。因此，可以增強從發光元件LD發射的光的效率。
第一絕緣層INS1可以設置在第一對準電極ALE1以及第二對準電極ALE2上。
第一絕緣層INS1可以設置及/或形成在第一對準電極ALE1以及第二對準電極ALE2的整體表面上。第一絕緣層INS1可以至少在非發射區域NEA中部分地打開，使得設置於其下的元件可以暴露出。例如，第一絕緣層INS1可以部分地打開(partially open)，以至少在非發射區域NEA中包含開口OPN，其各別暴露出第一對準電極ALE1的一個區域。
擋牆BNK可以設置在第一絕緣層INS1上。
擋牆BNK可以設置及/或形成在非發射區域NEA的第一絕緣層INS1上。擋牆BNK可以包圍第一子像素SPXL1的第一發射區域EMA1。
發光元件LD可以設置在第一絕緣層INS1上。發光元件LD可以設置在對準電極ALE之間的第一絕緣層INS1上。
例如，發光元件LD可以在噴墨列印方案或其相似方案中供應(或輸入)至第一發射區域EMA1。發光元件LD可以通過個別地施加至第一對準電極ALE1以及第二對準電極ALE2的訊號(或對準訊號)形成的電場，以在設置於第一對準電極ALE1與第二對準電極ALE2之間的區域中的第一絕緣層INS1的表面上進行對準。例如，供應至第一發射區域EMA1的發光元件LD可以佈置為使得其第一端EP1與第一對準電極ALE1相對，並且其第二端EP2與第二對準電極ALE2相對。
發光元件LD可以包含第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4。
第二絕緣層INS2(或絕緣圖案)可以設置在第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4中的每一個上。第二絕緣層INS2可以設置在第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4中的每一個上，並且部分地覆蓋第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4的外表面(例如，外周、或圓周表面、又或表面)，使得第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4的第一端EP1以及第二端EP2暴露至外部。
第二絕緣層INS2可以包含包含無機材料的無機絕緣層、或者有機絕緣層。例如，第二絕緣層INS2可以包含無機絕緣層，其適用於保護第一發光元件LD1、第二發光元件LD2、第三發光元件LD3及第四發光元件LD4中的每一個的主動層(參照第1圖的「12」)不受外部氧氣、水、或其相似物的影響。然而，本揭露並不限定於此。第二絕緣層INS2可以由包含有機材料的有機絕緣層來形成，其取決於應用有第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4的顯示裝置DD(或顯示面板DP)的設計條件及其相似特性。第二絕緣層INS2可以由單層或多層形成。
在第二絕緣層INS2形成之前第一絕緣層INS1以及發光元件LD之間存在有間隙(或空間)的情況下，則此間隙可以在形成第二絕緣層INS2的製程中使用第二絕緣層INS2進行填充。
由於第二絕緣層INS2形成在已經在第一發射區域EMA1中完全對準的第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4上，因此可以防止第一發光元件LD1、第二發光元件LD2、第三發光元件LD3、以及第四發光元件LD4從其對準位置被移除。
第二絕緣層INS2可以設置及/或形成在非發射區域NEA的第一絕緣層INS1上。第二絕緣層INS2可以至少在非發射區域NEA中部分地打開，使得設置於其下的元件可以暴露出。例如，第二絕緣層INS2可以部分地打開以包含對應於第一絕緣層INS1的開口OPN的複數個貫穿孔TH。
電極ELT可以形成在發光元件LD的相對端上，即第一端EP1以及第二端EP2，其未被第二絕緣層INS2覆蓋。
第一電極ELT1可以直接設置在第一發光元件LD1的第一端EP1上，並且可以接觸第一發光元件LD1的第一端EP1。
第二電極ELT2可以直接設置在第一發光元件LD1的第二端EP2上，並且可以接觸第一發光元件LD1的第二端EP2。此外，第二電極ELT2可以直接設置在第二發光元件LD2的第一端EP1上，並且可以接觸第二發光元件LD2的第一端EP1。換句話說，第二電極ELT2可以將第一發光元件LD1的第二端EP2與第二發光元件LD2的第一端EP1電性連接。
第三電極ELT3可以直接設置在第二發光元件LD2的第二端EP2上，並且可以接觸第二發光元件LD2的第二端EP2。此外，第三電極ELT3可以直接設置在第三發光元件LD3的第一端EP1上，並且可以接觸第三發光元件LD3的第一端EP1。換句話說，第三電極ELT3可以將第二發光元件LD2的第二端EP2與第三發光元件LD3的第一端EP1電性連接。
第四電極ELT4可以直接設置在第三發光元件LD3的第二端EP2上，並且可以接觸第三發光元件LD3的第二端EP2。此外，第四電極ELT4可以直接設置在第四發光元件LD4的第一端EP1上，並且可以接觸第四發光元件LD4的第一端EP1。換句話說，第四電極ELT4可以將第三發光元件LD3的第二端EP2與第四發光元件LD4的第一端EP1電性連接。
第五電極ELT5可以直接設置在第四發光元件LD4的第二端EP2上，並且可以接觸第四發光元件LD4的第二端EP2，從而可以與第四發光元件LD4的第二端EP2電性連接。
第一電極ELT1、第三電極ELT3、及/或第五電極ELT5可以由設置在第二絕緣層INS2上的第五導電層C5形成。第一電極ELT1、第三電極ELT3、及/或第五電極ELT5可以透過相同的製程同步地(例如，同時地)形成。第二電極ELT2及/或第四電極ELT4可以由設置在第三絕緣層INS3上的第六導電層C6形成。第二電極ELT2及/或第四電極ELT4可以通過相同的製程同步地(例如，同時地)形成。第三絕緣層INS3可以設置在第一電極ELT1、第三電極ELT3、及/或第五電極ELT5上。第二電極ELT2及/或第四電極ELT4可以設置在第三絕緣層INS3上。
第三絕緣層INS3可以設置在非發射區域NEA中的第二絕緣層INS2上。第三絕緣層INS3可以至少在非發射區域NEA中部分地打開，使得設置於其下的元件可以暴露出。例如，第三絕緣層INS3可以部分地打開，以包含對應於第一絕緣層INS1的開口OPN以及第二絕緣層INS2的貫穿孔TH的複數個接觸孔CH。
如上所述，在第三絕緣層INS3設置在由複數個導電層形成的電極ELT之間的情況下，電極ELT可以透過第三絕緣層INS3可靠地彼此分離，從而可以確保發光元件LD的第一端EP1與第二端EP2之間的電穩定性。
電極ELT各別可以由各種透明導電材料來形成。例如，電極ELT各別可以包含各種透明導電材料中的至少一種，透明導電材料包含氧化銦錫(ITO)、氧化銦鋅(IZO)、銦錫鋅氧化物(ITZO)、鋁鋅氧化物(AZO)、氧化鋅鎵(GZO)、氧化鋅錫(ZTO)、或者氧化鎵錫(GTO)，並且可以為實質上上透明或半透明的以提供令人期望的透射率。因此，從發光元件LD的第一端EP1以及第二端EP2發射的光可以穿透過電極ELT，且接續可以從顯示面板DP發射出。
子電極SLT可以設置在與各電極ELT相同的層。子電極SLT及彼此電性連接的電極ELT、以及連接子電極SLT與電極ELT的第一連接器CN1及第二連接器CN2可以一體地設置並且設置在相同的層。
例如，第一子電極SLT1可以與第二電極ELT2設置在相同的層。例如，第一子電極SLT1以及第二電極ELT2可以透過相同的製程同步地(例如，同時地)形成，但本揭露不限定於此。第二子電極SLT2可以設置在與第三電極ELT3相同的層。例如，第二子電極SLT2以及第三電極ELT3可以透過相同的製程同步地(例如，同時地)形成，但本揭露不限定於此。第三子電極SLT3可以設置在與第四電極ELT4相同的層。例如，第三子電極SLT3以及第四電極ELT4可以透過相同的製程同步地(例如，同時地)形成，但本揭露不限定於此。此外，第四子電極SLT4可以設置在與第五電極ELT5相同的層。例如，第四子電極SLT4以及第五電極ELT5可以透過相同的製程同步地(例如，同時地)形成，但本揭露不限定於此。
第11圖為根據一個或多個實施例的第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3的剖面圖。具體地，第11圖示出了包含分隔牆WL、色彩轉換層CCL、濾色器層CFL、及/或被覆層OC的光學層，其設置在參照第8圖至第10圖說明的第一子像素SPXL1的顯示組件LEL上。此光學層可以對應於參照第4圖說明的光學層LCL。
參照第1圖至第11圖，分隔牆WL(例如，「壩結構(dam structure)」或「牆結構(wall structure)」)可以設置在用於第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3的顯示組件LEL上。例如，分隔牆WL可以設置在第一子像素SPXL1、第二子像素SPXL2與第三子像素SPXL3之間或其之間的邊界上，並且包含各別地與第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3重疊的開口。分隔牆WL的各開口可以提設置有空間，其中可以設置有的色彩轉換層CCL。
分隔牆WL可以包含有機材料，例如丙烯酸樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、聚醯亞胺樹脂、聚酯樹脂、聚苯硫醚樹脂、或者苯並環丁烯。然而，本揭露並不限定於此。分隔牆WL可以包含各種無機材料，包含氧化矽(SiO x)、氮化矽(SiN x)、氮氧化矽(SiO xN y)、氮化鋁(AlN x)、氧化鋁(AlO x)、氧化鋯(ZrO x)、氧化鉿(HfO x)、以及氧化鈦(TiO x)。
在一個或多個實施例中，分隔牆WL可以包含至少一種遮光及/或反射材料。因此，可以防止相鄰地子像素SPXL之間發生光洩漏。例如，分隔牆WL可以包含至少一種黑色基質材料(black matrix material)及/或濾色器材料。例如，分隔牆WL可能由黑色不透明圖案形成，其可以阻擋光的透射。在一個或多個實施例中，可以在分隔牆WL的表面(例如側壁)上形成反射層或其相似物，以增加各子像素SPXL的光效率。
色彩轉換層CCL可以設置在顯示組件LEL上，顯示組件LEL在分隔牆WL的開口中包含發光元件LD。色彩轉換層CCL可以包含設置在第一子像素SPXL1中的第一色彩轉換層CCL1、設置在第二子像素SPXL2中的第二色彩轉換層CCL2、以及設置在第三子像素SPXL3中的光散射層LSL。
在一個或多個實施例中，第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3可以包含配置為發射相同顏色的光的發光元件LD。例如，第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3可以包含配置為發射第三顏色的光(或藍光)的發光元件LD。由於包含色彩轉換粒子的色彩轉換層CCL設置在第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3中的每一個中，因此可以顯示全彩影像。
第一色彩轉換層CCL1可以包含第一色彩轉換粒子，其用於將從發光元件LD發射的第三顏色的光轉換為第一顏色的光。例如，第一色彩轉換層CCL1可以包含複數個第一量子點QD1，其在諸如基礎樹脂的基質材料(matrix material)中擴散。
在一個或多個實施例中，在發光元件LD為配置為發射藍光的藍光發射元件且第一子像素SPXL1為紅色像素的情況下，第一色彩轉換層CCL1可以包含可以將從藍光發光元件發射的藍光轉換為紅光的第一量子點QD1。第一量子點QD1可以吸收藍光，根據能量躍遷改變其波長，從而發射紅光。在一個或多個實施例中，在第一子像素SPXL1為其它顏色的像素中的一種的情況下，第一色彩轉換層CCL1可以包含對應於第一子像素SPXL1的顏色的第一量子點QD1。
第二色彩轉換層CCL2可以包含第二色彩轉換粒子，其用於將從發光元件LD發射的第三顏色的光轉換為第二顏色的光。例如，第二色彩轉換層CCL2可以包含複數個第二量子點QD2，其諸如基礎樹脂的基質材料中擴散。
在一個或多個實施例中，在發光元件LD為配置為發射藍光的藍色發光元件並且第二子像素SPXL2為綠色像素的情況下，第二色彩轉換層CCL2可以包含可以將從藍色發光元件發射的藍光轉換為綠光的第二量子點QD2。第二個量子點QD2可以吸收藍光，根據能量躍遷改變其波長，從而發射綠光。在一個或多個實施例中，在第二子像素SPXL2為其它顏色的像素中的一種的情況下，第二色彩轉換層CCL2可以包含對應於第二子像素SPXL2的顏色的第二量子點QD2。
在一個或多個實施例中，由於在可見光區域中具有相對較短波長的藍光入射至第一量子點QD1以及第二量子點QD2中的每一個上，因此第一量子點QD1以及第二量子點QD2的吸收係數可以增加。因此，最終地，可以增強從第一子像素SPXL1以及第二子像素SPXL2發射的光的效率，並且可以確保令人滿意的色彩再現性。此外，由於用於第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3的發射組件EMU由配置為發射相同顏色的光的發光元件LD(例如，藍色發光元件)來形成，因此可以提高顯示裝置DD的製造效率。
光散射層LSL可以有效率地利用從發光元件LD發射的第三顏色的光(或藍光)。例如，在發光元件LD為配置為發射藍光的藍色發光元件並且第三子像素SPXL3為藍色像素的情況下，光散射層LSL可以包含至少一種類型的光散射體SCT，以有效率地利用從發光元件LD發射的光。
例如，光散射層LSL可以包含複數個光散射體SCT，其在諸如基礎樹脂的基質材料中擴散。例如，光散射層LSL可以包含由諸如二氧化矽(silica)的材料形成的光散射體SCT，但是光散射體SCT的構成材料不限定於此。光散射體SCT不僅可以設置在第三子像素SPXL3中，也可以進一步選擇性地包含在第一色彩轉換層CCL1或者第二色彩轉換層CCL2中。在一個或多個實施例中，可以省略光散射體SCT，並且光散射層LSL可以由透明聚合物形成。
第一覆蓋層CPL1可以設置在色彩轉換層CCL上。第一覆蓋層CPL1可以設置在第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3之上。第一覆蓋層CPL1可以覆蓋色彩轉換層CCL。第一覆蓋層CPL1可以防止色彩轉換層CCL受到因諸如水或空氣的外部雜質的滲透而導致的損壞或污染。
第一覆蓋層CPL1可以為無機層，並且由氮化矽(SiN x)、氮化鋁(AlN x)、氮化鈦(TiN x)、氧化矽(SiO x)、氧化鋁(AlO x)、氧化鈦(TiO x)、碳化矽(SiO xC y)、或者氮氧化矽(SiO xN y)形成。
折射率轉換層OPL可以設置在第一覆蓋層CPL1上。折射率轉換層OPL可以發揮透過全反射以回收色彩轉換層CCL所提供的光的作用，從而提高光取出效率(light extraction efficiency)。因此，折射率轉換層OPL可以具有相較於色彩轉換層CCL相對較低的折射率。例如，色彩轉換層CCL的折射率可以大約在1.6至2.0的範圍內，並且折射率轉換層OPL的折射率可以大約在1.1至1.3的範圍內。
第二覆蓋層CPL2可以設置在折射率轉換層OPL上。第二覆蓋層CPL2可以設置在第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3之上。第二覆蓋層CPL2可以覆蓋折射率轉換層OPL。第二覆蓋層CPL2可以防止折射率轉換層OPL受到諸如水或空氣的外部雜質的滲透而導致的損壞或污染。
第二覆蓋層CPL2可以為無機層，並且由氮化矽(SiN x)、氮化鋁(AlN x)、氮化鈦(TiN x)、氧化矽(SiO x)、氧化鋁(AlO x)、氧化鈦(TiO x)、碳氧化矽(SiO xC y)、或者氮氧化矽(SiO xN y)形成。
平坦化層PLL可以設置在第二覆蓋層CPL2上。平坦化層PLL可以設置在第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3上。
平坦化層PLL可以包含有機材料，例如丙烯酸樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、聚醯亞胺樹脂、聚酯樹脂、聚苯硫醚樹脂、或者苯並環丁烯(BCB)。然而，本揭露並不限定於此。平坦化層PLL可以包含各種類型的無機材料，無機材料包含氧化矽(SiO x)、氮化矽(SiN x)、氮氧化矽(SiO xN y)、氮化鋁(AlN x)、氧化鋁(AlO x)、氧化鋯(ZrO x)、氧化鉿(HfO x)、以及氧化鈦(TiO x)。
濾色器層CFL可以設置在平坦化層PLL上。濾色器層CFL可以包含對應於相應的子像素SPXL的濾色器(第一濾色器CF1、第二濾色器CF2及第三濾色器CF3)。由於設置了對應於第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3的相應顏色的濾色器(第一濾色器CF1、第二濾色器CF2及第三濾色器CF3)，因此可以顯示全彩影像。
濾色器層CFL可以包含設置在第一子像素SPXL1中且配置為使得從第一子像素SPXL1發射的光選擇性地通過其的第一濾色器CF1、設置在第二子像素SPXL2中且配置為使得從第二子像素SPXL2發射的光選擇性地通過其第二濾色器CF2、以及設置在第三子像素SPXL3中且配置為使得從第三子像素SPXL3發射的光選擇性地通過其的第三濾色器CF3。
在一個或多個實施例中，第一濾色器CF1、第二濾色器CF2、以及第三濾色器CF3可以分別為紅色濾色器、綠色濾色器、以及藍色濾色器，但本揭露不限定於此。在下文中，術語「濾色器CF」或「多個濾色器CF」將用於指定第一濾色器CF1、第二濾色器CF2及第三濾色器CF3中的任意濾色器，或者統稱作兩種或兩種以上的濾色器。
第一濾色器CF1可以在第三方向DR3上重疊第一子像素SPXL1的顯示組件LEL(或發光元件LD)以及第一色彩轉換層CCL1。第一濾色器CF1可以包含用於使得第一顏色的光(或紅光)選擇性地通過其的濾色器材料。例如，在第一子像素SPXL1為紅色像素的情況下，第一濾色器CF1可以包含紅色濾色器材料。
第二濾色器CF2可以在第三方向DR3上重疊第二子像素SPXL2的顯示組件LEL(或發光元件LD)以及第二色彩轉換層CCL2。第二濾色器CF2可以包含用於使得第二顏色的光(或綠光)選擇性地通過其的濾色器材料。例如，在第二子像素SPXL2為綠色像素的情況下，第二濾色器CF2可以包含綠色濾色器材料。
第三濾色器CF3可以在第三方向DR3上重疊第三子像素SPXL3的顯示組件LEL(或發光元件LD)以及的光散射層LSL。第三濾色器CF3可以包含用於使得第三顏色的光(或藍光)選擇性地通過其的濾色器材料。例如，在第三子像素SPXL3為藍色像素的情況下，第三濾色器CF3可以包含藍色濾色器材料。
遮光層BM可以設置在第一濾色器CF1、第二濾色器CF2與第三濾色器CF3之間。遮光層BM可以設置在第一子像素SPXL1、第二子像素SPXL2與第三子像素SPXL3之間或其之間的邊界上。對於遮光層BM的材料沒有特別的限制。包含黑色基質材料在內的各種遮光材料可以用於形成遮光層BM。在第一濾色器CF1、第二濾色器CF2與第三色濾色器CF3之間形成遮光層BM的情況下，可以防止從顯示裝置DD的前表面或側表面發生可見的混色缺陷。
被覆層OC可以設置在濾色器層CFL上。被覆層OC可以設置在第一子像素SPXL1、第二子像素SPXL2、以及第三子像素SPXL3上。被覆層OC可以覆蓋包含濾色器層CFL在內的下部組件。被覆層OC可以防止水或空氣滲透至下部組件中。此外，被覆層OC可以保護下部部件不受諸如灰塵的異物的影響。
被覆層OC可以包含諸如丙烯酸樹脂、環氧樹脂、酚醛樹脂、聚醯胺樹脂、聚醯亞胺樹脂、聚酯樹脂、聚苯硫醚樹脂、或者苯並環丁烯(BCB)的有機材料。然而，本揭露並不限定於此。被覆層OC可以包含各種無機材料，包含氧化矽(SiO x)、氮化矽(SiN x)、氮氧化矽(SiO xN y)、氮化鋁(AlN x)、氧化鋁(AlO x)、氧化鋯(ZrO x)、氧化鉿(HfO x)、以及氧化鈦(TiO x)。
第12圖為根據一個或多個實施例的第一像素PXL1以及第二像素PXL2的平面示意圖。第13圖為僅示出了共同設置於第12圖的第一像素PXL1以及第二像素PXL2中的擋牆BNK以及第一對準電極ALE1及第二對準電極ALE2的平面示意圖。第14圖以及第15圖為沿第12圖的線III-III’截取的剖面示意圖。第16圖為沿第12圖的線IV-IV’截取的剖面示意圖。第17圖為執行修復操作後的第12圖的第一像素PXL1以及第二像素PXL2的形式的平面示意圖。
在第12圖至第17圖中，第一像素PXL1以及第二像素PXL2中的每一個可以具有與參照第8圖至第10圖說明的像素PXL實質上相同或相似的結構，因此將參照第8圖至第10圖來說明第一像素PXL1以及第二像素PXL2中的每一個的配置。
第12圖至第17圖的實施例的說明將集中於與上述實施例的差異，以避免重複的說明。
參照第1圖至第17圖，顯示裝置DD(或顯示面板DP)可以包含設置為在第二方向DR2上彼此相鄰的第一像素PXL1以及第二像素PXL2。設置有第一像素PXL1的第一像素區域PXA1以及設置有第二像素PXL2的第二像素區域PXA2可以設置在顯示裝置DD的顯示區域DA中。例如，第一像素PXL1可以設置在第i像素行以及第j像素列上，並且第二像素PXL2可以設置在第i+1像素行以及第j像素列上。
橋接線BRL可以設置於在第二方向DR2上相鄰的像素PXL(或像素區域PXA)之間。例如，橋接線BRL可以設置在第一像素區域PXA1與第二像素區域PXA2之間或者其之間的邊界上。橋接線BRL可以通過第三通孔VIH3電性連接至第二電源線(參照第6圖的「PL2」)。第三通孔VIH3可以透過移除設置在橋接線BRL與第二電源線PL2之間的至少一個絕緣層的一部分而形成。
橋接線BRL可以電性連接至第一像素PXL1的一些元件以及第二像素PXL2的一些元件。例如，橋接線BRL可以電性連接至第一像素PXL1的第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3的各別的第五電極ELT5，以及第二像素PXL2的第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3的各別的第五電極ELT5。在一個或多個實施例中，橋接線BRL可以電性連接至第一像素PXL1以及第二像素PXL2的各子像素SPXL的陰極電極。
第一像素PXL1以及第二像素PXL2可以共用對準電極ALE。例如，第一對準電極ALE1以及第二對準電極ALE2可以共同設置在第一像素PXL1以及第二像素PXL2中。第一對準電極ALE1可以通過第一通孔VIH1電性連接至第一電源線(參照第6圖的「PL1」)。第二對準電極ALE2可以通過第二通孔VIH2電性連接至第二電源線(參照第6圖的「PL2」)。第一通孔VIH1可以由設置在第一電源線PL1與第一對準電極ALE1之間的至少一個絕緣層的一部分形成。第二通孔VIH2可以由設置在第二電源線PL2與第二對準電極ALE2之間的至少一個絕緣層的至少一部分形成。
在一個或多個實施例中，第一對準電極ALE1可以在驅動發光元件LD的操作中與第一電源線PL1電性連接，因此可以從第一電源線PL1向第一驅動電源VDD供應電壓。第二對準電極ALE2可以在驅動發光元件LD的操作中電性連接至第二電源線PL2，使得第二對準電極ALE2可以從第二電源線PL2向第二驅動電源VSS供應電壓。
第一對準電極ALE1的一個區域可以至少在非發射區域NEA中暴露至外部。例如，第一對準電極ALE1的一個區域可以通過開口OPN、與對應的開口OPN相關聯的貫穿孔TH、以及與貫穿孔TH相關聯的接觸孔CH中的對應的一個以暴露至外部。
開口OPN各別可以透過移除位於第一對準電極ALE1上的第一絕緣層INS1的一部分來形成，使得第一對準電極ALE1的一個區域可以至少在非發射區域NEA中暴露至外部。可以透過移除設置在至少非發射區域NEA中的第一絕緣層INS1上的第二絕緣層INS2的一部分以形成貫穿孔TH，使得貫穿孔TH可以對應於第一絕緣層INS1的對應的開口OPN。可以透過移除設置在至少非發射區域NEA中的第二絕緣層INS2上的第三絕緣層INS3的一部分以形成接觸孔CH，使得接觸孔CH可以對應於第二絕緣層INS2的貫穿孔TH。
橋接線BRL的一部分可以設置在第一對準電極ALE1的一個區域上，此區域通過多個開口OPN中的至少一個開口OPN而暴露出。虛設圖案DMP可以設置在橋接線BRL的一部分上。橋接線BRL可以由第五導電層C5形成。虛設圖案DMP可以由第六導電層C6形成。虛設圖案DMP可以設置在與第一像素PXL1以及第二像素PXL2的第一子像素SPXL1、第二子像素SPXL2及第三子像素SPXL3中的每一個的第二電極ELT2以及第四電極ELT4相同的層上。例如，虛設圖案DMP可以透過與第二電極ELT2以及第四電極ELT4相同的製程來形成，並且設置在與其相同的層上。
至少在非發射區域NEA中，通過第一絕緣層INS1的對應開口OPN、對應於對應開口OPN的第二絕緣層INS2的貫穿孔TH、以及對應於貫穿孔TH的第三絕緣層INS3的接觸孔CH以暴露至外部的第一對準電極ALE1及/或虛設圖案DMP的一個區域，其在對應的子像素SPXL中出現亮點缺陷時可以部分地斷開(或移除)，從而可以修復亮點缺陷。亮點缺陷可以為由以下事件引起的：當供應有來自第一電源線PL1的第一驅動電源VDD的電壓的第一對準電極ALE1與設置在其上的電極(例如，第一電極ELT1)重疊時，由於第一對準電極ALE1的階差(step difference)，使得第一驅動電源VDD的電壓透過第一對準電極ALE1與電極之間的短路而供應至電極。
在發生亮點缺陷的情況下，如第17圖所示，可以透過移除通過第一絕緣層INS1的開口OPN、第二絕緣層INS2的貫穿孔TH及第三絕緣層INS3的接觸孔CH(或者透過切斷暴露至外部的第一對準電極ALE1)而暴露至外部的第一對準電極ALE1的一個區域的一部分，來執行透過中斷第一電源線PL1與第一對準電極ALE1之間的電性連接來執行修復製程。例如，第一對準電極ALE1可以通過切斷通過開口OPN、貫穿孔TH及接觸孔CH暴露至外部的第一對準電極ALE1來浮接(float)。在前述製程期間，可以形成與第一對準電極ALE1分隔開的浮接圖案FTP。各浮接圖案FTP可以為與第一通孔VIH1重疊的第一對準電極ALE1的一部分。
如果橋接線BRL以及虛設圖案DMP設置在通過第一絕緣層INS1的開口OPN、第二絕緣層INS2的貫穿孔TH、以及第三絕緣層INS3的接觸孔CH而暴露出的第一對準電極ALE1的一個區域上，在前述修復製程中，虛設圖案DMP、橋接線BRL、以及第一對準電極ALE1的一個區域可以共同被移除(或切斷)。可以通過將虛設圖案DMP的一部分移除，使得虛設圖案DMP劃分為彼此分隔開的兩個子虛設圖案SDMP，並且兩個子虛設圖案SDMP可以保留在第一像素區域PXA1以及第二像素區域PXA2中。
由於第一對準電極ALE1與第一電源線PL1之間的電性連接透過前述修復製程(或方法)而中斷，因此第一對準電極ALE1可以浮接。因此，即使在第一對準電極ALE1以及設置在其上的電極(或第一電極ELT1)之間造成短路，第一驅動電源VDD的電壓也可以不傳輸至電極，從而可以減輕亮點缺陷，從而可以增強顯示裝置DD(或顯示面板DP)的可靠性。
在一個或多個實施例中，第一絕緣層INS1可以不包含開口OPN。在此情況下，如第15圖所示，第一對準電極ALE1可以由第一絕緣層INS1來覆蓋。在此，形成於第一絕緣層INS1上的第二絕緣層INS2可以部分地打開，以至少在非發射區域NEA中包含貫穿孔TH，其暴露出在第一對準電極ALE1上的第一絕緣層的一部分。形成於第二絕緣層INS2上的第三絕緣層INS3可以部分地打開，以至少在非發射區域NEA中包含對應於第二絕緣層INS2的貫穿孔TH的接觸孔CH。當執行上述修復製程時，透過第二絕緣層INS2的貫穿孔TH以及第三絕緣層INS3的接觸孔CH暴露出的第一絕緣層INS1的一個區域以及設置在第一絕緣層INS1的一個區域之下的第一對準電極ALE1皆可以被移除(或切斷)。
在下文中，將說明另一個實施例。在下文的實施例的說明中，將使用類似元件符號來指示上述配置以及相同的組件，並且將省略或簡化其的冗餘的說明。
第18圖為根據一個或多個實施例的第一像素PXL1以及第二像素PXL2的平面示意圖。第19圖為沿第18圖的線V-V’截取的剖面示意圖。第20圖為沿第18圖的線VI-VI’截取的剖面示意圖。第21圖為執行修復操作後的第18圖的第一像素PXL1以及第二像素PXL2的形式的平面示意圖。
參照第1圖至第11圖以及第18圖至第21圖，包含在第一像素PXL1以及第二像素PXL2中的每一個中的一些組件可以暴露至外部。例如，包含在第一像素PXL1以及第二像素PXL2中的中間電極IE可以通過第一接觸孔CH1暴露至外部。此外，包含在第一像素PXL1以及第二像素PXL2各別的第五電極ELT5可以通過第二接觸孔CH2暴露至外部。中間電極IE以及第五電極ELT5可以設置在相同的層。例如，中間電極IE以及第五電極ELT5可以透過相同的製程由第五導電層C5來形成。
第一接觸孔CH1可以透過移除位於中間電極IE上的第三絕緣層INS3的一部分來形成，使得中間電極IE的一個區域可以至少在非發射區域NEA中暴露出。在此，至少在非發射區域NEA中，設置在第三絕緣層INS3下的第二絕緣層INS2可以部分地打開以包含第一貫穿孔TH1，透過第一貫穿孔TH1在第三絕緣層INS3的第一接觸孔CH1中暴露出擋牆BNK。
可以通過移除至少在非發射區域NEA中的位於第五電極ELT5上的第三絕緣層INS3的一部分來形成第二接觸孔CH2，使得各第五電極ELT5的一個區域可以暴露出。在此，至少在非發射區域NEA中，設置在第三絕緣層INS3之下的第二絕緣層INS2可以部分地打開以包含第二貫穿孔TH2，透過第二貫穿孔TH2而在第三絕緣層INS3的第二接觸孔CH2中暴露出擋牆BNK。
在平面圖中，第三絕緣層INS3的第一接觸孔CH1以及第二接觸孔CH2可以與非發射區域NEA中的擋牆BNK重疊。
第一虛設圖案DMP1可以位於中間電極IE上，其通過第三絕緣層INS3的第一接觸孔CH1暴露至外部。第二虛設圖案DMP2可以位於各第五電極ELT5的一個區域上，其通過第三絕緣層INS3的第二接觸孔CH2暴露至外部。第一虛設圖案DMP1可以直接設置在中間電極IE上。第二虛設圖案DMP2可以直接設置在各第五電極ELT5的一個區域上。第一虛設圖案DMP1以及第二虛設圖案DMP2可以設置在相同的層。例如，第一虛設圖案DMP1以及第二虛設圖案DMP2可以透過相同的製程由第六導電層C6來形成。第一虛設圖案DMP1以及第二虛設圖案DMP2可以透過與第一像素PXL1以及第二像素PXL2中的每一個的第二電極ELT2以及第四電極ELT4相同的製程來形成。
第一虛設圖案DMP1可以為保護組件，其覆蓋通過第三絕緣層INS3的第一接觸孔CH1暴露出的中間電極IE，以防止中間電極IE受到蝕刻劑損壞，蝕刻劑為在形成由第六導電層C6形成的第二電極ELT2以及第四電極ELT4的製程期間所使用的。第二虛設圖案DMP2可以為保護組件，其覆蓋通過第三絕緣層INS3的第二接觸孔CH2暴露出的各第五電極ELT5，以防止第五電極ELT5蝕刻劑損壞，蝕刻劑為在形成第二電極ELT2以及第四電極ELT4的製程期間所使用的。
至少在非發射區域NEA，既有通過第一接觸孔CH1暴露的第一虛設圖案DMP1的第三絕緣層INS3以及設置於其下的中間電極IE，當在相應的子像素SPXL中引起亮點缺陷時，可以部分斷開(或去除)，從而允許該亮點缺陷得到修復。至少在非發射區域NEA中，當在對應的子像素SPXL中發生亮點缺陷時，通過第三絕緣層INS3的第二接觸孔CH2暴露出的第二虛設圖案DMP2以及設置於其下方的第五電極ELT5可以部分地斷開，從而使得亮點缺陷獲得修復。
在發生亮點缺陷的情況下，如第21圖所示，可以通過移除通過第三絕緣層INS3的第一接觸孔CH1暴露至外部的第一虛設圖案DMP1以及設置於其下方的中間電極IE(或切斷暴露出的的第一虛設圖案DMP1以及設置於其下方的中間電極IE)，以及透過移除通過第三絕緣層INS3的第二接觸孔CH2暴露至外部的第二虛設圖案DMP2以及設置於其下方的第五電極ELT5(或切斷暴露出的第二虛設圖案DMP2以及設置於其下方的第五電極ELT5)，來執行中斷相鄰子像素SPXL的第五電極ELT5之間的電性連接的修復製程。換句話說，在發生亮點缺陷的情況下，可以執行移除通過第一接觸孔CH1以及第二接觸孔CH2中的每一個而暴露至外部的一些組件的一部分的移除製程，使得各子像素SPXL的第五電極ELT5(或陰極電極)可以浮接。可以通過將第一虛設圖案DMP1的一部分移除，使得第一虛設圖案DMP1劃分為透過前述修復製程而彼此分隔開的兩個第一子虛設圖案SDMP1，並且兩個第一子虛設圖案SDMP1可以保留在第一像素區域PXA1以及第二像素區域PXA2中。可以通過將第二虛設圖案DMP2的一部分移除，使得第二虛設圖案DMP2劃分為透過前述修復製程而彼此分隔開的兩個第二子虛設圖案SDMP2，並且兩個第二子虛設圖案SDMP2可以保留在第一像素區域PXA1以及第二像素區域PXA2中。
各子像素SPXL的第五電極ELT5(或陰極電極)可以透過修復製程(或方法)浮接，使得對應的子像素SPXL可能成為黑點，從而防止了亮點缺陷的發生。
第22圖為根據一個或多個實施例的像素PXL的像素電路層PCL的平面示意圖。第23圖為沿第22圖的線VII-VII’截取的剖面示意圖。
儘管第23圖簡單地示出了像素PXL，例如，示出了各電極由單個電極形成並且各絕緣層由單個絕緣層形成，但本揭露不限定於此。
第22圖以及第23圖的實施例的說明將集中於與上述實施例的差異，以避免重複的說明。
參照第1圖至第5圖、第22圖、以及第23圖，像素PXL可以設置在像素區域PXA中，其為顯示裝置DD(或顯示面板DP)的顯示區域DA的一個區域。
像素區域PXA可以包含第一像素電路區域SPXCA1、第二像素電路區域SPXCA2、以及第三像素電路區域SPXCA3。第一像素電路SPXC1可以位於第一像素電路區域SPXCA1中。第二像素電路SPXC2可以位於第二像素電路區域SPXCA2中。第三像素電路SPXC3可以位於第三像素電路區域SPXCA3中。第一像素電路SPXC1、第二像素電路SPXC2、以及第三像素電路SPXC3可以形成各像素PXL的像素電路PXC。設置有像素電路PXC的顯示區域DA的一個區域可以為像素電路區域PXCA。
像素區域PXA可以包含設置在第一像素電路區域SPXCA1及第二像素電路區域SPXCA2中的每一個周圍及/或其一部分的周圍的線路區域。例如，可以在第一像素電路區域SPXCA1的上側以及第二像素電路區域SPXCA2的下側設置線路區域。在第一方向DR1上延伸的第一水平電源線PL1b、第二水平電源線PL2b、第一掃描線S1、以及第二掃描線S2可以設置在線路區域中。
第一像素電路SPXC1、第二像素電路SPXC2、以及第三像素電路SPXC3可以位於基板SUB上的像素電路層PCL中。像素電路層PCL可以包含至少一個或多個絕緣層。例如，像素電路層PCL可以包含依序地在第三方向DR3上堆疊於基板SUB上的緩衝層BFL、閘極絕緣層GI、層間絕緣層ILD、鈍化層PSV、以及通孔層VIA。此外，像素電路層PCL可以包含設置在前述絕緣層之間的導電層。例如，像素電路層PCL可以包含設置在基板SUB與緩衝層BFL之間的第一導電層C1、設置在閘極絕緣層GI上的第二導電層C2、以及設置在層間絕緣層ILD上的第三導電層C3。
顯示元件層DPL可以設置在像素電路層PCL上。顯示元件層DPL可以包含設置在通孔層VIA上的第一絕緣層INS1、第二絕緣層INS2、以及第三絕緣層INS3(參照第10圖的「INS3」)。此外，顯示元件層DPL可以包含設置在通孔層VIA上的第四導電層(參照第9圖的「C4」)、設置在第二絕緣層INS2上的第五導電層C5、以及設置在第三絕緣層INS3上的第六導電層(參照第9圖的「C6」)。
像素電路層PCL以及顯示元件層DPL可以與參照第6圖至第10圖說明的像素PXL的像素電路層PCL以及顯示元件層DPL相同；因此，將省略其詳細說明。
設置在基板上且電性連接至像素PXL的訊號線可以位於像素電路區域PXCA中。例如，訊號線可以包含第一掃描線S1、第二掃描線S2、第一資料線D1、第二資料線D2、第三資料線D3、電源線PL、以及初始化電源線IPL。
掃描訊號可以施加至第一掃描線S1。第一掃描線S1可以在第一方向DR1上延伸。第一掃描線S1可以由第三導電層C3形成。第一掃描線S1可以設置在第一連接線CNL1上，並且通過接觸孔電性連接至第一連接線CNL1。例如，第一掃描線S1可以通過穿透過層間絕緣層ILD的接觸孔與第一連接線CNL1電性連接。
第一連接線CNL1可以在第二方向DR2上延伸。第一連接線CNL1可以由第二導電層C2形成。第一連接線CNL1可以與第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第二電晶體T2的第二閘極GE2一體地設置。例如，第一連接線CNL1的一部分可以為第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個地第二電晶體T2的第二閘極GE2。
控制訊號可以施加至第二掃描線S2。第二掃描線S2可以在第一方向DR1上延伸。第二掃描線S2可以由第三導電層C3形成。第二掃描線S2可以設置在第二連接線CNL2上，並且通過接觸孔電性連接至第二連接線CNL2。例如，第二掃描線S2可以通過穿透過層間絕緣層ILD的接觸孔與第二連接線CNL2電性連接。
第二連接線CNL2可以在第二方向DR2上延伸。第二連接線CNL2可以由第二導電層C2形成。第二連接線CNL2可以與第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第三電晶體T3的第三閘極GE3一體地設置。例如，第二連接線CNL2的一部分可以為第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第三電晶體T3的第三閘極GE3。
資料線(D1、D2及D3)可以包含第一資料線D1、第二資料線D2、以及第三資料線D3，其在第二方向DR2上延伸並且在第一方向DR1上彼此分隔開。第一資料線D1、第二資料線D2、以及第三資料線D3中的每一個可以供應對應的資料訊號。第一資料線D1可以電性連接至第一像素電路SPXC1的第二電晶體T2。第二資料線D2可以電性連接至第二像素電路SPXC2的第二電晶體T2。第三資料線D3可以電性連接至第三像素電路SPXC3的第二電晶體T2。第一資料線D1、第二資料線D2、以及第三資料線D3中的每一個可以由第一導電層C1形成。
電源線PL可以包含彼此分隔開的第一電源線PL1以及第二電源線PL2。
第一電源線PL1可以包含在第二方向DR2上延伸的第一垂直電源線PL1a、以及在第一方向DR1上延伸的第一水平電源線PL1b。第一驅動電源VDD的電壓可以施加至第一電源線PL1。
第一垂直電源線PL1a以及第一水平電源線PL1b可以設置在不同的層上，並且可以通過接觸孔彼此電性連接。例如，第一垂直電源線PL1a可以由第一導電層C1形成。第一水平電源線PL1b可以由第三導電層C3形成。第一垂直電源線PL1a以及第一水平電源線PL1b可以通過接觸孔彼此電性連接。由於第一垂直電源線PL1a以及第一水平電源線PL1b彼此電性連接，因此第一電源線PL1可以具有網狀結構。
第二電源線PL2可以包含在第二方向DR2上延伸的第二垂直電源線PL2a、以及在第一方向DR1上延伸的第二水平電源線PL2b。第二驅動電源VSS的電壓可以施加至第二電源線PL2。
第二垂直電源線PL2a可以在第二方向DR2上延伸。第二垂直電源線PL2a可以包含第一層CLa、第二層CLb、以及第三層CLc。第一層CLa可以由第一導電層C1形成。第二層CLb可以由第二導電層C2形成。第三層CLc可以由第三導電層C3形成。第一層CLa，第二層CLb、以及第三層CLc可以彼此重疊。第一層CLa，第二層CLb、以及第三層CLc可以通過至少一個或多個接觸孔彼此電性連接。
第二水平電源線PL2b可以在第一方向DR1上延伸。第二水平電源線PL2b可以實現為單層結構。第二水平電源線PL2b可以由第三導電層C3形成。
第二垂直電源線PL2a以及第二水平電源線PL2b可以設置在不同的層上，並且可以通過接觸孔彼此電性連接。由於第二垂直電源線PL2a以及第二水平電源線PL2b彼此電性連接，因此第二電源線PL2可以具有網狀結構。
初始化電源線IPL可以在第二方向DR2上延伸。初始化電源線IPL可以為參照第5圖說明的感測線SENj(或第j感測線)。初始化電源的電壓可以施加至初始化電源線IPL。在一個或多個實施例中，初始化電源線IPL可以由第一導電層C1形成。初始化電源線IPL可以透過第三導電圖案CP3電性連接至第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第三電晶體T3。
第三導電圖案CP3可以由第三導電層C3形成，並且可以在第二方向DR2上延伸。第三導電圖案CP3可以設置為與初始化電源線IPL重疊。第三導電圖案CP3可以通過接觸孔與初始化電源線IPL電性連接。第三導電圖案CP3可以通過對應的接觸孔電性連接至第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個的第三電晶體T3。
第一電源線PL1、第二電源線PL2、初始化電源線IPL、第一連接線CNL1、第二連接線CNL2、第一掃描線S1、以及第二掃描線S2可以為共同設置於第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的通用組件。
第一像素電路SPXC1、第二像素電路SPXC2及第三像素電路SPXC3中的每一個可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及儲存電容器。例如，第一像素電路SPXC1可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及第一儲存電容器Cst1。第二像素電路SPXC2可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及第二儲存電容器Cst2。第三像素電路SPXC3可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及第三儲存電容器Cst3。
第一像素電路SPXC1、第二像素電路SPXC2、以及第三像素電路SPXC3可以具有實質上相似或相同的結構。在下文中，將以第一像素電路SPXC1作為代表性示例進行說明，並且將簡化第二像素電路SPXC2以及第三像素電路SPXC3的說明。
第一像素電路SPXC1可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及第一儲存電容器Cst1。
第一電晶體T1可以包含第一閘極GE1、第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1。
第一閘極GE1可以透過第四導電圖案CP4電性連接至第二電晶體T2的第二源極區域SE2。第一閘極GE1可以由第二導電層C2形成。
第四導電圖案CP4可以由第三導電層C3形成。第四導電圖案CP4的第一端可以通過接觸孔與第一閘極GE1電性連接。第四導電圖案CP4的第二端可以通過另一個接觸孔與第二源極區域SE2電性連接。
第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1各別可以為由多晶矽、非晶矽、氧化物半導體、或其相似物形成的半導體圖案。第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1各別可以由未摻雜的半導體層或摻雜有雜質的半導體層來形成。
第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1可以設置及/或形成在緩衝層BFL上。
第一源極區域SE1可以連接至(與其接觸)第一主動圖案ACT1的第一端。此外，第一源極區域SE1可以通過穿透過緩衝層BFL的接觸孔電性連接至第一底部金屬層BML1。
第一底部金屬層BML1可以由第一導電層C1形成。第一底部金屬層BML1可以通過接觸孔與第一源極區域SE1電性連接。
第一汲極區域DE1可以連接至(或與其接觸)第一主動圖案ACT1的第二端。此外，第一汲極區域DE1可以通過接觸孔與第一導電圖案CP1電性連接。
第一導電圖案CP1可以由第三導電層C3形成，並且可以在平面圖中與第一垂直電源線PL1a的一個區域重疊。第一導電圖案CP1可以通過接觸孔與第一汲極區域DE1電性連接，此接觸孔依序地穿透過層間絕緣層ILD以及閘極絕緣層GI。此外，第一導電圖案CP1可以通過另一個接觸孔與第一垂直電源線PL1a電性連接，此接觸孔依序地穿透過層間絕緣層ILD、閘極絕緣層GI、以及緩衝層BFL。此外，第一導電圖案CP1可以通過穿透過層間絕緣層ILD的另一接觸孔與第一附加導電圖案ACP1電性連接。
第一附加導電圖案ACP1可以由第二導電層C2形成，並且可以與第一垂直電源線PL1a的一個區域重疊。第一附加導電圖案ACP1可以通過接觸孔與第一垂直電源線PL1a電性連接。
在一個或多個實施例中，第一垂直電源線PL1a可以通過對應的接觸孔電性連接至設置在不同層上的第一附加導電圖案ACP1以及第一導電圖案CP1，從而就可以實現多層結構，藉此可以降低線路電阻，並且可以減少訊號失真。
第二電晶體T2可以包含第二閘極GE2、第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2。
第二閘極GE2可以一體地設置有第一連接線CNL1。在此情況下，第二閘極GE2可以為第一連接線CNL1的一個區域。
第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2各別可以為由多晶矽、非晶矽、氧化物半導體、或其相似物形成的半導體圖案。第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2中的每一個可以由未摻雜的半導體層或摻雜有雜質的半導體層來形成。
第二主動圖案ACT2可以為第二電晶體T2的通道區域，其作為與第二閘極GE2重疊的區域。
第二源極區域SE2可以連接至(與其接觸)第二主動圖案ACT2的第一端。此外，第二源極區域SE2可以通過第四導電圖案CP4電性連接至第一閘極GE1。
第二汲極區域DE2可以連接至(或與其接觸)第二主動圖案ACT2的第二端。此外，第二汲極區域DE2可以透過第二導電圖案CP2電性連接至第一資料線D1。
第二導電圖案CP2可以對應於第三導電層C3。第二導電圖案CP2的第一端可以通過接觸孔與第一資料線D1電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。第二導電圖案CP2的第二端可以通過接觸孔與第二汲極區域DE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。第二汲極區域DE2以及第一資料線D1可以通過第二導電圖案CP2彼此電性連接。
第三電晶體T3可以包含第三閘極GE3、第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3。
第三閘極GE3可以一體地設置有第二連接線CNL2。在此情況下，第三閘極GE3可以為第二連接線CNL2的一個區域。
第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3各別可以為由多晶矽、非晶矽、氧化物半導體、或其相似物形成的半導體圖案。第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3中的每一個可以由未摻雜的半導體層或摻雜有雜質的半導體層來形成。
第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3可以設置及/或形成在緩衝層BFL上。
第三主動圖案ACT3可以對應於第三電晶體T3的通道區域，其作為與第三閘極GE3重疊的區域。
第三源區域SE3可以連接至(與其接觸)第三主動圖案ACT3的第一端。此外，第三源極區域SE3可以通過穿透過層間絕緣層ILD以及閘極絕緣層GI的接觸孔與第一儲存電容器Cst1的第一上部電極UE1電性連接。
第三汲極區域DE3可以連接至(或與其接觸)第三主動圖案ACT3的第二端。此外，第三汲極區域DE3可以通過第三導電圖案CP3電性連接至初始化電源線IPL。
第一儲存電容器Cst1可以包含第一下部電極LE1以及第一上部電極UE1。在此，第一儲存電容器Cst1可以為參照第5圖說明的儲存電容器Cst。
468]第一下部電極LE1可以與第一閘極GE1一體地設置。在此情況下，第一下部電極LE1可以為第一閘極GE1的一個區域。第一下部電極LE1可以由第二導電層C2形成。
第一上部電極UE1可以設置為在平面圖中與第一下部電極LE1重疊，並且具有大於第一下部電極LE1的尺寸(或表面積)，但本揭露不限定於此。在平面圖中，第一上部電極UE1可以與第一源極區域SE1以及第三源極區域SE3中的每一個重疊。第一上部電極UE1可以由第三導電層C3形成。
第一上部電極UE1可以通過接觸孔與第一底部金屬層BML1電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。此外，第一上部電極UE1可以通過對應的接觸孔電性連接至第三源極區域SE3。第一源極區域SE1、第三源極區域SE3、第一底部金屬層BML1、以及第一上部電極UE1可以彼此電性連接。
第二像素電路SPXC2可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及第二儲存電容器Cst2。
第一電晶體T1可以包含第一閘極GE1、第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1。
第一閘極GE1可以電性連接至第二電晶體T2的第二源極區域SE2。
第一主動圖案ACT1可以為第一電晶體T1的通道區域。
第一源極區域SE1可以連接至第一主動圖案ACT1。此外，第一源極區域SE1可以通過穿透過緩衝層BFL的接觸孔電性連接至第二底部金屬層BML2。
第二底部金屬層BML2可以由第一導電層C1形成。第二底部金屬層BML2可以通過接觸孔與第一源極區域SE1電性連接。此外，第二底部金屬層BML2可以通過另一個接觸孔與第二上部電極UE2電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。
第一汲極區域DE1可以連接至第一主動圖案ACT1。此外，第一汲極區域DE1可以通過接觸孔與第八導電圖案CP8電性連接。
第八導電圖案CP8可以由第三導電層C3形成，並且可以在平面圖中與第一垂直電源線PL1a的另一個區域重疊。第八導電圖案CP8可以通過接觸孔與第一汲極區域DE1電性連接，此接觸孔依序地穿透過層間絕緣層ILD以及閘極絕緣層GI。此外，第八導電圖案CP8可以通過另一個接觸孔與第一垂直電源線PL1a電性連接，此接觸孔依序地穿透過層間絕緣層ILD、閘極絕緣層GI、以及緩衝層BFL。此外，第八導電圖案CP8可以通過穿透過層間絕緣層ILD的另一接觸孔與第三附加導電圖案ACP3電性連接。
第三附加導電圖案ACP3可以由第二導電層C2形成，並且可以與第一垂直電源線PL1a的另一個區域重疊。第三附加導電圖案ACP3可以通過接觸孔與第一垂直電源線PL1a電性連接。
在一個或多個實施例中，第一垂直電源線PL1a可以通過對應的接觸孔電性連接至設置在不同層上的第三附加導電圖案ACP3以及第八導電圖案CP8，從而可以實現多層結構，藉此可以降低線路電阻，並且可以減少訊號失真。
第二電晶體T2可以包含第二閘極GE2、第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2。
第二閘極GE2可以與第一連接線CNL1一體地設置，並且可以與第一掃描線S1電性連接。第二閘極GE2可以由第二導電層C2形成。
第二主動圖案ACT2可以為第二電晶體T2的通道區域。
第二源極區域SE2可以連接至第二主動圖案ACT2。此外，第二源極區域SE2可以透過第十導電圖案CP10電性連接至第一閘極GE1。
第十導電圖案CP10可以由第三導電層C3形成。第十導電圖案CP10的第一端可以通過接觸孔與第二源極區域SE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。第十導電圖案CP10的第二端可以通過穿透過層間絕緣層ILD的接觸孔與第一閘極GE1電性連接。
第二汲極區域DE2可以連接至第二主動圖案ACT2。此外，第二汲極區域DE2可以透過第九導電圖案CP9電性連接至第二資料線D2。
第九導電圖案CP9可以由第三導電層C3形成。第九導電圖案CP9的第一端可以通過接觸孔與第二資料線D2電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。第九導電圖案CP9的第二端可以通過接觸孔與第二汲極區域DE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。
第三電晶體T3可以包含第三閘極GE3、第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3。
第三閘極GE3可以與第二連接線CNL2一體地設置，並且可以與第二掃描線S2電性連接。第三閘極GE3可以由第二導電層C2形成。
第三主動圖案ACT3可以為第三電晶體T3的通道區域。
第三源極區域SE3可以連接至(與其接觸)第三主動圖案ACT3的第一端。第三源極區域SE3可以通過接觸孔與第二儲存電容器Cst2的第二上部電極UE2電性連接。
第三汲極區域DE3可以連接至(或與其接觸)第三主動圖案ACT3的第二端。第三汲極區域DE3可以通過第三導電圖案CP3電性連接至初始化電源線IPL。
第二儲存電容器Cst2可以包含第二下部電極LE2以及第二上部電極UE2。
第二下部電極LE2可以與第一閘極GE1一體地設置。在此情況下，第二下部電極LE2可以為第一閘極GE1的一個區域。第二下部電極LE2可以由第二導電層C2形成。
第二上部電極UE2可以設置為在平面圖中與第二下部電極LE2重疊，並且具有大於第二下部電極LE2的尺寸(或表面積)，但本揭露不限定於此。在平面圖中，第二上部電極UE2可以與第一源極區域SE1以及第三源極區域SE3中的每一個重疊。第二上部電極UE2可以由第三導電層C3形成。
第二上部電極UE2可以通過接觸孔與第二底部金屬層BML2電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。此外，第二上部電極UE2可以通過接觸孔與第三源極區域SE3電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。第一源極區域SE1、第三源極區域SE3、第二底部金屬層BML2、以及第二上部電極UE2可以彼此電性連接。
第三像素電路SPXC3可以包含第一電晶體T1、第二電晶體T2、第三電晶體T3、以及第三儲存電容器Cst3。
第一電晶體T1可以包含第一閘極GE1、第一主動圖案ACT1、第一源極區域SE1、以及第一汲極區域DE1。
第一閘極GE1可以電性連接至第二電晶體T2的第二源極區域SE2。
第一主動圖案ACT1可以為第一電晶體T1的通道區域。
第一源極區域SE1可以連接至第一主動圖案ACT1。此外，第一源極區域SE1可以通過穿透過緩衝層BFL的接觸孔電性連接至第三底部金屬層BML3。
第三底部金屬層BML3可以由第一導電層C1形成。第三底部金屬層BML3可以通過接觸孔與第一源極區域SE1電性連接。此外，第三底部金屬層BML3可以通過另一個接觸孔與第三上部電極UE3電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。
第一汲極區域DE1可以連接至第一主動圖案ACT1。此外，第一汲極區域DE1可以通過接觸孔與第五導電圖案CP5電性連接電性連接。
第五導電圖案CP5可以由第三導電層C3形成，並且可以在平面圖中與第一垂直電源線PL1a的另一個區域重疊。第五導電圖案CP5可以通過接觸孔與第一汲極區域DE1電性連接，此接觸孔依序地穿透過層間絕緣層ILD以及閘極絕緣層GI。此外，第五導電圖案CP5可以通過另一個接觸孔與第一垂直電源線PL1a電性連接，此接觸孔依序地穿透過層間絕緣層ILD、閘極絕緣層GI、以及緩衝層BFL。此外，第五導電圖案CP5可以通過穿透過層間絕緣層ILD的另一接觸孔與第二附加導電圖案ACP2電性連接。
第二附加導電圖案ACP2可以由第二導電層C2形成，並且可以與第一垂直電源線PL1a的另一個區域重疊。第二附加導電圖案ACP2可以通過接觸孔與第一垂直電源線PL1a電性連接。
在一個或多個實施例中，第一垂直電源線PL1a可以通過對應的接觸孔電性連接至設置在不同層上的第二附加導電圖案ACP2以及第五導電圖案CP5，從而可以實現多層結構，藉此可以降低線路電阻，並且可以減少訊號失真。
第二電晶體T2可以包含第二閘極GE2、第二主動圖案ACT2、第二源極區域SE2、以及第二汲極區域DE2。
第二閘極GE2可以與第一連接線CNL1一體地設置，並且可以與第一掃描線S1電性連接。第二閘極GE2可以由第二導電層C2形成。
第二主動圖案ACT2可以為第二電晶體T2的通道區域。
第二源極區域SE2可以連接至第二主動圖案ACT2。此外，第二源極區域SE2可以透過第七導電圖案CP7耦接至第一閘極GE1。
第七導電圖案CP7可以由第三導電層C3形成。第七導電圖案CP7的第一端可以通過接觸孔與第二源極區域SE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。第七導電圖案CP7的第二端可以通過穿透過層間絕緣層ILD的接觸孔與第一閘極GE1電性連接。
第二汲極區域DE2可以連接至第二主動圖案ACT2。此外，第二汲極區域DE2可以透過第六導電圖案CP6電性連接至第二資料線D2。
第六導電圖案CP6可以由第三導電層C3形成。第六導電圖案CP6的第一端可以通過接觸孔與第二資料線D2電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。第六導電圖案CP6的第二端可以通過接觸孔與第二汲極區域DE2電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。
第三電晶體T3可以包含第三閘極GE3、第三主動圖案ACT3、第三源極區域SE3、以及第三汲極區域DE3。
第三閘極GE3可以與第二連接線CNL2一體地設置，並且可以與第二掃描線S2電性連接。第三閘極GE3可以由第二導電層C2形成。
第三主動圖案ACT3可以為第三電晶體T3的通道區域。
第三源極區域SE3可以連接至(與其接觸)第三主動圖案ACT3的第一端。第三源極區域SE3可以通過接觸孔與第三儲存電容器Cst3的第三上部電極UE3電性連接。
第三汲極區域DE3可以連接至(或與其接觸)第三主動圖案ACT3的第二端。第三汲極區域DE3可以透過第三導電圖案CP3電性連接至初始化電源線IPL。
第三儲存電容器Cst3可以包含第三下部電極LE3以及第三上部電極UE3。
第三下部電極LE3可以與第一閘極GE1一體地設置。在此情況下，第三下部電極LE3可以為第一閘極GE1的一個區域。第三下部電極LE3可以由第二導電層C2形成。
第三上部電極UE3可以設置為在平面圖中與第三下部電極LE3重疊，並且具有大於第三下部電極LE3的尺寸(或表面積)，但本揭露不限定於此。在平面圖中，第三上部電極UE3可以與第一源極區域SE1以及第三源極區域SE3重疊。第三上部電極UE3可以由第三導電層C3形成。
第三上部電極UE3可以通過接觸孔與第三底部金屬層BML3電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。此外，第三上部電極UE3可以通過接觸孔與第三源極區域SE3電性連接，此接觸孔依序地穿透過閘極絕緣層GI以及層間絕緣層ILD。第一源極區域SE1、第三源極區域SE3、第三底部金屬層BML3、以及第三上部電極UE3可以彼此電性連接。
在一個或多個實施例中，第三上部電極UE3可以通過另一個接觸孔與第三連接線CNL3電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。
第三連接線CNL3可以在第二方向DR2上延伸，並且可以由第一導電層C1形成。第三連接線CNL3可以通過接觸孔CH與第三上部電極UE3電性連接。此外，第三連接線CNL3可以通過另一個接觸孔與第三接觸電極CNE3電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。
第一像素電路SPXC1、第二像素電路SPXC2、以及第三像素電路SPXC3可以由鈍化層PSV以及通孔層VIA來覆蓋。鈍化層PSV以及通孔層VIA可以包含位於其中設置有各像素PXL的像素區域PXA中的複數個通孔。例如，鈍化層PSV以及通孔層VIA可以包含第一通孔VIH1以及第二通孔VIH2。
第一通孔VIH1可以位於第一像素電路區域SPXCA1、第二像素電路區域SPXCA2、以及第三像素電路區域SPXCA3中的每一個中，並且可以暴露出在對應的像素電路區域PXCA中的第一垂直電源線PL1a的一個區域。第一垂直電源線PL1a可以通過第一通孔VIH1電性連接至對應的發射組件EMU的對準電極ALE。例如，第一垂直電源線PL1a可以通過第一通孔VIH1電性連接至參照第8圖說明的第一對準電極ALE1。
第二通孔VIH2可以位於第一像素電路區域SPXCA1、第二像素電路區域SPXCA2、以及第三像素電路區域SPXCA3中的每一個中，並且可以暴露出在對應的像素電路區域PXCA中的第二水平電源線PL2b的一個區域。第二水平電源線PL2b可以通過第二通孔VIH2電性連接至對應的發射組件EMU的對準電極ALE。例如，第二水平電源線PL2b可以通過第二通孔VIH2電性連接至參照第8圖說明的第二對準電極ALE2。
像素電路PXC可以通過接觸器CNT電性連接至對應的像素PXL的發射組件EMU。
第一像素電路SPXC1可以透過第一接觸器CNT1電性連接至對應的發射組件EMU。例如，第一像素電路SPXC1可以透過第一接觸器CNT1電性連接至參照第8圖說明的第一發射組件EMU1。第一發射組件EMU1可以透過第一接觸器CNT1電性連接至第一接觸電極CNE1，並且可以透過第一接觸電極CNE1電性連接至第一儲存電容器Cst1的第一上部電極UE1。例如，第一發射組件EMU1的第一電極(參照第8圖的「ELT1」或第一像素電極)可以透過第一接觸器CNT1電性連接至第一接觸電極CNE1。
第二像素電路SPXC2可以透過第二接觸器CNT2電性連接至對應的發射組件EMU。例如，第二像素電路SPXC2可以透過第二接觸器CNT2電性連接至參照第8圖說明的第二發射組件EMU2。第二發射組件EMU2可以透過第二接觸器CNT2電性連接至第二接觸電極CNE2，並且可以透過第二接觸電極CNE2電性連接至第二儲存電容器Cst2的第二上部電極UE2。例如，第二發射組件EMU2的第一電極ELT1(或第一像素電極)可以電性連接至第二接觸電極CNE2，如第23圖所示。
第三像素電路SPXC3可以透過第三接觸器CNT3電性連接至對應的發射組件EMU。例如，第三像素電路SPXC3可以透過第三接觸器CNT3電性連接至參照第8圖說明的第三發射組件EMU3。第三發射組件EMU3可以透過第三接觸器CNT3電性連接至第三接觸電極CNE3，並且可以透過第三接觸電極CNE3電性連接至第三連接線CNL3。如上所述，由於第三連接線CNL3電性連接至第三儲存電容器Cst3的第三上部電極UE3，因此第三發射組件EMU3可以電性連接至第三上部電極UE3。
在一個或多個實施例中，第一接觸電極CNE1、第二接觸電極CNE2、以及第三接觸電極CNE3中的每一個可以由第三導電層C3形成，並且可以設置在層間絕緣層ILD上。第一接觸電極CNE1、第二接觸電極CNE2、以及第三接觸電極CNE3中的每一個可以具有透過依序地或重複地堆疊而形成的多層結構，例如鈦(Ti)，銅(Cu)、及/或氧化銦錫(ITO)。在此情況下，由於可以改善肇因於氧化層(例如，氧化鋁層)的接觸電阻，因此可以減少來自接觸器CNT的發熱以及顯示裝置DD(或顯示面板DP)的亮度降低的問題。
第一接觸電極CNE1可以在平面圖中與第一底部金屬層BML1重疊，並且可以通過接觸孔電性連接至第一底部金屬層BML1，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。如上所述，由於第一底部金屬層BML1電性連接至第一儲存電容器Cst1的第一上部電極UE1，因此第一接觸電極CNE1以及第一上部電極UE1可以彼此電性連接。
第二接觸電極CNE2可以在平面圖中與第二底部金屬層BML2重疊，並且可以通過接觸孔與第二底部金屬層BML2電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。如上所述，由於第二底部金屬層BML2電性連接至第二儲存電容器Cst2的第二上部電極UE2，因此第二接觸電極CNE2以及第二上部電極UE2可以彼此電性連接。
第三接觸電極CNE3可以在平面圖中與第三連接線CNL3重疊，並且可以通過接觸孔與第三連接線CNL3電性連接，此接觸孔依序地穿透過緩衝層BFL、閘極絕緣層GI、以及層間絕緣層ILD。如上所述，由於第三底部金屬層BML3電性連接至第三儲存電容器Cst3的第三上部電極UE3，因此第三接觸電極CNE3以及第三上部電極UE3可以彼此電性連接。
第一接觸器CNT1、第二接觸器CNT2、以及第三接觸器CNT3可以具有實質上相似或相同的結構。在下文中，將第一接觸器CNT1、第二接觸器CNT2、以及第三接觸器CNT3中的第二接觸器CNT2作為代表性示例進行說明，並且將簡化第一接觸器CNT1以及第三接觸器CNT3的說明。
第二接觸電極CNE2可以設置在層間絕緣層ILD上，並且鈍化層PSV可以設置在第二接觸電極CNE2上。鈍化層PSV可以部分地打開，以包含暴露出第二接觸電極CNE2的一個區域的第二接觸器CNT2。通孔層VIA可以設置在鈍化層PSV上。通孔層VIA可以部分地打開以暴露出第二接觸電極CNE2的一個區域，其透過鈍化層PSV的第二接觸器CNT2而暴露出。第一絕緣層INS1可以設置在通孔層VIA上。第一絕緣層INS1可以部分地打開以暴露出第二接觸電極CNE2的一個區域。第二絕緣層INS2可以設置在第一絕緣層INS1上。第二絕緣層INS2可以部分地打開以暴露出第二接觸電極CNE2的一個區域。
第一電極ELT1可以設置在第二絕緣層INS2上。第一電極ELT1可以直接接觸透過第二接觸器CNT2暴露出的第二接觸電極CNE2。在由第三導電層C3(或源極-汲極導電層)形成的第二像素電路SPXC2(或像素電路層PCL)的第二接觸電極CNE2直接接觸由第五導電層C5形成的第二發射組件EMU2(或顯示元件層DPL)的第一電極ELT1的情況下，可以減少或最小化接觸電阻，從而可以減少顯示裝置DD(或顯示面板DP)的發熱以及亮度降低的問題。
在根據一個或多個實施例的顯示裝置以及顯示裝置的修復方法中，即使在子像素(或像素)中出現亮點缺陷，也可以容易地修復此亮點缺陷，從而可以提高顯示裝置的可靠性。
此外，在一個或多個實施例中，像素電路層的接觸電極以及顯示元件層的像素電極可以透過接觸器彼此直接連接，從而可以省略用於分隔相鄰的像素中共同設置的對準線的電極分隔區域。因此，可以增加各子像素的發射區域的表面積。
本揭露實施例的功效、態樣、以及特徵不受前述內容的限制，並且在本文中預期了其它各種功效、態樣、以及特徵。
雖然上文中已經說明了各種實施例，但本領域具有通常知識者將理解的是，在不脫離本揭露範圍的情況下，各種修改、添加以及替換皆是可能的。
因此，本說明書中所揭露的實施例僅用於說明目的，而非用於限定本揭露的技術範圍。本揭露的範圍可以由所附申請專利範圍及其等同物來定義。
LD:發光元件 11:第一半導體層 12:主動層 13:第二半導體層 14:絕緣層 LD1:第一發光元件 LD2:第二發光元件 LD3:第三發光元件 LD4:第四發光元件 L:長度 D:直徑 EP1:第一端 EP2:第二端 DD:顯示裝置 DP:顯示面板 PXL:像素 PXL1:第一像素 PXL2:第二像素 SPXL:子像素 SPXL1:第一子像素 SPXL2:第二子像素 SPXL3:第三子像素 PXA:像素區域 PXA1:第一像素區域 PXA2:第二像素區域 PXA3:第三像素區域 PXC:像素電路 SPXC1:第一像素電路 SPXC2:第二像素電路 SPXC3:第三像素電路 PXCA:像素電路區域 SPXCA1:第一像素電路區域 SPXCA2:第二像素電路區域 SPXCA3:第三像素電路區域 EMU:發射組件 EMU1:第一發射組件 EMU2:第二發射組件 EMU3:第三發射組件 EMA:發射區域 EMA1:第一發射區域 EMA2:第二發射區域 EMA3:第三發射區域 PL:電源線 PL1:第一電源線 PL1a:第一垂直電源線 PL1b:第一水平電源線 PL2:第二電源線 PL2a:第二垂直電源線 PL2b:第二水平電源線 CLa,FL:第一層 CLb,SL:第二層 CLc:第三層 VDD:第一驅動電源 VSS:第二驅動電源 Si:掃描線 Dj:資料線 CLi:控制線 SENj:感測線 T1:第一電晶體 T2:第二電晶體 T3:第三電晶體 DE1:第一汲極區域 DE2:第二汲極區域 DE3:第三汲極區域 GE1:第一閘極 GE2:第二閘極 GE3:第三閘極 SE1:第一源極區域 SE2:第二源極區域 SE3:第三源極區域 ACT1:第一主動圖案 ACT2:第二主動圖案 ACT3:第三主動圖案 N1:第一節點 N2:第二節點 ELT:電極 ELT1:第一電極 ELT2:第二電極 ELT3:第三電極 ELT4:第四電極 ELT5:第五電極 DA:顯示區域 NDA:非顯示區域 NEA:非發射區域 LEL:顯示組件 PCL:像素電路層 DPL:顯示元件層 LCL:光學層 SUB:基板 BFL:緩衝層 GI:閘極絕緣層 ILD:層間絕緣層 PSV:鈍化層 VIA:通孔層 INS1:第一絕緣層 INS2:第二絕緣層 INS3:第三絕緣層 C1:第一導電層 C2:第二導電層 C3:第三導電層 C4:第四導電層 C5:第五導電層 C6:第六導電層 D1:第一資料線 D2:第二資料線 D3:第三資料線 CL1:第一導電線 CL2:第二導電線 CL3:第三導電線 IPL:初始化電源線 BML1:第一底部金屬層 BML2:第二底部金屬層 BML3:第三底部金屬層 SS1:子掃描線 LE1:第一下部電極 LE2:第二下部電極 LE3:第三下部電極 CNE:接觸電極 CNE1:第一接觸電極 CNE2:第二接觸電極 CNE3:第三接觸電極 UE1:第一上部電極 UE2:第二上部電極 UE3:第三上部電極 CP1:第一導電圖案 CP2:第二導電圖案 CP3:第三導電圖案 CP4:第四導電圖案 CP5:第五導電圖案 CP6:第六導電圖案 CP7:第七導電圖案 CP8:第八導電圖案 CP9:第九導電圖案 CP10:第十導電圖案 S1:第一掃描線 S2:第二掃描線 S2_1:第2-1掃描線 S2_2:第2-2掃描線 CNT:接觸器 CNT1:第一接觸器 CNT2:第二接觸器 CNT3:第三接觸器 Cst:儲存電容器 Cst1:第一儲存電容器 Cst2:第二儲存電容器 Cst3:第三儲存電容器 VIH1:第一通孔 VIH2:第二通孔 VIH3:第三通孔 ALE:對準電極 ALE1:第一對準電極 ALE2:第二對準電極 OPN:開口 TH:貫穿孔 TH1:第一貫穿孔 TH2:第二貫穿孔 CH:接觸孔 CH1:第一接觸孔 CH2:第二接觸孔 BRL:橋接線 DMP:虛設圖案 DMP1:第一虛設圖案 DMP2:第二虛設圖案 SDMP:子虛設圖案 SDMP1:第一子虛設圖案 SDMP2:第二子虛設圖案 BNK:擋牆 SLT:子電極 SLT1:第一子電極 SLT2:第二子電極 SLT3:第三子電極 SLT4:第四子電極 CN1:第一連接器 CN2:第二連接器 IE:中間電極 BNP:擋牆圖案 BM:遮光層 CFL:濾色器層 CF1:第一濾色器 CF2:第二濾色器 CF3:第三濾色器 CCL:色彩轉換層 CCL1:第一色彩轉換層 CCL2:第二色彩轉換層 LSL:光散射層 SCT:光散射體 QD1:第一量子點 QD2:第二量子點 WL:分隔牆 CPL1:第一覆蓋層 CPL2:第二覆蓋層 OPL:折射率轉換層 PLL:平坦化層 OC:被覆層 FTP:浮接圖案 ACP1:第一附加導電圖案 ACP2:第二附加導電圖案 ACP3:第三附加導電圖案 CNL1:第一連接線 CNL2:第二連接線 CNL3:第三連接線 DR1:第一方向 DR2:第二方向 DR3:第三方向
第1圖為根據一個或多個實施例的發光元件的透視示意圖。 第2圖為第1圖的發光元件的剖面示意圖。 第3圖為根據一個或多個實施例的顯示裝置的平面示意圖。 第4圖為第3圖的像素的剖面示意圖。 第5圖為第3圖所示的各像素中包含的元件的電性連接關係的電路示意圖。 第6圖為根據一個或多個實施例像素的像素電路層的平面示意圖。 第7圖為沿第6圖的線I-I’截取的剖面示意圖。 第8圖為根據一個或多個實施例的像素的顯示元件層的平面示意圖。 第9圖為第8圖的第一子像素中的僅一些組件的平面示意圖。 第10圖為沿第8圖的線II-II’截取的剖面示意圖。 第11圖為根據一個或多個實施例的第一至第三子像素的剖視圖。 第12圖為根據一個或多個實施例的第一像素以及第二像素的平面示意圖。 第13圖為僅示出共同設置於第12圖的第一以及第二像素中的擋牆以及第一及第二對準電極的平面示意圖。 第14圖以及第15圖為沿第12圖的線III-III’截取的剖面示意圖。 第16圖為沿第12圖的線IV-IV’截取的剖面示意圖。 第17圖為執行修復操作後的第12圖的第一以及第二像素的形式的平面示意圖。 第18圖為根據一個或多個實施例的第一像素以及第二像素的平面示意圖。 第19圖為沿第18圖的線V-V’截取的剖面示意圖。 第20圖為沿第18圖的線VI-VI’截取的剖面示意圖。 第21圖為執行修復操作後的第18圖的第一以及第二像素的形式的平面示意圖。 第22圖為根據一個或多個實施例的像素的像素電路層的平面示意圖。 第23圖為沿第22圖的線VII-VII’截取的剖面示意圖。
NEA:非發射區域
LEL:顯示組件
PCL:像素電路層
DPL:顯示元件層
SUB:基板
BFL:緩衝層
GI:閘極絕緣層
ILD:層間絕緣層
PSV:鈍化層
VIA:通孔層
INS1:第一絕緣層
INS2:第二絕緣層
INS3:第三絕緣層
C4:第四導電層
ALE1:第一對準電極
OPN:開口
TH:貫穿孔
CH:接觸孔
DR3:第三方向

Claims (20)

  1. 一種顯示裝置，包含： 一第一子像素、一第二子像素、以及一第三子像素，係彼此相鄰，該第一子像素、該第二子像素、以及該第三子像素中的每一個包含一發射區域以及一非發射區域， 其中該第一子像素、該第二子像素、以及該第三子像素中的每一個包含： 一第一對準電極以及一第二對準電極，係彼此分隔開； 一第一絕緣層，係位於該第一對準電極以及該第二對準電極上； 複數個發光元件，係位於該發射區域中的該第一對準電極以及該第二對準電極上的該第一絕緣層上； 一第二絕緣層，係位於該第一絕緣層以及該複數個發光元件上；以及 一第三絕緣層，係位於該第二絕緣層上， 其中，該第二絕緣層以及該第三絕緣層不位於至少在該非發射區域中的該第一對準電極的至少一個區域上。
  2. 如請求項1所述之顯示裝置， 其中該第一絕緣層至少在該非發射區域中包含複數個開口，該複數個開口中的每一個暴露出該第一對準電極的一個區域， 其中該第二絕緣層包含對應於至少在該非發射區域中的該複數個開口中的每一個的一通孔，並且 其中該第三絕緣層包含對應於至少在該非發射區域中的該通孔的一接觸孔。
  3. 如請求項2所述之顯示裝置， 其中該第一對準電極係配置為接收一第一電源的電壓， 其中該第二對準電極係配置為接收一第二電源的電壓，並且 其中該第一電源為高電位驅動電源，並且該第二電源為低電位驅動電源。
  4. 如請求項3所述之顯示裝置， 其中該第一子像素、該第二子像素、以及該第三子像素中的每一個進一步包含： 一接觸電極，係位於一基板上； 一層間絕緣層，係位於該接觸電極上，且包含一接觸器以暴露出該接觸電極； 一鈍化層，係位於該層間絕緣層上且部分地打開以對應於該接觸器； 該第一對準電極以及該第二對準電極，係位於該鈍化層上；以及 複數個電極，係位於該第二絕緣層上且電性連接至該複數個發光元件， 其中，該複數個電極中的至少一個透過該接觸器電性連接至該接觸電極。
  5. 如請求項4所述之顯示裝置， 其中該複數個電極包含彼此分隔開的一第一電極、一第二電極、一第三電極、一第四電極、以及一第五電極，並且 其中該第一電極透過該接觸器電性連接至該接觸電極，並且該第五電極電性連接至該第二對準電極。
  6. 如請求項5所述之顯示裝置， 其中，該第一子像素、該第二子像素、以及該第三子像素中的每一個包含： 一第一子電極，係位於與該第二電極相同的層且電性連接至該第二電極； 一第二子電極，係位於與該第三電極相同的層且電性連接至該第三電極； 一第三子電極，係位於與該第四電極相同的層且電性連接至該第四電極；以及 一第四子電極，係位於與該第五電極相同的層且電性連接至該第五電極， 其中，該第一子像素的該第一子電極、該第二子電極、該第三子電極、以及該第四子電極中的一個電性連接至該第二子像素的該第一子電極、該第二子電極、該第三子電極、以及該第四子電極中的一個。
  7. 如請求項6所述之顯示裝置，其進一步包含一橋接線，係位於該非發射區域中，並且電性連接至該第一子像素、該第二子像素、以及該第三子像素中的每一個的該第五電極， 其中，該橋接線位於與該第一子像素、該第二子像素、以及該第三子像素中的每一個的該第一電極、該第三電極、以及該第五電極相同的層，並且 其中，該第一子像素、該第二子像素、以及該第三子像素中的每一個的該第二電極以及該第四電極位於該橋接線上。
  8. 如請求項7所述之顯示裝置，其中該橋接線的一部分直接位於該第一對準電極的一個區域上，該第一對準電極透過該複數個開口中的至少一個開口而暴露出。
  9. 如請求項8所述之顯示裝置，其中一虛設圖案係位於該橋接線的該部分上。
  10. 如請求項9所述之顯示裝置，其中該虛設圖案位於與該第一子像素、該第二子像素、以及該第三子像素中的每一個的該第二電極以及該第四電極相同的層。
  11. 如請求項6所述之顯示裝置，其進一步包含一擋牆，係位於該第一子像素至該第三子像素中的每一個的該非發射區域中， 其中，該第一子電極、該第二子電極、該第三子電極、以及該第四子電極與該擋牆重疊。
  12. 如請求項11所述之顯示裝置，其進一步包含一中間電極，係電性連接該第一子像素的該第四子電極以及該第二子像素的該第四子電極， 其中，該中間電極與該第一子像素的該第四子電極以及該第二子像素的該第四子電極一體成型地形成。
  13. 如請求項3所述之顯示裝置， 其中，該第一子像素、該第二子像素、以及該第三子像素中的每一個進一步包含： 一層間絕緣層，係位於一基板上； 一接觸電極，係位於該層間絕緣層上； 一鈍化層，係位於該接觸電極上，且包含一接觸器以暴露出該接觸電極； 該第一對準電極以及該第二對準電極，係位於該鈍化層上；以及 複數個電極，係位於該第二絕緣層上且電性連接至該複數個發光元件，並且 其中該複數個電極中的至少一個透過該接觸器電性連接至該接觸電極。
  14. 如請求項1所述之顯示裝置，其進一步包含： 一第一色彩轉換層，係位於該第一子像素中，以及一第一濾色器，係位於該第一色彩轉換層上； 一第二色彩轉換層，係位於該第二子像素中，以及一第二濾色器，係位於該第二色彩轉換層上；以及 一光散射層，係位於該第三子像素中，以及一第三濾色器，係位於該光散射層上。
  15. 一種顯示裝置，包含： 一第一子像素、一第二子像素、以及一第三子像素，係彼此相鄰，該第一子像素、該第二子像素、以及該第三子像素中的每一個包含一發射區域以及一非發射區域； 複數個發光元件，係位於該第一子像素至該第三子像素中的每一個的該發射區域中； 一第一絕緣層，係位於該複數個發光元件之下； 一擋牆，係位於該非發射區域中的該第一絕緣層上； 一第二絕緣層，係位於至少在該發射區域中的該複數個發光元件上，且至少在該非發射區域中包含複數個通孔以暴露出該擋牆的一個區域； 複數個電極，係位於該第二絕緣層上且電性連接至該複數個發光元件； 複數個子電極，係與該複數個電極分隔開； 一中間電極，係電性連接該第一子像素的該複數個子電極中的至少一個與該第二子像素的該複數個子電極中的至少一個；以及 一第三絕緣層，係位於該第二絕緣層上，且至少在該非發射區域中，包含一第一接觸孔，以暴露出該中間電極的一個區域，以及一第二接觸孔，以暴露出複數個電極中的至少一個。
  16. 如請求項15所述之顯示裝置， 其中，該第二絕緣層的該複數個通孔包含對應於該第一接觸孔的一第一通孔、以及對應於該第二接觸孔的一第二通孔，並且 其中，該中間電極的一個區域通過該第一接觸孔以及該第一通孔暴露至外側，並且該複數個電極中的至少一個通過該第二接觸孔以及該第二通孔暴露至外側。
  17. 如請求項16所述之顯示裝置，其進一步包含： 一第一虛設圖案，係直接位於暴露至外側的該中間電極的一個區域上，並且覆蓋該中間電極的一個區域；以及 一第二虛設圖案，係直接位於暴露在暴露至外側的該複數個電極中的至少一個上，並且覆蓋該複數個電極中的至少一個。
  18. 如請求項17所述之顯示裝置， 其中，該複數個電極包含彼此分隔開的一第一電極、一第二電極、一第三電極、一第四電極、以及一第五電極，並且 其中，該第一電極包含該第一子像素、該第二子像素、以及該第三子像素中的每一個的陽極電極，並且該第五電極包含該第一子像素、該第二子像素、以及該第三子像素中的每一個的陰極電極，並且 其中，該複數個電極中的至少一個包含該第五電極。
  19. 如請求項18所述之顯示裝置， 其中，該第二電極以及該第四電極位於該第一電極、該第三電極、以及該第五電極上，且該第三絕緣層插置於該第二電極與該第四電極之間， 其中，該中間電極位於與該第一電極、該第三電極、以及該第五電極相同的層，並且 其中，該第一虛設圖案以及該第二虛設圖案位於與該第二電極以及該第四電極相同的層。
  20. 一種顯示裝置的修復方法，以修復一顯示裝置， 其中，該顯示裝置包含彼此相鄰的一第一子像素、一第二子像素、以及一第三子像素，該第一子像素至該第三子像素中的每一個包含一發射區域以及一非發射區域， 其中，該第一子像素、該第二子像素、以及該第三子像素中的每一個包含： 一第一對準電極以及一第二對準電極，係彼此分隔開； 一第一絕緣層，係位於至少在該發射區域中的該第一對準電極以及該第二對準電極上，並且至少在該非發射區域中包含複數個開口以暴露出該第一對準電極的一個區域； 複數個發光元件，係位於該發射區域中的該第一對準電極以及該第二對準電極上的該第一絕緣層上； 一第二絕緣層，係位於該第一絕緣層以及該複數個發光元件上，並且至少在該非發射區域中包含對應於各該開口的一通孔；以及 一第三絕緣層，係位於該第二絕緣層上，並且至少在該非發射區域中包含對應於該通孔的一接觸孔，以及 其中，該第一對準電極的一個區域至少在該非發射區域中暴露至外側， 該方法包含將暴露至外側的該第一對準電極的一個區域劃分為多個部分。
TW112122860A 2022-06-23 2023-06-19 顯示裝置及其修復方法 TW202416523A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220077036A KR20240000689A (ko) 2022-06-23 2022-06-23 표시 장치 및 그의 리페어 방법
KR10-2022-0077036 2022-06-23

Publications (1)

Publication Number Publication Date
TW202416523A true TW202416523A (zh) 2024-04-16

Family

ID=86904062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112122860A TW202416523A (zh) 2022-06-23 2023-06-19 顯示裝置及其修復方法

Country Status (5)

Country Link
US (1) US20230420616A1 (zh)
EP (1) EP4297108A1 (zh)
KR (1) KR20240000689A (zh)
CN (1) CN117293143A (zh)
TW (1) TW202416523A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160059530A (ko) * 2014-11-18 2016-05-27 삼성디스플레이 주식회사 표시 기판의 제조 방법, 표시 기판의 리페어 방법 및 이에 의해 리페어된 표시 기판
KR20210132260A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 표시 장치 및 그의 리페어 방법
KR20210132257A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN117293143A (zh) 2023-12-26
US20230420616A1 (en) 2023-12-28
EP4297108A1 (en) 2023-12-27
KR20240000689A (ko) 2024-01-03

Similar Documents

Publication Publication Date Title
EP3823050A1 (en) Light-emitting device and display device comprising same
KR20220006164A (ko) 표시 장치
US12095018B2 (en) Display device
KR20220054507A (ko) 화소 및 이를 구비한 표시 장치
US12094855B2 (en) Pixel and display device having the same
EP4102562A1 (en) Display device and method of fabricating the same
US20220199725A1 (en) Display device and manufacturing method thereof
TW202416523A (zh) 顯示裝置及其修復方法
CN116648788A (zh) 显示装置
CN116964744A (zh) 显示装置
KR20230020627A (ko) 표시 장치
CN113644093A (zh) 像素和包括像素的显示装置
CN219800841U (zh) 显示装置
CN220441192U (zh) 显示装置
EP4258354A1 (en) Pixel and display device including the same
US20230028194A1 (en) Display device
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치
KR20240036784A (ko) 표시 장치
KR20230144700A (ko) 표시 장치 및 그 제조 방법
KR20230146186A (ko) 화소 및 이를 포함한 표시 장치
KR20230134649A (ko) 표시 장치
KR20230131330A (ko) 표시 장치 및 그 제조 방법
KR20230134636A (ko) 화소 및 이를 포함한 표시 장치
KR20230083396A (ko) 표시 장치 및 그 제조 방법
KR20240010636A (ko) 표시 장치 및 그 제조 방법