TW202410749A - 電路基板及安裝基板之製造方法 - Google Patents
電路基板及安裝基板之製造方法 Download PDFInfo
- Publication number
- TW202410749A TW202410749A TW112118057A TW112118057A TW202410749A TW 202410749 A TW202410749 A TW 202410749A TW 112118057 A TW112118057 A TW 112118057A TW 112118057 A TW112118057 A TW 112118057A TW 202410749 A TW202410749 A TW 202410749A
- Authority
- TW
- Taiwan
- Prior art keywords
- wall
- substrate
- wall frame
- groove
- frame portion
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title description 4
- 239000000463 material Substances 0.000 claims abstract description 114
- 230000002093 peripheral effect Effects 0.000 claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000011810 insulating material Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 103
- 239000000470 constituent Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 7
- 230000000717 retained effect Effects 0.000 description 5
- 239000004925 Acrylic resin Substances 0.000 description 4
- 229920000178 Acrylic resin Polymers 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910000765 intermetallic Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229920000877 Melamine resin Polymers 0.000 description 2
- 239000004640 Melamine resin Substances 0.000 description 2
- 229920001807 Urea-formaldehyde Polymers 0.000 description 2
- 229920000180 alkyd Polymers 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 241001391944 Commicarpus scandens Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Abstract
本發明之電路基板具備:基材;至少一對端子,其等設置於基材上;接合材,其配置於端子上,且包含金屬元素;及絶縁材之壁,其自基材朝與該基材之主面正交之高度方向立起;且一對端子及接合材配置於壁內,於壁中之至少一個壁框部,形成至少一個自內周面貫通至外周面之槽部。
Description
本揭示係關於一種電路基板及安裝基板之製造方法。
近年來,電子化發展,伴隨於此,將電子零件安裝於基板之技術之開發不斷發展中。例如,已開發出一種技術,其將多個用於照明或顯示裝置等之發光二極體(以下稱為「LED」)所代表之半導體發光元件之裸晶安裝於配線基板上。例如,於專利文獻1中,揭示出一種發明,其將半導體發光元件插入接合於可容易將複數個半導體發光元件定位並排列之腔室內。又,於專利文獻2中,亦開發出一種技術,其於使用膏狀接合材料之電子零件安裝中,抑制半導體發光元件之帶出及焊橋。
[先前技術文獻]
[專利文獻]
專利文獻1:日本專利特開2006-93523號公報
專利文獻2:日本專利特開2004-47772號公報
[發明所欲解決之問題]
此處,於電路基板中,有時將端子及接合材配置於絶縁材之壁之內部。對於此種電路基板,有時於壁之內部填充構成材,使用保持構件搭載電子零件,使用加壓回焊裝置將電子零件壓入壁內部進行加熱而將其接合於電路基板,由此安裝電子零件。此時,因多餘之構成材滯留於壁內及電子零件周邊之壁上部,故於使用加壓回焊裝置之加壓步驟中,無法將電子零件充分壓入,有發生電路基板之接合材與電子零件之間之連接不良之可能性。
本揭示之目的在於,提供一種可抑制電路基板之接合材與電子零件之間之連接不良的電路基板及安裝基板之製造方法。
[解決問題之技術手段]
本揭示之電路基板具備:基材;至少一對端子,其等設置於基材上;接合材,其配置於端子上,且包含金屬元素;及絶縁材之壁,其自基材向與該基材之主面正交之高度方向立起;且一對端子及接合材配置於壁內,於壁中之至少一個壁框部,形成至少一個自內周面貫通至外周面之槽部。
於本揭示之電路基板中,一對端子及接合材配置於壁內。此處,於壁中之至少一個壁框部,形成至少一個自內周面貫通至外周面之槽部。於該情形時,於壁內配置構成材,使用保持構件搭載電子零件,使用加壓回焊裝置將電子零件壓入壁內部進行加熱而將其接合於電路基板,由此將電子零件安裝於電路基板時,多餘之構成材可經由槽部排出至壁之外部。藉此,於使用加壓回焊裝置之加壓步驟中,可將電子零件充分壓入壁內,使其與接合材接觸。根據以上,可抑制電路基板之接合材與電子零件之間之連接不良。
自壁框部之厚度方向觀察,槽部自壁框部之高度方向上之前端部向基材側延伸,槽部之底面配置於與基材隔開之位置。於該情形時,可將槽部之範圍停留於高度方向上之一部分。因此,可抑制過度地排出構成材。又,可確保壁框部之強度。
於將自壁框部之厚度方向觀察時之壁框部之佔有面積設為S,將槽部之開口面積設為Sc,將與厚度方向及高度方向正交之寬度方向上之壁框部之寬度設為W,將厚度方向上之壁框部之長度設為L之情形時,以下之式(1)及式(2)成立。藉由滿足式(1),可抑制因開口面積之比率過小而構成材難以流動,且抑制因過大而必要量之構成材流出。又,藉由滿足式(2),可抑制因寬度W相對於流路長即長度L變窄壓損變大而構成材難以流動,且抑制因寬度W過寬而必要量之構成材流出。
[數1]
自壁框部之厚度方向觀察,槽部自壁框部之高度方向上之前端部向基材側延伸,與厚度方向及高度方向正交之寬度方向上之槽部之寬度係前端部側較底面側大。於該情形時,藉由縮窄基材側之槽部,流路阻力變大,而保持必要之構成材,藉由擴大前端部側之槽部,而容易將多餘之構成材排出。
自高度方向觀察,與厚度方向及高度方向正交之寬度方向上之槽部之寬度係內周側較外周側大。藉由內周側之槽部之寬度變寬,多餘之構成材容易進入槽部,但因外周側之槽部之寬度變窄產生壓損,可抑制構成材過度流出。
自高度方向觀察,於一對壁框部相互連接之角部,形成較壁框部之內周面向外周側凹陷之凹部。於該情形時,可不使壁框部彼此分斷,而於角部增大多餘之構成材可流動之區域。
於槽部之邊緣部帶有圓弧。於該情形時,構成材可順利地流過槽部。
壁之內部之內周面之短邊之尺寸為8 μm以上,內周面之長邊之尺寸為68 μm以下。於該情形時,可將壁之內周側之大小設定為適當之大小。
本揭示之安裝基板之製造方法係藉由將電子零件安裝於上述之電路基板而製造安裝基板者,且於基材配置構成材,配置電子零件後,使用加壓回焊裝置將電子零件接合於端子。
於該情形時,可獲得與上述電路基板相同主旨之作用、效果。
[發明之效果]
根據本揭示,可提供一種能抑制電路基板之接合材與電子零件之間之連接不良的電路基板及安裝基板之製造方法。
參照圖1~圖3,對本揭示之實施形態之電路基板3進行說明。圖1係顯示包含本揭示之實施形態之電路基板3之安裝基板1之概略剖視圖。圖2係顯示本揭示之實施形態之電路基板3之概略剖視圖。圖3係電路基板3之俯視圖。
如圖1所示,安裝基板1具備電子零件2及電路基板3。安裝基板1藉由經由接合材4將電子零件2安裝於電路基板3而構成。
電子零件具備本體部6及一對端子7。本體部6係用於發揮作為電子零件2之功能之構件。端子7係形成於本體部6之主面之金屬製之部分。作為端子7之材料,採用Cu、Ti、Au、Ni、Sn、Bi、P、B、In、Ag、Zn、Pd、Mo、Pt、Cr之金屬,或選自該等之至少兩者之合金等。電子零件2例如由微型LED構成。微型LED係根據來自電路基板3之輸入而發光之零件。
電路基板3具備基材8、壁9、及一對端子10。基材8係電路基板3之平板狀之本體部。基材8具有主面8a。另,於以後之說明中,有使用相對於電路基板3設定之XYZ座標進行說明之情形。X軸方向係與基材8之主面8a平行之方向,Y軸方向係與基材8之主面8a平行且與X軸方向正交之方向,Z軸方向(高度方向)係與基材8之主面8a正交之方向。
壁9係由形成於基材8之主面8a之絕緣體形成之構件。壁9自基材8向Z軸方向之正側立起。如圖3所示,於本實施形態中,壁9具有設置於四方之壁框部13A、13B、13C、13D。壁框部13A、13B以於X軸方向上相互隔開之狀態對向,於Y軸方向平行擴展。於X軸方向之正側配置壁框部13A,於負側配置壁框部13B。壁框部13C、13D以於Y軸方向上相互隔開之狀態對向,於X軸方向平行擴展。於Y軸方向之正側配置壁框部13C,於負側配置壁框部13D。壁框部13A連接壁框部13C、13D之X軸方向之正側之端部彼此。壁框部13B連接壁框部13C、13D之X軸方向之負側之端部彼此。藉此,自Z軸方向觀察,壁9具有長方形框狀之構造。壁框部13A、13B構成短邊,壁框部13C、13D構成長邊。另,尺寸雖未特別限定,但壁框部13A、13B之Y軸方向之尺寸可設定為10~60 μm。壁框部13C、13D之X軸方向之尺寸可設定為15~70 μm。壁9之內部之內周面之短邊之尺寸可設定為8 μm以上且44 μm以下。壁9之內部之內周面之長邊之尺寸可設定為15 μm以上且68 μm以下。壁9之內部之內周面之短邊之尺寸係壁框部13C之內周面13a與壁框部13D之內周面13a之Y軸方向之尺寸。壁9之內部之內周面之長邊之尺寸係壁框部13A之內周面13a與壁框部13B之內周面13a之X軸方向之尺寸。作為壁9之材料,例如採用環氧樹脂、丙烯酸樹脂、苯酚樹脂、三聚氰胺樹脂、尿素樹脂、醇酸樹脂等樹脂材料。作為壁9之材料,尤佳為採用環氧樹脂、丙烯酸樹脂。
如圖1~圖3所示,端子10係形成於基材8之主面8a之金屬製之部分。作為端子10之材料,採用Ni、Cu、Ti、Cr、Al、Mo、Pt、Au,或選自該等之至少兩者之合金等。於端子10之上面形成有導電膜12。作為導電膜12之材料,採用Ti、Cu、Ni、Al、Mo、Cr、Ag等之膜,或金屬粒子與黏合劑混合之膜等。
接合材4係接合電子部品2之端子7與電路基板3之端子10之構件。接合材4藉由將電路基板3側之接合材4A與電子零件2側之接合材4B熱接合一體化而構成(參照圖10(b))。接合材4可包含Sn,亦可由包含Sn之合金構成。但,接合材4未必限定於包含Sn者。接合材4除Sn以外,亦可由包含使Sn低熔點化之元素之合金構成。作為使Sn低熔點化之元素,例如可列舉Bi等。接合材4作為焊料發揮功能。藉此,於基材8與本體部6之間,自基材8之上表面依序積層端子10、導電膜12、接合材4及端子7。另,於該部位,於積層端子10、導電膜12、接合材4及端子7之後進行焊接。因此,形成端子10、導電膜12、接合材4及端子7各者之金屬熔融擴散之構造。此種焊接後之構造可為包含脆性金屬間化合物(IMC:Intermetallic Compound)之構造。於存在脆性構造即金屬間化合物之情形時,由於容易因來自外部之應力而破斷,故可靠性容易降低。因此,藉由以壁9包圍電子零件2,會有保護電子零件2之效果。
於壁9形成凹部11。凹部11藉由於Z軸方向貫通壁9之貫通孔構成。藉此,於凹部11之底側,基材8之上表面露出。自Z軸方向觀察,凹部11呈矩形(參照圖3)。端子7、端子10、導電膜12及接合材4因配置在形成於壁9之凹部11內,故周圍由壁9包圍。於端子7、端子10、導電膜12及接合材4與構成凹部11之四方之壁框部13A、13B、13C、13D之內周面13a之間,形成微小之間隙。
凹部11內,於電子零件2及接合材4與壁9之間配置構成材20。藉此,藉由以構成材20支持,可使電子零件2不易自電路基板3剝離。又,可緩和施加於電子零件2、接合材4或端子7、10之力,提高可靠性。作為構成材20之材料,例如採用環氧樹脂、丙烯酸樹脂、苯酚樹脂、三聚氰胺樹脂、尿素樹脂、醇酸樹脂或該等之混合物,或上述樹脂材料與SiOx、陶瓷等之混合物。作為構成材20之材料,尤佳為採用環氧樹脂、丙烯酸樹脂。填充時之構成材20之黏度較佳為1~20Pa,更佳為5~10Pa。
如圖2所示,電路基板3具有自圖1所示之安裝基板1卸除電子零件2及構成材20後之構成。另,於電路基板3中,包含金屬元素之接合材4A配置於端子10之上側(導電膜12之上面)。如上所述,該接合材4A構成將電子零件2與安裝基板1進行熱接合之前階段中之接合材4之一部分。於電路基板3之狀態下,一對端子10、導電膜12及接合材4A配置於由絕緣體形成之壁9內。
如圖3所示,於壁框部13A、13B、13C、13D中,形成至少一個自內周面13a貫通至外周面13b之槽部30。另,對壁框部13A、13B而言,X軸方向係厚度方向。因此,壁框部13A、13B之槽部30於X軸方向延伸並貫通壁框部13A、13B。對壁框部13C、13D而言,Y軸方向係厚度方向。因此,壁框部13C、13D之槽部30於Y軸方向延伸並貫通壁框部13C、13D。另,槽部30只要形成於壁框部13A、13B、13C、13D之至少一者即可。又,亦可於壁框部13A、13B、13C、13D形成複數個槽部30。
其次,參照圖4,對自厚度方向觀察壁框部13C時之構成進行說明。圖4(a)係自厚度方向即Y軸方向觀察壁框部13C之圖。圖4(b)係自Z軸方向觀察壁框部13C之圖。另,圖4中顯示出壁框部13C,但關於其他壁框部13A、13B、13D,相同主旨之說明亦成立。如圖4(a)所示,自壁框部13C之厚度方向即Y軸方向觀察,槽部30自壁框部13C之Z軸方向上之前端部13c向基材8側(Z軸方向之負側)延伸。槽部30具有底面30a與一對側面30b。底面30a形成於較前端部13c靠Z軸方向之負側。一對側面30b自底面30a之X軸方向之兩端部向前端部13c延伸。於圖4(a)所示之例中,槽部30之底面30a配置於與基材8隔開之位置。於底面30a與基材8之主面8a之間,存在壁框部13C之構件。
將自壁框部13C之厚度方向即Y軸方向觀察時之壁框部13C的佔有面積設為S。佔有面積S係假定未形成槽部30時之壁框部13C之面積,對應於圖4(a)中由二點鏈線包圍之部分之面積。將槽部30之開口面積設為Sc。開口面積Sc係與底面30a、一對側面30b及假想之前端部13c對應之面積,對應於圖4(a)中由虛線包圍之部分之面積。如圖4(b)所示,將X軸方向(寬度方向)上之壁框部13C之寬度設為W。厚度方向即Y軸方向上之壁框部13C之長度設為L。
此時,以下式(1)及式(2)成立。另,寬度W之尺寸範圍雖未特別限定,但例如可於3~16 μm之範圍內設定。長度L未特別限定,但例如可於5~20 μm之範圍內設定。另,式(2)表示出於一個壁框部13存在n個槽部30時之「W/L」之總和。又,開口面積Sc為n個槽部30之開口面積之總和。
[數2]
如圖5所示,槽部30亦可到達基材8之主面8a。於該情形時,藉由基材8之主面8a構成槽部30之底面30a。於該構成中,壁框部13C之X軸方向之負側之區域與X軸方向之正側之區域藉由槽部30分斷。
如圖6(a)所示,寬度方向即X軸方向上之槽部30之寬度係前端部13c側較底面30a側大。前端部13c中之槽部30之寬度較底面30a中之槽部30之寬度大。於圖6(a)所示之例中,槽部30隨著朝向前端部13c側,於X軸方向上開口較大。一對側面30b以隨著朝向Z軸方向之正側,相互之隔開距離變大之方式傾斜。
如圖6(b)所示,自高度方向即Z軸方向觀察,寬度方向即X軸方向上之槽部30之寬度係內周側較外周側大。內周面13a中之槽部30之寬度較外周面13b中之槽部30之寬度大。於圖6(b)所示之例中,槽部30隨著朝向內周面13a側,於X軸方向上開口較大。一對側面30b以隨著朝向內周側即Y軸方向之負側,相互之隔開距離變大之方式傾斜。
如圖7所示,於槽部之邊緣部帶有圓弧(角R)。如圖7(a)所示,於前端部13c與側面30b之間之邊緣部31帶有圓弧。於底面30a與側面30b之間之邊緣部32帶有圓弧。如圖7(b)所示,於內周面13a與側面30b之間之邊緣部33帶有圓弧。於外周面13b與側面30b之間之邊緣部34帶有圓弧。
如圖8所示,自高度方向即Z軸方向觀察,於一對壁框部相互連接之角部40,形成較壁框部之內周面13a向外周側凹陷之凹部41。例如,設定外切於壁框部之內周面13a之最小面積之長方形T。此時,於四個角部40中,凹部41可增加長方形T之面積。凹部40自Z軸方向觀察呈四邊形,但亦可為其他之多邊形,又可為圓形。
參照圖9及圖10,對電路基板3及安裝基板1之製造方法進行說明。首先,如圖9(a)所示,於基材8之上表面形成端子10。其次,如圖9(b)所示,於端子10之上表面形成導電膜12及接合材4,且於基材8上形成壁9。藉此,電路基板3完成。其次,如圖9(c)所示,藉由將構成材20填充於凹部11,而將構成材20配置於基材8。且,由保持構件保持電子零件2而將電子零件2搭載於凹部11。其次,如圖10所示,對於電子零件2,以加壓回焊裝置49將電子零件2壓入凹部11,於構成材20之內部,使接合材4A與接合材4B接觸。此時,構成材20之一部分自槽部30(參照圖3)流出至壁9之外部。其次,藉由加熱將電子零件2之接合材4B與基材8之接合材4A接合。藉此,安裝基板1完成。
其次,參照圖11,對具有槽部30之壁9之形成方法進行說明。首先,如圖11(a)所示,於基材8上形成壁9。其次,如圖11(b)所示,藉由以雷射裝置51對壁9進行雷射照射,而加工壁9之一部分。藉此,如圖11(c)所示,於壁9形成槽部30。
或者,如圖11(d)所示,於基板8上形成抗蝕劑52。其次,如圖11(e)所示,使用具有與具有槽部30之壁9之形狀對應之圖案的玻璃遮罩53進行曝光。如圖11(f)所示,藉由對曝光後之抗蝕劑52進行顯影,形成具有槽部30之壁9。
其次,對本實施形態之電路基板3及安裝基板1之製造方法之作用、效果進行説明。
首先,參照圖12,對比較例之電路基板103進行說明。電路基板103之壁9不具有上述槽部30。將構成材20填充於壁9之內部後,欲使用保持構件將電子零件2搭載於壁9內,以加壓回焊裝置壓入電子零件2時,因多餘之構成材20之影響,無法將電子零件2充分壓入。於該情形時,以維持電子零件2之接合材4B與電路基板3之接合材4A隔開之狀態進行回焊,而有發生電路基板3之接合材4A與電子零件2之間之連接不良之可能性。
相對於此,於本實施形態之電路基板3中,一對端子10及接合材4A配置於壁9內。此處,於壁9中之至少一個壁框部13,形成至少一個自內周面13a貫通至外周面13b之槽部30。於該情形時,於藉由將構成材20配置於壁9內,使用保持構件搭載電子零件,使用加壓回焊裝置49將電子零件2壓入壁9內部進行加熱而接合於電路基板3,而將電子零件2安裝於電路基板3時,多餘之構成材20可經由槽部30排出至壁9之外部。藉此,於使用加壓回焊裝置49之加壓步驟中,可將電子零件2充分壓入壁9內,使其與接合材4A接觸。根據以上,可抑制電路基板3之接合材4A與電子零件2之間之連接不良。
自壁框部13之厚度方向觀察,槽部30自壁框部13之高度方向上之前端部13c向基材8側延伸,槽部30之底面30a配置於與基材8隔開之位置。於該情形時,可將槽部30之範圍停留於高度方向上之一部分。因此,可抑制過度排出構成材20。又,可確保壁框部13之強度。
於將自壁框部13之厚度方向觀察時之壁框部13之佔有面積設為S,將槽部30之開口面積設為Sc,將與厚度方向及高度方向正交之寬度方向上之壁框部13之寬度設為W,將厚度方向上之壁框部13之長度設為L之情形時,以下之式(1)及式(2)成立。藉由滿足式(1),可抑制因開口面積之比率過小而構成材20難以流動,且抑制因過大而必要量之構成材20流出。又,藉由滿足式(2),可抑制因寬度W相對於流路長即長度L變窄壓損變大而構成材20難以流動,且抑制因寬度W過寬而必要量之構成材20流出。
[數3]
自壁框部13之厚度方向觀察,槽部30自壁框部13之高度方向上之前端部13c向基材8側延伸,與厚度方向及高度方向正交之寬度方向上之槽部30之寬度係前端部13c側可較底面30a側大。於該情形時,藉由縮窄基材8側之槽部30,流路阻力變大而保持必要之構成材20,藉由擴大前端部13c側之槽部,容易將多餘之構成材20排出。
自高度方向觀察,與厚度方向及高度方向正交之寬度方向上之槽部30之寬度係內周側可較外周側大。藉由內周側之槽部30之寬度變寬,多餘之構成材20容易進入槽部30,但藉由外周側之槽部30之寬度變窄而產生壓損,可抑制構成材20過度流出。
自高度方向觀察,於一對壁框部13相互連接之角部40,可形成較壁框部13之內周面13a向外周側凹陷之凹部41。於該情形時,可不使壁框部13彼此分斷,而於角部40增大多餘之構成材20可流動之區域。
於槽部30之邊緣部31、32、33、34帶有圓弧。於該情形時,構成材20可順利地流過槽部30。
壁9之內部之內周面之短邊之尺寸為8 μm以上,且內周面之長邊之尺寸為68 μm以下。於該情形時,可將壁9之內周側之大小設定為適當之大小。
本實施形態之安裝基板1之製造方法係藉由將電子零件2安裝於上述之電路基板3而製造安裝基板1之安裝基板1之製造方法,且於基材8配置構成材20,配置電子零件2後,使用加壓回焊裝置49將電子零件2接合於端子10。
於該情形時,可獲得與上述電路基板3相同主旨之作用、效果。
本揭示不限定於上述實施形態。例如,電路基板之端子之數量或配置無特別限定。又,於上述實施形態中,於壁9內配置有一個電子零件2,但亦可配置複數個電子零件2。複數個電子零件2之排列樣態無特別限定。
[實施例]
對本揭示之安裝基板之實施例進行說明。另,本揭示並非限定於以下之實施例者。
首先,以如下之製造方法製作實施例1~22之安裝基板。首先,於基材8上,以包圍端子10及接合材4之方式形成具有槽部30之壁9,獲得電路基板3。其次,對於該電路基板3,填充構成材20,且搭載作為電子部件2之LED晶片。其次,以加壓回焊裝置49將該狀態下之安裝基板1以0.01 MPa加壓並以150℃~190℃回焊。藉此,將電路基板3及電子零件2接合。實施例1~20之各種條件如圖13及圖14之表所示。另,圖13及圖14之表中之「框高度(H)」係壁框部13之高度方向上之尺寸。「框寬度(L)」係壁框部13之厚度方向上之尺寸(參照圖4(b))。「槽部寬度(W)」係槽部30之寬度W(參照圖4(b))。「槽部深度(Y)」係槽部之高度方向之尺寸。若「槽部深度(Y)」與「框高度(H)」相等,意指槽部30到達基材8之主面8a。「X軸方向最大徑a」係壁9之內周面之長邊之尺寸。「Y軸方向最大徑b」係壁9之內周面之短邊之尺寸。「槽部數」係槽部30之數量,「4」表示於四方之壁框部13形成槽部30,「1」表示僅於長邊側之壁框部13之一者形成槽部30。「晶片尺寸」係電子零件2即LED晶片之尺寸。「式1值X」係上述之式(1)之X軸方向之值。「式1值Y」係上述式(1)之Y軸方向之值。「式2值」係上述式(2)之值。「判定」表示評估之判定結果,雙圈意指未發生帶回不良,晶片高度與腔室之表面高度之差未達0.2 μm。單圈意指帶回不良未達30%,晶片高度與腔室之表面高度之差為0.2 μm以上且未達1.0 μm。三角意指帶回不良為30%以上,或晶片高度與腔室之表面高度之差為1.0 μm以上,或者有晶片之上表面未相對於基板平行搭載等問題。「帶回不良率(%)」表示發生帶回不良之安裝基板1之比例。100個安裝基板1中,於自圖10之狀態將加壓回焊裝置49抬升時,電子零件2自電路基板3脫離而由加壓回焊裝置49帶回之數目之比例,即為帶回不良率。「Δ(晶片表面高度-腔室表面高度)」係電子零件2即LED晶片之上表面與壁9之上表面之間隙之值,顯示出越小越可良好地將LED晶片壓入。
另,於圖13及圖14中,調整構成材20之量,以便可比較滿足式(1)及式(2)之兩者之實施例1~16、21、22與不滿足式(1)及式(2)之至少一者之實施例17~20之效果之差異。但,對於實施例17~20,藉由調整構成材20,效果大於未在壁框部13形成槽部30者。
首先,實施例17因槽部寬度(W)過大,構成材20自槽部30流出,故無法保持LED晶片,帶回不良變多。實施例18因框寬度(L)小,構成材20自槽部30流出,故無法保持LED晶片,帶回不良變多。實施例19因槽部30窄且淺,故構成材20難以自槽部30流動,從而難以將LED晶片壓入。實施例20因壁框部13之框寬度(L)大,槽部30之數量少,故構成材20難以自槽部30流動,從而難以將LED晶片壓入。
相對於此,實施例1~16、21、22藉由滿足式(1)及式(2)之兩者,抑制帶回不良,LED晶片之壓入亦較為良好。實施例1可獲得最佳之結果。實施例2因槽部30為一個,故構成材20難以流動而可見傾斜者。
[形態1]
一種電路基板,其係具備以下者:
基材;
至少一對端子,其等設置於上述基材上;
接合材,其配置於上述端子上,且包含金屬元素;及
絶縁材之壁,其自上述基材向與該基材之主面正交之高度方向立起;且
一對上述端子及上述接合材配置於上述壁內;
於上述壁中之至少一個壁框部,形成至少一個自內周面貫通至外周面之槽部。
[形態2]
如形態1之電路基板,其中自上述壁框部之厚度方向觀察,上述槽部自上述壁框部之上述高度方向上之前端部向上述基材側延伸,上述槽部之底面配置於與上述基材隔開之位置。
[形態3]
如形態1或2之電路基板,其中於將自上述壁框部之厚度方向觀察時之上述壁框部之佔有面積設為S,將上述槽部之開口面積設為Sc,
將與上述厚度方向及上述高度方向正交之寬度方向上之上述壁框部之寬度設為W,將上述厚度方向上之上述壁框部之長度設為L之情形時,以下之式(1)及式(2)成立。
[數4]
[形態4]
如形態1至3中任一項之電路基板,其中自上述壁框部之厚度方向觀察,上述槽部自上述壁框部之上述高度方向上之前端部向上述基材側延伸,
與上述厚度方向及上述高度方向正交之寬度方向上之上述槽部之寬度係上述前端部側較底面側大。
[形態5]
如形態1至4中任一項之電路基板,其中自上述高度方向觀察,與上述厚度方向及上述高度方向正交之寬度方向上之上述槽部之寬度係內周側較外周側大。
[形態6]
如形態1至5中任一項之電路基板,其中自上述高度方向觀察,於一對上述壁框部相互連接之角部,形成較上述壁框部之內周面向外周側凹陷之凹部。
[形態7]
如形態1至6中任一項之電路基板,其中於上述槽部之邊緣部帶有圓弧。
[形態8]
如形態1至7中任一項之電路基板,其中上述壁之內部之內周面之短邊之尺寸為8 μm以上,且上述內周面之長邊之尺寸為68 μm以下。
[形態9]
一種安裝基板之製造方法,其係藉由將電子零件安裝於如形態1至8中任一項之電路基板而製造安裝基板者;且
於上述基材配置構成材,配置上述電子零件後,使用加壓回焊裝置將上述電子零件接合於上述端子。
1:安裝基板
2:電子零件
3:電路基板
4:接合材
4A:接合材
4B:接合材
6:本體部
7:端子
8:基材
8a:主面
9:壁
10:端子
11:凹部
12:導電膜
13a:內周面
13b:外周面
13c:前端部
13A:壁框部
13B:壁框部
13C:壁框部
13D:壁框部
20:構成材
30:槽部
30a:底面
30b:側面
31:邊緣部
32:邊緣部
33:邊緣部
34:邊緣部
40:角部
41:凹部
49:加壓回焊裝置
51:雷射裝置
52:抗蝕劑
53:玻璃遮罩
103:電路基板
L:長度
W:寬度
圖1係顯示包含本揭示之實施形態之電路基板之安裝基板的概略剖視圖。
圖2係顯示本揭示之實施形態之電路基板之概略剖視圖。
圖3係電路基板之俯視圖。
圖4(a)係自厚度方向即Y軸方向觀察壁框部13C之圖,圖4(b)係自Z軸方向觀察壁框部13C之圖。
圖5係顯示變化例之電路基板之槽部之圖。
圖6(a)、(b)係顯示變化例之電路基板之槽部之圖。
圖7(a)、(b)係顯示變化例之電路基板之槽部之圖。
圖8係顯示變化例之電路基板之圖。
圖9(a)~(c)係顯示電路基板及安裝基板之製造方法之概略剖視圖。
圖10係顯示電路基板及安裝基板之製造方法之概略剖視圖。
圖11(a)~(f)係顯示壁部之製造方法之概略剖視圖。
圖12係顯示比較例之電路基板之概略剖視圖。
圖13係顯示實施例之條件及試驗結果之表。
圖14係顯示實施例之條件及試驗結果之表。
3:電路基板
4A:接合材
9:壁
10:端子
11:凹部
12:導電膜
13a:內周面
13A:壁框部
13b:外周面
13B:壁框部
13C:壁框部
13D:壁框部
30:槽部
Claims (9)
- 一種電路基板,其具備: 基材; 至少一對端子,其等設置於上述基材上; 接合材,其配置於上述端子上,且包含金屬元素;及 絶縁材之壁,其自上述基材朝與該基材之主面正交之高度方向立起;且 一對上述端子及上述接合材配置於上述壁內; 於上述壁中之至少一個壁框部,形成至少一個自內周面貫通至外周面之槽部。
- 如請求項1之電路基板,其中自上述壁框部之厚度方向觀察,上述槽部自上述壁框部之上述高度方向上之前端部向上述基材側延伸,上述槽部之底面配置於與上述基材隔開之位置。
- 如請求項1之電路基板,其中若將自上述壁框部之厚度方向觀察時之上述壁框部之佔有面積設為S,將上述槽部之開口面積設為Sc, 將與上述厚度方向及上述高度方向正交之寬度方向上之上述壁框部之寬度設為W,將上述厚度方向上之上述壁框部之長度設為L,則以下之式(1)及式(2)成立 [數4] 。
- 如請求項1之電路基板,其中自上述壁框部之厚度方向觀察,上述槽部自上述壁框部之上述高度方向上之前端部向上述基材側延伸, 與上述厚度方向及上述高度方向正交之寬度方向上之上述槽部之寬度為,上述前端部側大於底面側。
- 如請求項1之電路基板,其中自上述高度方向觀察,與厚度方向及上述高度方向正交之寬度方向上之上述槽部之寬度為,其內周側大於外周側。
- 如請求項1之電路基板,其中自上述高度方向觀察,於一對上述壁框部相互連接之角部,形成較上述壁框部之內周面更為向外周側凹陷之凹部。
- 如請求項1之電路基板,其中於上述槽部之邊緣部帶有圓弧。
- 如請求項1之電路基板,其中上述壁之內部之內周面之短邊尺寸為8 μm以上,上述內周面之長邊尺寸為68 μm以下。
- 一種安裝基板之製造方法,其係藉由將電子零件安裝於請求項1至8中任一項之電路基板而製造安裝基板者;且 於上述基材配置構成材,配置上述電子零件後,使用加壓回焊裝置將上述電子零件接合於上述端子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022-081600 | 2022-05-18 | ||
JP2022081600 | 2022-05-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202410749A true TW202410749A (zh) | 2024-03-01 |
Family
ID=88835441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW112118057A TW202410749A (zh) | 2022-05-18 | 2023-05-16 | 電路基板及安裝基板之製造方法 |
Country Status (2)
Country | Link |
---|---|
TW (1) | TW202410749A (zh) |
WO (1) | WO2023223915A1 (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312759A (ja) * | 1997-10-24 | 1999-11-09 | Seiko Epson Corp | フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法 |
JP2002111196A (ja) * | 2000-09-29 | 2002-04-12 | Murata Mfg Co Ltd | 表面実装部品の手搭載冶具 |
US6570259B2 (en) * | 2001-03-22 | 2003-05-27 | International Business Machines Corporation | Apparatus to reduce thermal fatigue stress on flip chip solder connections |
-
2023
- 2023-05-10 WO PCT/JP2023/017600 patent/WO2023223915A1/ja unknown
- 2023-05-16 TW TW112118057A patent/TW202410749A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023223915A1 (ja) | 2023-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5923725B2 (ja) | 電子部品の実装構造体 | |
TW200525666A (en) | Bump-on-lead flip chip interconnection | |
JPH10256315A (ja) | 半導体チップ付着パッドおよび形成方法 | |
KR20080013865A (ko) | 반도체 장치, 기판 및 반도체 장치의 제조 방법 | |
TWI232072B (en) | Method and structure for printed circuit board assembly and jig for assembling structure | |
JP3213703B2 (ja) | リワーク可能なマイクロエレクトロニックマルチチップモジュール | |
TW202410749A (zh) | 電路基板及安裝基板之製造方法 | |
JPH104127A (ja) | 半田バンプを有する基板の製造方法 | |
JP2016039181A (ja) | モジュールの製造方法 | |
JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
CN114843254A (zh) | Mini LED背光模组及其制作方法 | |
TWI815196B (zh) | 安裝基板及電路基板 | |
TW201841312A (zh) | 半導體模組 | |
JP7136681B2 (ja) | 電子制御装置 | |
JP2007194630A (ja) | はんだ接合層 | |
TWI826866B (zh) | 安裝基板及電路基板 | |
JP2007027701A (ja) | 配線基板 | |
WO2023176836A1 (ja) | 接合構造 | |
JP2011003890A (ja) | 積層用半導体モジュール及び積層型半導体モジュール | |
JP2013251350A (ja) | 電子部品の実装構造体およびその製造方法 | |
TWI693644B (zh) | 封裝結構及其製造方法 | |
JP2017222905A (ja) | 電気めっき用遮蔽板 | |
CN101026141A (zh) | 具有防浮机构的覆晶封装构造 | |
JP2007027700A (ja) | 配線基板および配線基板の製造方法 | |
JP4364023B2 (ja) | 蓋体およびこれを用いた電子装置 |